ETAPA AMPLIFICADORA EN GATE COMUN Este montaje es equivalente al base comin del BUT, la entrada es el Source y la salida el Drain, como se ilustra en la Fig.8-55. Yon Fig.-55 Amplicador en Gate comin Fig,8-56 Equivalent de polanzacién para amplicador en Gate comin, En este circuito, Como la corriente de Drain es la misma corriente de Source, 1, = 15 > Ves =—Rsly Cop-&.5 FET ands del omplificador -312- Clara Inés Bonilla RomeroPara la obtencién del punto @ se puede utilizar el método grafico 6 el método matematico y se calcula el valor de g,, en el punto 0. Considerando que ri, =, el circuito equivalente, en a.c. para este amplificador, es el de la Fig.8-57. Fig, 8.57 Circuito equivalentea.c, para el ampliicador en Gate comin, considrando rs = De este circuito, Y Vo @s la caida de voltaje en la resistencia Ro, Vy = Bm Ves Ryd por lo tanto, la ganancia de voltaje es: ¥, 7 8n¥as Ro vy Ves A,= 8u°Ry Este valor de ganancia de voltaje es positiva y mayor de 1, caracteristica de este montaje y similar al de base comin, es decir, este montaje presenta ganancia de vottaje con las sefiales de entrada y salida en fase. La impedancia de entrada esta dada por la ecuacién: donde el valor de ¥; ves ¥, del circuito, el valor de ii es: Cop-&.5 FET ands del omplificador -313- Clara Inés Bonilla Romeropor lo tanto: es decir, la impedancia de entrada es: sur,. La impedancia de salida se obtiene eliminando el generador de entrada: Al eliminar av, se anula la resistencia Rs por encontrarse en paralelo con un cortocircuito; el voltaje v, es por tanto igual a cero, implicando que la fuente de corriente dependiente sea cero; esto equivale a un circuito abierto y como consecuencia la impedancia de salida es Zo= Ro Considerando r4,, el circuito equivalente en a.c es el de la Fig.8-58. ‘Fig. 8-58 Circuito a.c. para el ampliicador en Gate comin, con ra Cop-&.3 FET ands del mplificador -314- Clara Inés Bonilla RomeroComo la resistencia ri: no altera el voltaje de entrada, entonces, ip es la corriente que pasa por la resistencia Rp, entonces: v= 0 = Tip Ry la sumatoria de corriente en el nodo de salida es: Vv, +M remplazando este valor de ip en la ecuacién de v.: cboteontert ahora, despejando, se obtiene la ganancia de voltaje: 2 lets) vy Ro r rt Ns A Como se aprecia, esta ganancia es mayor que uno y positiva, caracteristico en este amplificador, nétese que es menor que cuando se considera a ra=m. La impedancia de entrada es la relacién: » Zi En el nodo de entrada: Cop-&.5 FET ands del omplificador -315- Clara Inés Bonilla RomeroClara Inés Bonilla RomeroDespejando se obtiene la impedancia de entrada: ntl ra # Ry atRy Sm Fa +1 La impedancia de salida se calcula como: Al cortocircuitar la fuente v;, la resistencia Rs se anula y por esta razén v,, = 0, lo que implica que la fuente de corriente dependiente sea un circuito abierto y por lo tanto el circuito en estas condiciones es el de la Fig.8-59. Fig. 8:59 Circuito equivalonte para determina fa impedancia {e sala del ampiicador en Gate comin. Para este caso, la impedancia de salida es: Z,= 1 \Ro Ejercicio 8-7. En la Fig.8-60 se utiliza un transistor con: Ipss = -2,4 V. Se desea obtener: el punto Q, Av, Zo y Z, pataza) rj. = yb) de ry, Cop-&.5 FET ands del omplificador -317- Clara Inés Bonilla RomeroFig.8-60 Amplficador en Gate comin do! eerccio 8.7 Fig,8.61 Equivalente de polanzacién para ampiicador en Gate: comin del ejracio 8-7, En este circuito el voltaje d.c. de entrada es: Vas =—Rels Vos =-1.51, Como la corriente de Drain es la misma corriente de Source, la ecuacién estatica de entrada queda: Cop-&.5 FET ands del omplificador -318- Clara Inés Bonilla RomeroUtilizando la curva caracteristica de transferencia del FET, se halla el punto Q en la interseccién con la recta estatica de entrada, tal como se aprecia en la Fig.8-62. vos 1.8V Vr=2.4V 1.8V 9.24v Fig, 862 Caracteristicas de ranstorencia y do sala para el ejecicio 8-7. Se trazalarecia de carga esttica de entrada y e/ punto Q. De esta grafica se leen los valores de Ing = /.2mA y Veso = -1.8 V. La ecuacién estatica d.c. de salida es: 1SV =1,R, +Vp5 +1 Ry Vs = 15V = 1.2mA(I.5 + 3.3)KQ = 9.24V Las coordenadas del punto @ son: Q[/DQ =1.2mA, VGSQ = -1.8V, VDSQ =9.24V] El valor de g,, en el punto Q es: =z Blas, 6s _-2 xin 8y 28" 2.80 ams Bm |: a) Considerando ra, = «, el circuito equivalente en a.c. es el de la Fig.8-63 Cop-&.3 FET ands del mplificador -319- Clara Inés Bonilla RomeroBais Fig, 86 Circuito equiva considerando rs £26. para el amplicador en Gate comin dl ejorciio 8.7, Para este circuito se determiné la ganancia de voltaje como: Era de esperar este valor de ganancia de voltaje positiva y mayor de 1, dado que es una caracteristica de este montaje. La impedancia de entrada se obtuvo como: z,=+ur,, 8 Zi = 375Q La impedancia de salida esta dada por: b) Con rj, = 33K, el circuito equivalente en a.c es el de la Fig.8-64, Cop-&.5 FET ands del omplificador -320- Clara Inés Bonilla Romeror=33K Ry=33K Fig. 8-64 Circuito a.. para el ampliicador del ejercicio 8-7, con ra La ganancia de voltaje para este amplificador es: Valor esperado mayor que uno y positive y un poco menor que cuando ris=», lo cual corresponde a este amplificador. La impedancia de entrada es: ryt Ry Bn Tas #1 ryllRy = 33KQULSKQ= 4002 La impedancia de salida: 3KQ. Cop-&.5 FET ands del omplificador -321- Clara Inés Bonilla Romero