HK01 CIVIL ENGINEERING

KT 20802
TEKNOLOGY ELEKTRIK
SEMESTER 2, 2015
TITLE
ASSIGNMENT 4

DATE OF SUBMISSION
20 MAY2015
PREPARED FOR
DR AHMAD MUKIFZA HARUN
PREPARED BY

1.0

NO.
1.

NAME
JEANEAR BINTI JALIN

MATRIC NUMBER
BK13110138

2.
3.

NG SEONG YAP
NORAHAIZAH

BK13110276
BK13110290

4.

RAHIMAN
ROOSTER LIM YONG ZHI

BK13110373

5.

ROZALYNE PETER GATULIK

BK13110376

6.

TAN BOON YEW

BK13110412

Bab 15 : Litar RC

SUZIRAH

BINTI

1.1 Litar Siri

1.1.1 Sistem Nombor Kompleks
Nombor Kompleks
Berdasarkan Bab 11 dalam tajuk Pengenalan kepada Arus dan Voltan, putaran
vektor didefinisikan sebagai fasor. Fasor sangat berguna dalam analisis litar
ulang-alik. Kompleks pelan digunkan untuk plot vektor dan fasor. Seluruh nilai
positif dan negatif diplotkan sepanjang paksi mengufuk, di mana paksi sebenar
wujud. Manakala nilai imaginari diplotkan sepanjang paksi menegak, di mana
dikenali sebagai paksi imaginari.

Rajah 1.1: Graf Sistem Nombor Kompleks

Sudut Posisi
Posisi sudut turut boleh ditunujukkan di atas pelan kompleks daripada paksi
positif sebenar. Rajah di bawah menunujukkan sudut posisi dalam pelan
kompleks.

Rajah 1.2: Sudut Posisi

Nilai j
Sekiranya nilai positif sebenar +2 didarab dengan j, hasilnya adalah +j2.
Pendaraban ini sangat efektif untuk menggerakkan +2 melalui sudut 90 ke
paksi +j. Bukan itu sahaja, pendaraban ini sama dengan +2*(-j) melalui -90 ke
paksi -j. Oleh itu, j dikategorikan sebagai operator putaran. Tambahan lagi,
secara matematikal operator j mempunyai nilai -1. Apabila +j2 didarab dengan
j, hasilnya adalah seperti berikut.

j 2 2 ( 1)( 1)( 2) ( 1)( 2) 2

Ternyata bahawa pengiraan ini telah meletakkan nilai kepada paksi negatif
sebenar. Oleh itu, pendaraban nilai positif sebenar oleh j 2 telah menyebabkan
hasil pendaraban kepada nilai negatif sebenar dan putaran 180 di dalam pelan
kompleks.
Bentuk Segi Empat Tepat
Nombor kompleks juga boleh diekspresikan dalam dua bentuk: bentuk segi
empat tepat atau bentuk polar. Bentuk segi empat tepat boleh menjelaskan fasor
sebagai jumlah keseluruhan bagi nilai sebenar (A) dan nilai imaginari (B). Sila
rujuk rajah di bawah.

6+j4

Rajah 1.3: Bentuk Segi Empat Tepat

Bentuk Polar
Bentuk polar nyatakan fasor dalam bentuk magnitud (C) dan sudut posisi ()
dalam nilai paksi positif sebenar (x). Cara untuk menulis bentuk polar adalah
seperti berikut.

Tukaran Bentuk Segi Empat Tepat ke Bentuk Polar

Tukaran bentuk segi empat tepat ke bentuk polar boleh dilakukan melalui Teorem
Phythagorean. Rajah di bawah menunujukkan bagaimana proses tukaran
dilakukan.

Rajah 1.4: Teorem Phythagorean

Tukaran Bentuk Polar ke Bentuk Segi Empat Tepat
Proses tukaran bentuk polar kepada bentuk segi empat tepat dilakukan
berdasarkan rajah di bawah.

Rajah 1.5: Graf dalam Bentuk Polar

Operasi Matematik
Tambah
Tambah bahagian sebenar bagi setiap nombor kompleks untuk mendapatkan
jumlah keseluruhan bahagian sebenar. Kemudian bahagian j ditambah bagi
setiap nombor kompleks untuk mendapatkan hasil keseluruhan nilai j sebenar.
Contoh seperti berikut.

8.48 j8.46
6.20 j 5.70
14.68 j 2.76

Tolak
Tolak bahagian nombor sebenar untuk mendapatkan perbezaan bahagian
sebenar. Kemudian tolak nilai j untuk mendapatkan perbezaan bahagian nilai j.
Contohnya adalah seperti berikut.

8.48 j8.46
6.20 j 5.70
2.28 j14.16

Darab
Pendaraban boleh dilakukan sama ada dalam bentuk segi empat tepat atau
bentuk polar. Secara umumnya, bentuk polar adalah lebih digalakkan kerana
pendaraban dalam bentuk polar magnitud didarab dan sudut adalah ditambah
secara algebra.

8.3025 12 15
8.30 12 99.6
99.610 25 (15) 10

Bahagi
Pembahagian juga boleh dilakukan dalam bentuk segi empat tepat atau bentuk
polar. Pembahagian dalam bentuk polar dapat dilakukan dengan membahagi
magnitud dan tolak sudut daripada denominator ke numeritor secara algebra.
Sila rujuk contoh di bawah.

8.3025 by 12 15
8.30 12 0.692
0.69240 25 (15) 40

1.1.2 Tindak Balas Sinus Litar Sesiri RC

Apabila perintang dan kapasitan dalam litar sesiri, sudut fasa antara voltan dan
jumlah arus adalah dalam lingkungan 0 dan 90 bergantung dengan nilai
perintang dan regangan.

Rajah 1.6
1.1.3 Impedans dalam Litar Sesiri RC
Dalam litar sesiri RC, jumlah impedans adalah hasil tambah R dan -jXC. Di mana
R diplot di paksi-x yang positif dan X C di paksi-y yang negatif. Manakala Z pula di
penjuru. Sila rujuk Rajah 1.7.

Rajah 1.7: Impedans Dalam Litar Sesiri RC

1.1.4 Litar Sesiri RC analisis
Hukum Ohms diaplikasikan kepada litar sesiri RC dengan menggunakan kuantiti
fasor bagi Z, V dan I. Disebabkan I adalah sama dalam litar sesiri, kita boleh
menentukan nilai voltan dengan mendarabkan impedans dan arus. Rumus yang
digunakan adalah seperti berikut.

V IZ

V
V
Z
Z
I

1.2 Litar Selari

1.2.1 Impedans dan Kemasukan Dalam Litar Selari RC
Kealiran adalah berkadar songsang kepada perintang.

1
R

Rentanan Kapasiti pula berkadar songsang kepada kapasiti regangan.

BC

1
XC

Kemasukan berkadar songsang kepada impedans.

1
Z

Bukan itu sahaja, dalam litar selari fasor kemasukan adalah hasil tambah bagi
kealiran

dan

fasor

rentanan

kapasiti.

Magnitud

boleh

ditulis

sebagai

Y G 2 BC 2

. Manakala berdasarkan gambar rajah di bawah, sudut fasa pula

BC

tan 1
diekspresikan sebagai

Rajah 1.8

1.2.2 Litar Selari RC analisis

Hukum Ohm diaplikasikan dalam litar selari RC dengan menggunakan kuantiti
fasor Y, V dan I. Disebabkan V adalah sama bagi semua komponen dalam litar
selari, kita boleh tentukan fasor arus dengan mendarabkan fasor kemasukan
melalui voltan. Rumus berikut adalah digunakan dalam litar selari RC.

I
I
V
V
Y I VY

Lebih-lebih lagi, rumus rentanan kapasiti adalah berkadar songsang bagi

regangan kapasiti. Oleh itu, BC dan IC adalah berkadar langsung kepada f.
Dimana frekuensi bertambah, BC dan IC juga meningkat. Sudut I R dan IS juga
harus meningkat. Rajah berikut menjelaskan lagi mengenai fasa sudut bagi litar
selari RC.

Rajah 1.9: Fasa Sudut dalam Litar Selari RC

1.3 Litar Sesiri dan Selari
Litar sesiri dan selari adalah kombinasi bagi kedua-dua elemen selari.
Penyelesaian bagi litar tersebut adalah serupa dengan litar kombinasi perintang
kecuali nombor kompleks. Contohnya, sila rujuk gambar rajah di bawah.
Komponen yang berada dalam kotak hijau are sesiri:

Z 1 R1 XC 1

. Manakala

Z2
komponen yang berada dalam kotak kuning adalah sselari:

R 2 XC 2
R 2 XC 2

Akhirnya dengan menggunakan matematik fasor, jumlah impedans adalah

ZT Z 1 Z 2

Rajah 1.10: Litar Sesiri-Selari

1.4 Topik Tambahan
Kuasa Segi Tiga

Imbas kembali dalam litar sesiri RC, kita boleh darab fasor impedans dengan
arus elektrik untuk menentukan fasor voltan. Sila rujuk gamber rajah dibawah
untuk makluman lebih lanjut.

Rajah 1.11: Voltan Segi Tiga

Bukan itu sahaja, pendaraban fasor voltan oleh I rms memberi kuasa segi tiga
(bersamaan dengan pendaraban fasor impedans oleh I 2). Kuasa jelas pula adalah
produk bagi arus magnitud dan voltan magnitud, dan diplotkan sepanjang
hipotenus bagi kuasa segi tiga. Sila rujuk rajah dibawah.

Rajah 1.12: Kuasa Segi Tiga

Kuasa Faktor
Kuasa Faktor adalah hubungan antara kuasa jelas dalam volt-ampere dan kuasa
sebenar dalam watt. Volt-ampere didarab dengan kuasa faktor bersamaan degan
kuasa sebenar. Faktor kuasa didefinisikan secara matematik

PF cos

. Faktor

kuasa boleh dibezakan daripada nilai 0 untuk litar reaktif kepada nilai 1 bagi litar
perintang.

2.0
2.1

Bab 16
Tindak Balas Sinus dalam litar siri RL (Rintangan dan Kearuhan)

Apabila kedua-dua rintangan dan kearuhan berada dalam litar siri, sudut fasa di
antara voltan yang dikenakan dan jumlah arus adalah antara 0 o dan 90o,
bergantung kepada nilai rintangan dan regangan.
Simbol bagi kearuhan adalah seperti Rajah 2.1.

Rajah 2.1: Simbol kearuhan (I)

Berdasarkan contoh litar siri RL dalam Rajah 2.2 di bawah, V S mendahului VR dan
arus I, manakala VL pula mendahului VS.

Rajah 2.2: Contoh litar siri RL

Jumlah impedans (Z) dalam litar pada Rajah 2.3 adalah jumlah fasa bagi R dan
jXL dan ditunjukkan dalam segitiga impedans seperti ditunjukkan dalam Rahah
2.3 dibawah.

Rajah 2.3: Segi tiga impendas

2.2

Analisis litar siri RL

Undang-undang Ohm digunakan untuk litar siri RL menggunakan kuantiti fasa Z,

V, dan I (I adalah sama pada mana-mana tempat dalam litar siri).Voltan (V) boleh
didapatkan dalam litar siri RL berdasarkan formula V=IZ. Fasa voltan pula boleh
didapati dangan mendarab fasa impedans dengan arus (10 mA). Setelah
didarab, Z adalah VS, R adalah VR, dan jXL adalah VL.
2.3

Perubahan sudut fasa dengan kekerapan (f)

Jumlah impedans dalam litar siri RL berubah mengikut kekerapan (f) yang ada
dalam litar. Hal ini dapat dilihat dalam Rajah 2.4 dibawah. Semakin tinggi
kekerapan (f), semakin besar nilai sudut dan semakin besar nilai impedans Z.

Rajah 2.4: Peningkatan impedans berdasarkan peningkatan kekerapan (f)

2.4

Aplikasi

Penapis pas tinggi

Litar

Penapis pas rendah

yang

frekuensi

membenarkan

tinggi

dan

menolak

Rajah 2.6: Penapis pas rendah

Untuk frekuensi tertentu, satu

siri

untuk

RL

boleh

digunakan

menghasilkan

fasa

mendahului seperti dalam Rajah

2.8

dengan

jumlah

tertentu

antara voltan masuk dan keluar

dengan mengambil keluaranyang
melintasi
tersebut

membenarkan

yang lain.

Rajah 2.5: Penapis pas tinggi

litar

yang

frekuensi rendah dan menolak

yang lain.

Litar

induktor

dalam

litar

Litar ini juga merupakan asas

kepada rangkaian ketinggalan
seperti dalam Rajah 2.7.

Rajah 2.7: Fasa ketinggalan dalam

litar siri RL

Rajah 2.8: Fasa mendahului dalam litar

siri RL

2.5

Tindak Balas Sinus dalam litar selari RL (Rintangan dan Kearuhan)

Tiga perkara yang perlu di ambil kira dalam litar selari RL adalah:
i.
ii.
iii.

Kealiran (G), G = 1/R

Rentanan induktif (BL), BL = 1/XL
Kemasukan (Y), Y = 1/Z

Nilai fasa kemasukan (G) dalam litar siri boleh dikira melalui formula,

G= B2+ B L2
Rajah 2.9 menunjukkan litar selari RL dan sudut fasa boleh dikira dengan
menukarkan litar selari kepada rajah yang ditunjukkan seperti Rajah 2.10
dibawah.

Rajah 2.9: Litar selari RL

Rajah 2.10: Mencari sudut fasa dalam litar selari RL

Dengan mengaplikasi hukum Ohm, kemasukan (Y) dikira berdasarkan Y = I/V

dimana V adalah sama pada mana-mana tempat dalam litar selari dan
seterusnya fasa arus boleh didapati dengan mendarab kesemua fasa kemasuka
dengan voltan (10 V). Apabila didarab, G adalah I R, Y adalah IS dan BL adalah IL.
Dalam litar selari RL, kekerapan adalah berkadar songsang dengan B L dan IL

dimana;

B L=

1
2 fL

Dengan itu, semakin tinggi kekerapan (f), semakin rendah nilai B L dan IL. Nilai Z

yang selari dalam satu litar boleh dikira sebagai,

2.6

ZT =

Z 1 . Z2
Z 1 +Z 2

Kuasa segi tiga

Kuasa segi tiga boleh didapati dengan mendarab fasa voltan dengan arus,I (10
mA) disebabkan P = I2V. Dengan itu, VS adalah Pa, VL adalah PR dan VR adalah Ptrue.
Voltan-arus didarab dengan faktor kuasa menghasilkan kuasa sebenar. Faktor
kuasa ditakrifkan sebagai PF = cos .
2.7

Kuasa jelas

Kuasa jelas terdiri daripada dua komponen iaitu komponen benar kuasa, yang
melakukan kerja, dan komponen kuasa reaktif, yangsecara ringkasnya hanya
kuasa berulang-alik antara sumber dan beban.Pembetulan faktor kuasa untuk
beban induktif (motor, penjana, dan lain-lain) dilakukan dengan menambah
kapasitor selari, yang mempunyai kesan yang membatalkan. Rajah 2.11
menunjukkan fasa kuasa.

Rajah 2.11: Fasa kuasa

3.0

Bab 17

Galangan Siri litar RLC

Satu siri RLC litar mengandungi aruhan dan kapasitan. Sejak XL dan XC
mempunyai kesan bertentangan pada sudut fasa litar, jumlah regangan (Xtot)
kurang daripada sama ada regangan individu

Apabila XL> XC, litar yang didominasi induktif. Apabila XC> XL, litar yang
didominasi kapasitif. Jumlah galangan untuk siri litar RLC ialah:
= 2 + 2 = 1()
Analisis Litar Siri RLC. Satu siri RLC litar ialah:
Kapasitif untuk XC> XL
Induktif untuk XL> XC
Salunan untuk XC = XL
Pada resonans Zr = R
XL ialah garis lurus
= +
XC adalah hiperbola
=

Xl>Xc

Voltan seberang Siri Gabungan L dan C. Dalam satu siri RLC litar, kapasitor
voltan dan voltan induktor yang sentiasa 180 daripada fasa satu sama lain
kerana mereka adalah 180 daripada fasa, VC dan VL tolak daripada satu sama
lain. Voltan di seluruh L dan C yang digabungkan sentiasa kurang dengan voltan
individu yang lebih besar di seluruh elemen
Siri Resonance
Resonance adalah suatu keadaan dalam siri RLC litar di mana kapasitif
dan induktif reaktan adalah sama magnitude. Hasilnya ialah galangan sematamata rintangan
Formula untuk siri resonans ialah: =12 . Arus dan Voltan dalam Siri RLC
Circuit. Pada frekuensi siri salunan, terkini adalah maksimum ( = ). Di atas
dan di bawah resonans arus berkurang kerana kenaikan impedans. Pada
resonans, impedans adalah sama dengan R. Voltan merentasi L dan C adalah
maksimum pada resonans, tetapi mereka juga sama magnitude dan 180
daripada fasa, maka mereka saling membatalkan (jumlah voltan merentasi L dan
C adalah sifar)

Bandwidth Litar Siri salunan. Arus ialah maksimum pada frekuensi salunan.
Bandwidth (BW) adalah julat (f1 kepada f2) daripada frekuensi yang mana
semasa adalah lebih besar daripada 70.7% daripada nilai salunan.

I lags V

Formula untuk Bandwidth

Bandwidth untuk sama ada siri atau selari litar salunan adalah julat frekuensi
antara potong atas dan bawah frekuensi yang mana lengkung sambutan (I atau
Z) adalah 0.707 daripada nilai maksimum

 = 2 1
Sebaik-baiknya frekuensi pusat ini:
= (1 + 2)2
Frekuensi Kuasa Setengah
Frekuensi atas dan kritikal yang lebih rendah juga dipanggil frekuensi kuasa
setengah. Ia juga dikenali sebagai frekuensi -3 dB
nisbah voltan: dB = 20 log (Vout / Vin)
nisbah kuasa: dB = 10 log (Pout / Pin)
Kuasa benar dihantar daripada sumber di ini frekuensi adalah setengah kuasa
yang dibekalkan di frekuensi salunan
Pemilihan
Pemilihan mentakrifkan berapa baik salunan litar respons kepada frekuensi
tertentu dan mendiskriminasikan semua frekuensi lain Semakin sempit jalur
lebar, lebih besar pemilihan. Semakin curam cerun lengkung sambutan, semakin
lebih besar pemilihan yang
Q Mempengaruhi Bandwidth
Nilai yang lebih tinggi daripada litar Q keputusan (kualiti) dalam lebar jalur yang
lebih sempit. Nilai yang lebih rendah daripada Q menyebabkan yang lebih luas
bandwidth. Formula untuk lebar jalur yang salunan litar segi Q ialah: =
Galangan Selari litar RLC
Jumlah galangan yang RLC selari litar ialah: 1/ = = 2 + 2

Kealiran, rentanan dan kemasukan

Kealiran: =1
Rentanan kapasitif: = 1
Rentanan induktif: =1
Jumlah rentanan: = | |
Kemasukan: = 2+2
Jumlah Impedance: =1
Fasa sudut: = 1 ( )
Analisis Litar RLC Selari
Regangan yang lebih kecil dalam litar selari mendominasi kerana ia
menyebabkan cawangan yang lebih besar semasa.
Pada frekuensi rendah XL <XC; oleh itu litar adalah induktif
Resonans selari adalah titik di mana XL = XC
Pada frekuensi tinggi XC <XL; oleh itu litar adalah kapasitif\
Penukaran Siri-Selari dengan selari
Rangsangan bersamaan: = ((2+1)2)
Selari bersamaan rintangan: () = (2+1)
di mana Q ialah kualiti faktor gegelung: =
Resonans Selari Ideal
Resonans selari berlaku apabila XC = XL
Pada resonans, kedua-dua arus cawangan adalah sama dalam magnitud dan
180 luar fasa antara satu sama lain
IC dan IL saling membatalkan

 Oleh kerana jumlah arus adalah sifar, impedans bagi ideal litar selari LC adalah
tidak terhingga besarnya
Ideal (tiada rintangan) frekuensi salunan selari: = 12
Litar Tangki
A litar salunan selari menyimpan tenaga dalam medan magnet gegelung dan
medan elektrik daripada pemuat.
Tenaga yang dipindahkan kembali dan alik antara gegelung dan pemuat

Rajah: capacitor menyimpan tenaga

Rajah: capacitor melepas tenaga

Syarat salunan selari dalam Litar Tidak sesuai
Rawatan praktikal litar salunan selari mesti termasuk rintangan gegelung
Pada resonans selari: () =
Jumlah galangan litar tangki tidak sesuai di resonans boleh dinyatakan sebagai
setara rintangan selari: = ( 2+ 1)
Semasa dan Fasa Sudut di Resonans
Sebaik-baiknya jumlah arus dari sumber yang di resonans adalah sifar kerana
galangan adalah tak terhingga

Dalam

kes

yang

tidak

ideal

apabila

rintangan

gegelung

adalah

dipertimbangkan, terdapat beberapa jumlah arus di frekuensi salunan: =

Oleh kerana galangan adalah semata-mata rintangan di resonans, sudut fasa
adalah 0

Kesan Coil Rintangan pada Frekuensi salunan selari

Q ialah faktor kualiti gegelung, XL / RW
Untuk nilai Q 10, salunan selari kekerapan ialah: 12
Luar Selari Rintangan Beban
Selalunya rintangan beban luaran muncul dalam selari dengan litar tangki
Rintangan luar berkesan muncul dalam selari dengan rintangan selari
bersamaan (Rp (eq)) gegelung: () = ||()
Perintang luaran (RL) akan menurunkan keseluruhan Q, QO ditetapkan litar:
=()()
Litar salunan selari
Untuk litar salunan selari, galangan adalah maksimum pada frekuensi salunan
Jumlah semasa adalah minimum pada salunan kekerapan
Bandwidth adalah sama seperti siri litar salunan; frekuensi kritikal galangan
berada di 0.707Zmax

4.0

Bab 18

4,1

Penapis laluan rendah:

Penapis boleh dibahagikan kepada dua kategori iaitu pasif dan aktif. Dalam
penapis pasif, pemuat, rintangan dan aruhan digunakan untuk membenar laluan
dan menolak frekuensi. Dalam penapis aktif, transistor atau penguat kendalian
digunakan untuk memperbaiki prestasi litar. Disebabkan kos yang rendah dan ciri
frekuensinya menjadi penguat kendalian peranti yang sangat baik untuk penapis
aktif.
Apabila frekuensi merintangi penguat kendalian mula bertambah, gandaan
jatuh. Kemudian penguat kendalian akan menolak frekuensi yang lebih tinggi.
Penapis laluan rendah adalah untuk membolehkan isyarat di bawah frekuensi
potong, tetapi lebih tinggi daripada frekuensi potong isyarat yang tidak boleh
lulus alat penapis elektronik.
Penapis laluan rendah hanya membenarkan laluan satu set frekuensi yang
tertentu. Penapis laluan rendah elektronik digunakan untuk memandu subwufer
(subwoofer) dan lain-lain jenus pembesar suara, dan mereka tidak boleh secara
berkesan menyekat penyebaran menewaskan tiga kali ganda.Satu pemancar
radio menggunalam penapis lulus rendah menghalang boleh menyebabkan
gangguan dengan komunikasi lain berlaku pelepasan harmonik. Penapis laluan
rendah membolehkan frekuensi potong dari DC ke (fCUTOFF) isyarat melalui
umum fungsi pemindahan kedua perintah penapis lulus tinggi dan jalur-pass
pekali ditetapkan kepada sifar, yang adalah untuk mendapatkan persamaan
pemindahan penapis laluan rendah kedua pesanan.
Untuk frekuensi yang lebih tinggi daripada frekuensi F0, kekerapan isyarat
persegi kadar menurun. Kekerapan potong isyarat keluaran adalah dilemahkan
oleh 3 frekuensi dB. Kelebihan jenis penapis ini ialah litar yang agak mudah,
tidak memerlukan bekalan kuasa DC, dan kebolehpercayaan yang tinggi.
Kelemahan ialah isyarat dalam kehilangan tenaga passband, kesan beban adalah
lebih jelas apabila menggunakan elemen induktif terdedah kepada induksi
electromagnet, kearuhan L adalah lebih besar daripada saiz dan berat penapis
adalah besar, domain frekuensi yang tidak terpakai.
Desibel, menurut konvensi atau kesepakatan, satuan bel (diambil dari
nama Alexander Graham Bell), merupakan nilai logaritma suatu perbandingan
antara dua buah daya. (1 bel = 10 decibel = 10 dB)

Rajah 4.1: Graph gandaan voltan vs frekuensi

Penapis laluan rendah litar:
Vout = [Xc / (R2 + Xc2)-1] x Vin Vout = [Xc / (R2 + Xl2)-1] x Vin
4.2

Penapis laluan tinggi

Penapis laluan tinggi membolehkan komponen frekuensi tinggi isyarat untuk

lulus dan menekan kekerapan rendah atau komponen DC. Band-pass penapis
membolehkan tertentu isyarat jalur frekuensi, menghalang bawah atau di atas
isyarat band, gangguan dan bunyi bising. Penapis bandstop menghalang isyarat
jalur frekuensi tertentu, yang membolehkan isyarat luar band.
Penapis laluan tinggi akan menolak frekuensi yang lebih rendah. Ia
membolehkan isyarat yang frekuensi lebih tinggi tetapi akan menolak isyarat
yang frekunsi rendah.
Penapis laluan tinggi litar:

fC

1
1
fC
2 L / R
2 RC

Vout = [Xc / (R2 + Xc2)-1] x Vin Vout = [Xc / (R2 + Xl2)-1] x Vin

4.3

Penapis:

Ia membenarkan hanya satu komponen isyarat dalam julat frekuensi biasanya

lulus
komponen kekerapan dihalang oleh bahagian lain litar yang dipanggil penapis
klasik
atau litar penapis. Malah, mana-mana system elektronik mempunyai band
sendiri
lebar kekerapan (had kekerapan maksimum isyarat), ciri-ciri frekuensi yang
mencerminkan

ciri-ciri

asas

system

elektronik.

Dan

penapis,

ia

adalah

berdasarkan
kepada parameter litar jalur lebar litar dan litar direka aplikasi kejuruteraan.

Rajah 4.2: Siri penapis salunan band pass:

Rajah 4.3 Selari penapis salunan band pass:

Litar penapis Band- stop: Penapis Bandstop bermakna melalaui komponen
frekuensi yang paling, tetapi komponen-komponen frekuensi dalam julat
beberapa ke tahap yang sangat rendah penapis pengecilan, penapis pas band
deterangkan. Siri penapis salunan band stop: Selari penapis salunan
band stop:

5.0

Bab 19

Teori Superposisi
Teori ini juga dapat diapplikasikan dalam litar AC dengan pengunaan nombor
kompleks. Secara ringkas, teori superposisi: dalam litar linear dengan pelbagai
sumber individu, arus dalam mana-mana elemen adalah jumlah algebra arus
yang dihasilkan dari setiap sumber yang berfungsi sendirian. Langkah-langkah
untuk menggunakan teori superposisi:
1. Kekalkan satu sumber dalam litar dan menggantikan sumber lain dengan
impedans dalaman. Bagi sumber voltan yang ideal, impedans dalaman adalah
kosong. Bagi sumber arus yang ideal, impedans dalaman adalah tidak terhingga.
Proses ini adalah zeroing sumber.
2. Cari arus dalam cawangan yang dihasilkan oleh sumber yang dikekalkan.
3. Mengulangkan langkah 1 dan 2 bagi setiap sumber. Apabila selesai, akan
diperoleh satu nombor bagi nilai arus bersamaan degan nombor sumber dalam
litar.
4. Tambahkan nilai arus individu sebagai kuantiti fasor.
Teori Thevenin
Kesetaraan bermaksud apabila nilai beban yang sama disambungkan kepada
litar asal dan litar setara Thevenin, voltan beban dan arus adalah sama.

Rajah 5.1: rintangan yang sama disambung akan menyebabkan voltan yang
sama dalam kedua-dua litar

Rajah 5.2 menunjukkan teori Thevenin. Rintangan R yang sama disambung akan
menyebabkan voltan yang sama dalam kedua-dua litar.
Voltan thevenin (Vth), adalah voltan litar terbuka antara two terminal dalam
sebuah litar.

Ra
jah 5.3 Membuang beban degan membuka litar.
Zth iaitu impedans thevenin, adalah jumlah impedans yang muncul antara dua
terminal dalam sebuah litar degan sumbernya digantikan dengan impedans
dalaman. Langkah untuk mengapplikasikan teori thevenin:
1. Membuka litar antara dua terminal yang diingini untuk mencari litar thevenin.
Langkah pertama dicapai dengan membuang komponen dari mana litar itu akan
dilihat.
2. Mengenal pasti voltan antara dua terminal terbuka
3. Mengenal pasti impedans antara dua terminal terbuka di mana sumber voltan
ideal digantikan oleh litar pintas dan sumber arus ideal degan membuka litar.
4. Menyambungkan Zth dan Vth dalam siri dan menghasilkan litar thevenin yang
lengkap.
Teori Norton
Arus bersamaan Norton (In) adalah arus litar pintas antara two terminal dalam
sebuah litar. Mana-mana litar AC yang linear yang mempunyai dua terminal
boleh disingkatkan kepada sebuah litar yang sama dan mempunyai sumber arus
AC yang selari dengan impedans yang sama. Litar Norton adalah:

Rajah 5.4 Litar Norton

Impedans Norton (Zn) adalah jumlah impedans yang muncul antara dua terminal
dalam sebuah litar dengan semua sumber digantikan dengan impedans
dalaman. Langkah untuk mengaplikasikan teori Norton:
1. Mengantikan beban yang disambung kepada dua terminal di mana litar Norton
perlu ditentukan dengan memintas litar.
2. Menentukan arus melalui litar pintas. Arus ini adalah In.
3. Membuka terminal dan menentukan impedans antara dua terminal terbuka
dengan mengantikan semua sumber dengan impedans dalaman. Ini adalah Zn.
4. Menyambung Zn dan In dalam litar selari.
Teori permindahan daya maksimum
Daya maksimum dipindahkan dari sumber kepada beban jikalau RL = RS.
Impedans terdiri daripada bahagian menentang dan reaktif. Untuk memindahkan
daya maksimum dalam litar reaktif, rintangan dari beban harus memadan
rintangan dari sumber tetapi juga membatalkan rintangan sumber dengan
memadan tentangan. Impedans yang membatalkan bahagian reactive dari
impedans sumber dipanggil konjugat kompleks. Konjugate kompleks bagi R-jXc
adalah R+jXL. Perhatikan bahawa setiap adalah kojugate kompleks yang lain.

Rajah 5.5 Litar daya maksimum

6.0

BAB 20

6.1 RC PENYEPADU/INTEGRASI
RC penyepadu merupakan litar yang beranggaran seperti proses matematik bagi
penyepaduan. Penyepaduan ialah proses pertambahan, dan asas penyepadu
boleh menghasilkan output yang boleh berjalan hasil tambah bagi input dalam
beberapa kodisi.

Asas litar RC penyepadu wujud apabila wujudnya kapasitor dalam litar siri
dengan perintang dan punca. Output diambil kira berdasarkan kapasitor.

Apabila

penjana

nadi

disambungkan

kepada

input

bagi

RC

penyepadu,

kapasitora kan mencasdannya cas apabila bertindak balas terhadap nadi.

Apabila input bagi nadi meningkat, puncaakan bertindak sebagai bateri

dengan suis dalam litar siri. Output bagi litar tersebut ialah exponansi meningkat
secare melengkung. Hanya bagi bahagian pertama sahaja yang terlihat sebagai
matemat ikali penyepadu yang sebenar. Apabila penjana bagina disemakin
rendah, impedan sebagi penjanaakan mengubah bateri kepada suis tutup.

Bentuk gelombang bagi RC penyepadu bergantung bagi masa yang tetap

(t) bagi litar. Jikalau, masa yang tetap ialah pendek berbanding masa baginadi
input, kapasitor akan cas sepenuhnya dan dinyah cas. Bagi litar RC, =RC.

Jika meningkat, bentuk gelombang yang mendekati purata bagi tahap dc

dalam bentuk gambungan yang terakhir. Output akan muncul dalam bentuk segi
tiga tetapi dengan amplitude yang lebih kecil. Alternatifnya, input bagi frekunsi
boleh dinaikan (T semakin pendek). Bentuk gelombang akan mendekati purata
aras dc.

6.2

Respon Daripada Pembeza RC Untuk Satu Denyutan

Litar selari RC di mana voltan keluarannya diambil melalui perintang dikenali

sebagai pembeza. Dalam respon frekuensi, ia merupakan sebuah penapis high-

pass. Rajah di bawah menunjukkan sebuah pembeza RC beserta dengan sebuah

pemasuk denyutan. Reaksi sama berlaku di dalam pembeza sama seperti
penyepadu, kecuali voltan keluaran diambil melalui perintang, bukannya melalui
kapasitor. Kapasitor dicaj secara exponen pada kadar bergantung dengan malar
masa RC. Bentuk voltan rintangan sebuah perintang ditentukan dengan
pengecajan dan nyah-pengecajan sebuah kapasitor.
Rajah 6.5: Pembeza RC beserta penjana nadi.
Respon Nadi

Untuk memahami bagaimana voltan keluaran dibentuk menggunakan pembeza,

terdapat 3 perkara yang perlu diambil-berat:
1. Respon terhadap kenaikan tepi nadi
2. Respon di antara kenaikan dan kejatuhan tepi nadi
3. Respon terhadap kejatuhan tepi nadi

Kapasitor
kelihatan
seperti short
kerana voltan
melalui C tidak
boleh bertukar
serta merta.

Rajah 6.6: Ketika kenaikan tepi nadi masukan

Apabila penjana nadi disambungkan kepada masukan pembeza RC, kapasitor
bertindak

sebagai

instantaneous

short

terhadap

naikan

tepi

dan

menyerahkannya kepada perintang.

Voltan melalui C
ialah bentuk
gelombang
pengecajan

Voltan
keluaran jatuh
apabila nadi
dimatikan.

Rajah 6.7: Ketika di antara kenaikan dan kejatuhan tepi nadi.

Setelah tepian permulaan berlalu, kapasitor mengecaj dan voltan keluaran

terhapus.
Voltan melaui C pada
kadar segera setelah
penjana dimatikan tidak
berubah, kemudian

Setelah jatuh sehingga

nilai negatif, voltan
keluaran menaik
apabila kapasitor
dinyah-cajkan.

Rajah 6.8: Ketika kejatuhan tepi nadi.

Jatuhan tepi ialah perubahan mendadak, oleh itu ia dipindahkan kepada voltan
keluaran kerana kapasitor tidak bole mengecaj secara mendadak. Rajah di atas
menunjukkan respon yang terjadi apabila lebih sedikit berbanding lebar nadi
(<<tw).

Rajah 6.9: Ringkasan respons pembeza RC kepada satu nadi.

Bentuk keluaran bergantuk kepada nisbah kepada t w. Apabila 5 = tw, nadi

baru sahaja kembali kepada garis asas apabila ia berulang. Apabila lebih
panjang berbanding lebar nadi, keluaran mempunyai masa untuk kembali ke

garis asas asal sebelum nadi berakhir. Ini menyebabkan keluaran kelihatan
seperti nadi yang menjatuh.

6.5

Respon Daripada Pembeza RC Untuk Denyutan Berulangan

Seperti penyepadu, keluaran pembeza mengambil masa (5) untuk mencapai

keadaan mantap. Rajah 20.5.1 pada mulanya tidak bercaj dan kemudian
diperhatikan keluaran voltannya pada nadi satu persatu.

Rajah 6.10: Pembeza RC dengan = tw.

Rajah 6.11: Bentuk gelombang keluaran pembeza untuk litar dalam Rajah 20.10.

6.6

Respon Daripada Penyepadu RL Untuk Masukan Nadi

Penyepadu RL ialah litar yanglebih kurang sama dengan penyepadu RC.

Dengan keadaan yang serupa, bentuk gelombang penyepadu RL menyerupai

bentuk gelombang RC. Untuk litar RL, = L/R.
Litar penyepadu RL yang asas ialah perintang dalam keadaan siri beserta
dengan peraruh dan sumber. Keluaran diambil melalui perintang.

Rajah 6.12: Penyepadu RL beserta penjana nadi.

Apabila keluaran penjana nadi menaik, voltan dengan serta merta muncul
melalui peraruh menurut Hukum Lenz. Arus serta merta kosong, oleh itu voltan
perintang juga kosong.
Voltan teraruh
Keluaran awal
Rajah 6.13: Ketika kenaikan tepi nadi masukan
(i=0).
melalui L
ialah kosong
menentang naikan
kerana tidak ada
awal nadi.
arus.

Pada bahagian atas nadi input, voltan peraruh ini akan hilang lenyap dengan
pesat dan arus menaik. Hasilnya, voltan merentasi perintang meningkat dengan
pesat .

Voltan teraruh
melalui L lenyap.

Voltan
keluaran
menaik
semasa arus
terbina di

Rajah 6.14: Ketika bahagian rata nadi

Semasa nadi menjatuh, voltan bertentangan menjadi teraruh melalui L
menentang perubahan. Voltan peraruh pada mulanya negatif voltan menjadi
serupa dan bertentangan dengan penjana; kemudiannya naik secara pesat.

Voltan teraruh
melalui L pada
mulanya
bertentangan
dengan perubahan
sumber voltan.

Voltan keluaran
melenyap apabila
kawasan magnetic
di sekeliling L
menjatuh.

Rajah 6.15: Pada kejatuhan nadi dan selepasnya.

6.7 Respon Pembeza RL Input Nadi

R
Vin

Rajah 6.15: Pembeza RL dengan pengerak nadi disambungkan.

Respon pembeza RL dengan hubungan berbeza masa dan lebar nadi:

Rajah 6.16
6.8

Hubungan antara Masa Respon dengan Frekuensi Respons

Rajah 6.17
Penyepadu RC bertindak sebagai penapis laluan rendah.pembundaran berlaku
disebabkan

oleh

berbezanya

darjah.

Pembundaran

di

tepi

menyatakan

penyepadu tersebut akan berkurang dengan frekuensi yang tinggi nadi bentuk.

Rajah 20.18
Penyepadu RL bertindak sebagai penapis laluan rendah yang berlaku
antara masukkan and keluaran. Regangan induktif, X l, adalah kecil untuk
frekuensi rendah and member sedikit tentangan. Meningkat mengikut frekuensi,
lebih tinggi frekuensi jumlah voltan menurunmelalui L dan sedikit melalui
R.Dalam segi respon frekuensi, pembeza RC bertindak sebagai penapis laluan
tinggi. Pembeza mengenalkan pergerakkan pada bahagaian rata nadi. Ia
menghilangkan

sepenuhnya

komponen

dc

masukkan

dan

keluaran

dan

menghasilkan nilai sifar purata.

Dalam segi respon frekuensi, pembeza RL juga bertindak sebagai
penapis laluan tinggi. Semasa L bersambung dengan keluaran, makin sedikit
voltan yang dihasilkan melalui ia dalam frekuensi yang rendah daripada yang
lebih tinggi. 0 voltan melalui keluaran untuk dc.
Formula berkaitan dengan masa respon kepada respon frekuensi. Tansaksi nadi
yang pantas adalah berkaitan dengan komponen frekuensi yang tinggi, f h:
Tr =

035
fh

Menggunakan untuk masa jatuh, dan transaksi terpantas untukmencari frekuensi

yang tertinggi:
Fh=

6.9

0.35
tr

dan juga Fh=

0.35
tf

Penyelesaian Masalah

Jika kapasitor terbuka, keluaran yang sama pada bentuk gelombang dengan
masukkan. Jikalau kapasitor dalam pembeza terbuka, keluaran ialah sifar
disebabkan ia diletakkan pada tanah melalui perintang.
a) Penyepadu

Rajah 6.19
b) Pembeza

Rajah 6.20
Apabila kapasitor bocor, 3 perkara berlaku: A) masa tetap akan
berkurangan dengan berkesan dari kebocoran rintangan. B) bentuk gelombang
keluaran voltan akan berubah daripada bentuk sebenar dengan masa yang lebih
pendek. C) amplitude keluaran berkurang kerana R dan R leak dengan berkesannya
bertindak sebagai pembahagi voltan.
Apabila kapasitor terpintas, keluaran ialah tanah. Jika kapasitor dalam
pembeza RC terpintas, keluaran yang sama akan dihasilkan. Apabila perintang
dalan penyepadu RC terbuka, kapasitor tidak menpunyai jalan pengeluaran dan
dengan itu, ia tidak akan memegang sebarang cas. Dalam keadaan sebenar, cas
akan terbocor dengan pelahan daripada kapasitor melalui alat pengira yang
disambungkan pada keluaran.

7.0

Bab 21

21.1 Voltan Tiga Fasa

Pelbagai voltan sinusoidal dipisahkan oleh sudut fasa malar tertentu. Sistem
polifasa paling biasa dipanggil tiga fasa (singkatan 3-f). Voltan tiga fasa
digambarkan; mereka adalah biasa dalam aplikasi industri.

Rajah 7.1 Menunjukkan tiga gelombang yang berbeza fasa.

Penjana tiga Fasa adalah penjana yang pada masa yang sama menghasilkan tiga
voltan sinusoidal yang dipisahkan oleh 120. Motor aruhan tiga fasa pula adalah
motor

yang

menghasilkan

pemutar

semasa

melalui

induksi

daripada

menggunakan gelang gelincir dan berus. Pemutar semasa teraruh dalam

konduktor yang merupakan sebahagian daripada pemutar perhimpunan tupaisangkar. Mengikut medan magnet berputar, arus teraruh dalam konduktor
pemutar tupai-sangkar. Interaksi arus teraruh dan medan magnet menghasilkan
kuasa yang menyebabkan pemutar untuk berputar.

Rajah 7.2 Motor Tiga Fasa

Raja
h 7.3 Penjana Tiga Fasa
Tiga kelebihan penting diperoleh daripada sistem tiga fasa adalah:
1. Saiz wayar tembaga yang diperlukan untuk mengalirkan arus daripada
penjana kepada beban yang boleh dikurangkan apabila tiga fasa berbanding
sistem satu fasa digunakan. Ini membolehkan penggunaan satu keratan rentas
tembaga yang lebih kecil.

2. Sistem tiga fasa menghasilkan kuasa berterusan dalam beban, yang

bermaksud penukaran seragam tenaga, satu kelebihan yang penting dalam
aplikasi kuasa.
3. Sistem tiga fasa mempunyai medan magnet tetap berputar, yang berfungsi
untuk menjaga kelajuan aci tetap di atas motor.

7.2 Penjana Tiga Fasa Y-bersambung

Penjana Y-bersambung mempunyai gegelung penjana disambungkan dalam
bentuk y dengan neutral dihubungkan dengan pusat itu. Voltan merentasi
belitan penjana dipanggil voltan fasa (V ) dan arus yang melalui belitan
dipanggil arus fasa (I).

Rajah 7.2.1 Penjana Tiga Fasa Y-bersambung

Titik mengenai Y-berkaitan penjana tiga fasa adalah:
1. Magnitud setiap talian arus adalah sama dengan fasa semasa yang
serentak:IL = I
2. Terdapat tiga talian voltan, satu di setiap pasangan fasa voltan.
3. Magnitud setiap voltan talian adalah sama dengan 3 darat magnitud voltan
fasa.
4. Terdapat perbezaan fasa 30 antara setiap voltan talian dan voltan fasa
terdekat.

Apabila beban adalah sempurna yang seimbang dalam Y-berkaitan

penjana tiga-fasa, arus neutral adalah sifar, jadi hanya 3-wayar diperlukan dalam
kes ini. Apabila beban tidak sama, satu jalan arus neutral perlu disediakan,
kerana arus neutral bukan sifar.
7.3 Penjana Tiga Fasa -bersambung
Penjana -bersambung mempunyai gegelung penjana yang disambungkan
dalam konfigurasi segi tiga yang tiada neutral. Walaupun talian dan fasa voltan
adalah sama, arus talian dan arus fasa tidak.

Rajah 7.3 Penjana Tiga Fasa -bersambung

Titik mengenai penjana tiga fasa -berkaitan adalah:
1. Magnitud setiap talian voltan adalah sama dengan voltan fasa yang sama:VL
= V
2. Hanya satu magnitud voltan disediakan.
3. Magnitud setiap voltan talian adalah sama dengan 3 darat magnitud voltan
fasa.
4. Terdapat perbezaan fasa 30 antara setiap voltan talian dan voltan fasa
terdekat
7.4

Analisis Beban Tiga Fasa

Za Zb dan Zc mewakili impedans beban, dan boleh menjadi reaktif,menentang

atau kedua-dua. Mana-mana beban dalam rajah 21.4.1 boleh disambungkan
dalam sumber Y atau untuk melengkapkan sistem.

Rajah 7.4.1 menunjukkan beban Y-bersambung dan -bersambung

Sistem Y-Y
Dengan sumber Y-bersambung, dua nilai yang berbeza 3 voltan fasa boleh
didapati: voltan fasa dan voltan talian. Beban Y-bersambung adalah dihubungkan
dengan voltan fasa. Untuk beban yang seimbang, semua arus fasa adalah sama,
dan arus neutral adalah sifar; beban yang tidak seimbang mempunyai arus
neutral.
Sistem Y-
Setiap fasa beban mempunyai voltan talian penuh merentasinya. Arus talian
adalah sama dengan arus fasa sama, dan arus talian dibahagikan kepada dua
arus beban.Bagi beban yang seimbang, arus dalam setiap beban adalah: IL = 3
IZ .
Sistem -Y
Kerana -sumber, voltan talian adalah sama dengan voltan fasa sepadan. Setiap
voltan fasa adalah sama dengan perbezaan voltan beban sepadan. Untuk beban
Y-bersambung, setiap arus beban sama arus talian yang sama jika beban adalah
seimbang(IL = IZ). Hubungan antara voltan beban dan voltan fasa sama adalah:
V =3VZ.
Sistem -
Beban voltan, voltan talian dan sumber voltan fasa semua sama bagi fasa
tertentu. Apabila beban adalah seimbang, semua voltan adalah sama. Dengan
keadaan ini, IL = 3 IZ.