1 Arh Procesora

SADRAJ
PREDGOVOR ....................................................................................................................................................... 1
SADRAJ ............................................................................................................................................................... 3
1
ARHITEKTURA RAUNARA.................................................................................................................. 7
1.1 PROGRAMSKI DOSTUPNI REGISTRI ................................................................................................. 7
1.2 TIPOVI PODATAKA ............................................................................................................................. 20
1.2.1
Opte napomene ............................................................................................................................ 20
1.2.2
Predstavljanje podataka ................................................................................................................ 20
1.2.2.1
1.2.2.2
1.2.2.3
1.2.2.4
CELOBROJNE VELIINE .................................................................................................................20

VELIINE U POKRETNOM ZAREZU .............................................................................................21
ALFANUMERIKI NIZ .....................................................................................................................22
NUMERIKI NIZ ...............................................................................................................................22
1.3 FORMATI INSTRUKCIJA .................................................................................................................... 24

1.3.1
OPERACIJA I TIP PODATKA ...................................................................................................... 25
1.3.2
IZVORINI I ODREDINI OPERANDI ........................................................................................ 25
1.3.2.1
1.3.2.2
Broj eksplicitno specificiranih operanada ............................................................................................25

Mogue lokacije operanada ..................................................................................................................29
1.4 NAINI ADRESIRANJA ....................................................................................................................... 30

1.4.1
Registarsko direktno adresiranje ................................................................................................... 30
1.4.2
Registarsko indirektno adresiranje................................................................................................ 31
1.4.3
Memorijsko direktno adresiranje................................................................................................... 33
1.4.4
Memorijsko indirektno adresiranje ............................................................................................... 34
1.4.5
Bazno adresiranje sa pomerajem .................................................................................................. 35
1.4.6
Indeksno adresiranje sa pomerajem .............................................................................................. 36
1.4.7
Registarsko indirektno adresiranje sa pomerajem ........................................................................ 37
1.4.8
Bazno-indeksno adresiranje sa pomerajem ................................................................................... 38
1.4.9
Registarska indirektna adresiranja sa autoinkrement i autodekrementiranjem ............................ 40
1.4.10
Relativno adresiranje sa pomerajem ........................................................................................ 41
1.4.11
Neposredno adresiranje ............................................................................................................ 41
1.5 SKUP INSTRUKCIJA ............................................................................................................................ 42
1.5.1
STANDARDNE INSTRUKCIJE ..................................................................................................... 42
1.5.1.1
1.5.1.2
1.5.1.3
1.5.1.4
1.5.1.5
1.5.1.6
1.5.2
INSTRUKCIJE PRENOSA .................................................................................................................42

ARITMETIKE INSTRUKCIJE .........................................................................................................44
LOGIKE INSTRUKCIJE ..................................................................................................................56
INSTRUKCIJE POMERANJA ............................................................................................................57
INSTRUKCIJE SKOKA ......................................................................................................................60
MEOVITE INSTRUKCIJE ...............................................................................................................64
NESTANDARDNE INSTRUKCIJE ................................................................................................ 68
1 ARHITEKTURA RAUNARA
U ovoj glavi se razmatraju elementi arhitekture raunara koju ine programski dostupni
registri, tipovi podataka, formati instrukcija, naini adresiranja, skup instrukcija i mehanizam
prekida.
1.1 PROGRAMSKI DOSTUPNI REGISTRI

Programski dostupni registri procesora su registri u koje je mogue programskom putem
izvravanjem instrukcija procesora upisivati vrednosti i iz kojih je mogue programskom
putem izvravanjem instrukcija procesora oitavati vrednosti. U instrukcijama kojima se
pristupa ovim registrima se registar u koji treba upisati vrednost ili iz koga treba oitati
vrednost specificira ili eksplicitno nekim od adresnih polja instrukcije ili implicitno kodom
operacije instrukcije. Ovi registri su namenjeni da se u njih nekom od instrukcija upie neka
vrednost, pa da se ta vrednost nekim kasnijim instrukcijam ita. Ovi registri su deo arhitekture
raunara.
Ove registre treba razlikovati od registara procesora koje projektant procesora ubacuje da
bi prema nekom svom pristupu projektovanja procesora obezbedio uvanje neophodnih
sadraja prilikom prolaska kroz sve korake iz kojih se sastoji izvravanje jedne instrukcije.
Vrednost koja se u neki od ovih registara upisuju u nekom od koraka izvravanja instrukcije
koriste se u nekom ili nekim kasnijim koracima izvravanja te iste instrukcije, ali ne neke od
sledeih instrukcija. Upisivanje vrednosti u ove registre i itanje vrednosti iz ovih registara je
nemogue specificirati instrukcijama. To je odreeno usvojenim algoritmima izvravanja
svake instrukcije posebno. Ovi registri su deo organizacije raunara.
Funkcije i broj programski dostupnih registara se razlikije od procesora do procesora. Ovde
se daju oni programski dostupni registri koji se esto sreu kod komercijalno raspoloivih
procesora i to programski broja PC, registri podataka DR, adresni registri AR, bazni registri
BR, indeksni registri XR, registri opte namene GPR, programska statusna re PSW, ukaziva
na vrh steka SP i ukaziva na okvir steka FP.
Programski broja PC je standardni programski broja procesora ija se vrednost
implicitno koristi kao adresa memorijske lokacije sa koje se ita instrukcija. Vrednost
programskog brojaa PC se menja i to implicitno prilikom svakog itanja instrukcije kada se
vri inkrementiranje programskog brojaa PC (odeljak 1.3) i eksplicitno instrukcijama skoka
kada se u programski broja broja PC upisuje nova vrednost (odeljak 1.5.1.5).
Registri podataka DR se koriste kod registarskog direktnog adresiranja (odeljak 1.4.1).
Registrima podataka se pristupa programskim putem instrukcijama prenosa (odeljak 1.5.1.1) i
aritmetikim (odeljak 1.5.1.2), logikim (odeljak 1.5.1.3) i pomerakim instrukcijama
(odeljak 1.5.1.4). Registri podataka se uvode da bi se ubrzao pristup podacima, tako to bi se
tokom izvravanja programa pristupalo podacima u registrima podataka procesora umesto u
memorijskim lokacijama, a rezultat je injenice da je pristup registrima skoro za red veliine
bri od pristupa memorijskim lokacijama. Korienje registara podataka radi ubrzavanja
pristupa podacima ima smisla ukoliko se u toku nekog raunanja javi potreba da se via puta
koristi neki podatak. U ovom sluaju, mogue je, najpre, dati podatak, programskim putem
izvravanjem instrukcije prenosa, prebaciti iz memorijske lokacije u neki od registara
podataka, a zatim, kad god postoji potreba za datim podatkom, podatak itati iz registra
podatka. Ubrzanje se postie time to umesto da se svaki put kada postoji potreba za datim
podatkom ide u memorijsku lokaciju ide se u registar podatka. Pored toga mogue je
meurezultate raunanja ostavljati u registrima podataka, da bi kasnije, kada oni budu
potrebni, njima moglo da se pristupa itanjem odgovarajuih registara podataka. Ubrzanje se
postie time to se meurezultat ne smeta u memorijsku lokaciju i to kasnije kada postoji
potreba za njim umesto da se ide u memorijsku lokaciju ide se u registar podatka. Konane
rezultate raunanja treba na kraju, programskim putem izvravanjem instrukcija prenosa,
prebaciti iz registara podataka u memorijske lokacije. Ovakvo korienje registrima podataka
ima opravdanja iz dva razloga. Prvi je uoeni vremenski lokalitet prilikom rada sa skalarnim
veliinama koji ukazuje da ako se jedanput pristupilo nekom podatku postoji velika
verovatnoa da e se posle toga vie puta javiti potreba za pristup istom podatku. Drugi je
sekvencijalna priroda raunanja za koju je karakteristino da se razultat jedne operacije veoma
esto koristi kao podatak za drugu operaciju.
Adresni registri AR se koriste kod registarskog indirektnog adresiranja (odeljak 1.4.2) i
autoinkrement i autodekrement naina adresiranja (odeljak 1.4.9). Adresnim registrima se
pristupa programskim putem instrukcijama prenosa (odeljak 1.5.1.1) i aritmetikim (odeljak
1.5.1.2), logikim (odeljak 1.5.1.3) i pomerakim instrukcijama (odeljak 1.5.1.4) kada se
sadraj adresnog registra koristi kao adresa memorijske lokacije sa koje se ita ili u koju se
upisuje podatak, kao i instrukcijom skoka JMPIND (odeljak 1.5.1.5) kada se sadraj adresnog
registra koristi kao adresa skoka koju treba upisati u programski broja PC. Adresni registri se
uvode da bi se ubrzao pristup adresama, tako to bi se tokom izvravanja programa pristupalo
adresama u adresnim registrima procesora umesto u memorijskim lokacijama, a rezultat je
injenice da je pristup registrima skoro za red veliine bri od pristupa memorijskim
lokacijama. Adresni registar i odgovarajue adresiranje se koriste u situacijama kada tokom
izvravanja programa treba najpre sa nekoliko instrukcija izraunati adresu elementa neke
sloene strukture podataka i smestiti je u neki od adresnih registara, pa onda ili instrukcijom
prenosa ili aritmetikom, logikom ili pomerakom instrukcijom sadraj adresnog registra
koristiti kao adresu memorijske lokacije sa koje se ita ili u koju se upisuje podatak. Adresni
registar i odgovarajue adresiranje se koriste i u situacijama kada tokom izvravanja programa
treba najpre sa nekoliko instrukcija izraunati adresu skoka, pa onda instrukcijom skoka
JMPIND sadraj adresnog registra koristiti kao adresu skoka koju treba upisati u programski
broja PC. U oba sluaja je mogue sraunatu adresu upisati umesto u adresni registar u
memorijsku lokaciju i do te adrese doi memorijskim indirektnim adresiranjem.
Bazni registri BR se koriste kod baznog (odeljak 1.4.5) i bazno-indeksnog adresiranja
(odeljak 1.4.8). Zbir sadraja specificiranog baznog registra i pomeraja kod baznog
adresiranja, odnosno baznog registra, indeksnog registra i pomeraja kod bazno-indeksnog
adresiranja, predstavlja adresu memorijske lokacije na kojoj se nalazi izvorini ili odredini
operand.
Indeksni registri XR se koriste kod indeksnog (odeljak 1.4.6) i bazno-indeksnog
adresiranja (odeljak 1.4.8). Zbir sadraja specificiranog indeksnog registra i pomeraja kod
indeksnog adresiranja, odnosno baznog registra, indeksnog registra i pomeraja kod
bazno-indeksnog adresiranja, predstavlja adresu memorijske lokacije na kojoj se nalazi
izvorini ili odredini operand.
Registri opte namene GPR se koriste na isti nain kao registri podataka, adresni registri,
bazni registri i indeksni registri. Registri opte namene GPR se javljaju kod onih procesora
kod kojih ne postoje posebni registri podataka, adresni registri, bazni registri i indeksni
registri. Za razliku od procesora sa posebnim registrima podataka, adresnim registrima,
baznim registrima i indeksnim registrima, gde se registri iz svake grupe registara koriste samo
uz odgovarajua adresiranja, procesori sa registrima opte namene mogu da koriste bilo koji
od registara uz bilo koje adresiranje.
Registar PSW je standardna programska statusna re procesora sastavljena od odreenog
broja bitova, koji se obino nazivaju indikatori. Bitovi programske statusne rei PSW se
nezavisno postavljaju i koriste po pravilima definisanim posebno za svaki bit. Meutim, u
odreenim situacijama, kao kada se skae na prekidnu rutinu i vraa iz nje, sa bitovima
programske statusne rei PSW se postupa na isti nain, pa se zato uzima da oni predstavljaju
razrede jednog registra. U programskoj statusnoj rei PSW postoje dve grupe bitova i to bitovi
statusnog i bitovi upravljakog karaktera (slika 1). Ovi bitovi se nazivaju i indikatori.
15
14
13
12
11
10
Slika 1 Struktura registra PSW

Bitovi statusnog karaktera su:
Nbit koji se postavlja na 1 u sluaju da je rezultat operacije negativan,
Zbit koji se postavlja na 1 u sluaju da je rezultat operacije jednak 0,
Cbit koji se postavlja na 1 u sluaju prenosa/pozajmice u aritmetici celobrojnih
veliina bez znaka i
Vbit koji se postavlja na 1 u sluaju prekoraenja u aritmetici celobrojnih veliina
sa znakom (odeljak 1.5.1.2).
Bit upravljakog karaktera je:
Ibit koji je jednak 1 ako treba da budu dozvoljeni maskirajui prekidi.
Bitovi statusnog karaktera N, Z, C i V, se postavljaju hardverski na osnovu rezultata
izvravanja instrukcija (odeljak 1.5.1.2, 1.5.1.3 i 1.5.1.4), a proveravaju softverski
instrukcijama uslovnog skoka (odeljak 1.5.1.5). Bitovi upravljakog karaktera se postavljaju
softverski kao rezultat izvravanja posebnih instrukcija (odeljak 1.5.1.6), a proveravaju
hardverski u saglasnosti sa algoritmom izvravanja instrukcija.
Registar SP je ukaziva na vrh steka kada je stek je organizovan u operativnoj memoriji.
Registar SP se pojavljuje u procesorima kao podrka za realizaciju LIFO strukture podataka.
Prilikom upisa u LIFO strukturu podataka ili itanja iz LIFO strukture podataka sadraj
registra SP se koristi kao adresa memorijske lokacije u koju treba upisati podatak ili iz koje
treba oitati podatak. Tom prilikom se vri i auriranje i to inkrementiranje ili dekrementiranje
sadraja registra SP. LIFO strukturu podataka je mogue realizovati na etiri naina u
zavisnosti od toga da li se kod upisa vri inkrementiranje ili dekrementiranje sadraja registra
SP, pa se kae da stek raste prema viim ili prema niim lokacijama, i da li sadraj registra SP
ukazuje na zadnju zauzetu lokaciju ili prvu slobodnu lokaciju. Realizacija upisa na stek i
itanja sa steka za etiri mogue realizacije steka su prikazane u daljem tekstu.
Stek raste prema viim lokacijama a registar SP ukazuje na zadnju zauzetu lokaciju
Kod upisa na stek najpre se vri inkrementiranje registra SP, pa sa posle toga sadraj
registra SP koristi kao adresa memorijske lokacije u koju se upisuje. Kod itanja sa steka najre
se sadraj registra SP koristi kao adresa memorijske lokacije sa koje se ita sadraj, pa se
posle toga vri dekrementiranje sadraja registra SP. Upisa na stek i itanje sa steka za ovakvu
realizaciju steka su ilustrovani na slici 2 .
STEK STANJE I
ADRESE
SADRZAJ
0153
0152
0151
0150
0149
STEK STANJE II
STEK STANJE III
ADRESE
ADRESE
SADRZAJ
0153
0152 1234
0151
0150
0149
0153
0152 1234
0151
0150
0149
SP=0151
SP=0152
SP=0151
R5=1234
R7=5555
R5=1234
R7=5555
R5=1234
R7=1234
pocetno stanje
pre PUSH R5
posle PUSH R5
pre POP R7
SADRZAJ
posle POP R7
krajnje stanje
Slika 2 Stek raste prema viim lokacijama i registar SP ukazuje na zadnju zauzetu lokaciju
Kao poetno stanje pre izvrenja instrukcije PUSH R5 je uzeto da se u registru R5 nalazi
vrednost 1234, u registru R7 vrednost 5555 i da registar SP ukazuje na memorijsku lokaciju
na adresi 0151. Uzeto je da se najpre instrukcijom PUSH R5 sadraj registra R5 stavlja na vrh
steka. U okviru izvravanja instrukcije PUSH R5 sadraj 0151 registra SP se najpre
inkrementira pa se posle njegov sadraj 0152 koristi kao adresa memorijske lokacije u koju se
upisuje sadraj 1234 registra R5. Potom se instrukcijom POP R7 skida sadraj sa vrha steka i
upisuje u registar R7. U okviru izvravanja instrukcije POP R7 sadraj 0152 registra SP se
koristi kao adresa memorijske lokacije sa koje se najpre ita sadraj 1234 i upisuje u registar
R7, pa se posle sadraj registra SP dekrementira na vrednost 0151.
Stek raste prema viim lokacijama a registar SP ukazuje na prvu slobodnu lokaciju
Kod upisa na stek najpre se sadraj registra SP koristi kao adresa memorijske lokacije u
koju se upisuje, pa se posle toga vri inkrementiranje registra SP. Kod itanja sa steka najre se
vri dekrementiranje sadraja registra SP, pa se posle toga sadraj registra SP koristi kao
adresa memorijske lokacije sa koje se ita sadraj. Upisa na stek i itanje sa steka za ovakvu
realizaciju steka su ilustrovani na slici 3.
steka. U okviru izvravanja instrukcije PUSH R5 najpre se sadraj 0151 registra SP koristi
kao adresa memorijske lokacije u koju se upisuje sadraj 1234 registra R5, pa se posle njegov
sadraj inkrementira na vrednost 0152. Potom se instrukcijom POP R7 skida sadraj sa vrha
steka i upisuje u registar R7. U okviru izvravanja instrukcije POP R7 sadraj 0152 registra
SP se najpre dekrementira na vrednost 0151, pa se posle koristi kao adresa memorijske
lokacije sa koje se ita sadraj 1234 i upisuje u registar R7.
10
STEK STANJE I
ADRESE
SADRZAJ
0153
0152
0151
0150
0149
STEK STANJE II
STEK STANJE III
ADRESE
ADRESE
SADRZAJ
0153
0152
0151 1234
0150
0149
0153
0152
0151 1234
0150
0149
SP=0151
SP=0152
SP=0151
R5=1234
R7=5555
R5=1234
R7=5555
R5=1234
R7=1234
pocetno stanje
pre PUSH R5
posle PUSH R5
pre POP R7
SADRZAJ
posle POP R7
krajnje stanje
Slika 3 Stek raste prema viim lokacijama i registar SP ukazuje na prvu slobodnu lokaciju
Stek raste prema niim lokacijama a registar SP ukazuje na zadnju zauzetu lokaciju
Kod upisa na stek najpre se vri dekrementiranje registra SP, pa sa posle toga sadraj
registra SP koristi kao adresa memorijske lokacije u koju se upisuje. Kod itanja sa steka najre
se sadraj registra SP koristi kao adresa memorijske lokacije sa koje se ita sadraj, pa se
posle toga vri dekrementiranje sadraja registra SP. Upisa na stek i itanje sa steka za ovakvu
STEK STANJE I
ADRESE
SADRZAJ
0153
0152
0151
0150
0149
STEK STANJE II
STEK STANJE III
ADRESE
ADRESE
SADRZAJ
0153
0152
0151
0150 1234
0149
0153
0152
0151
0150 1234
0149
SP=0151
SP=0150
SP=0151
R5=1234
R7=5555
R5=1234
R7=5555
R5=1234
R7=1234
pocetno stanje
pre PUSH R5
posle PUSH R5
pre POP R7
SADRZAJ
posle POP R7
krajnje stanje
Slika 4 Stek raste prema niim lokacijama i registar SP ukazuje na zadnju zauzetu lokaciju
steka. U okviru izvravanja instrukcije PUSH R5 sadraj 0151 registra SP se najpre
dekrementira pa se posle njegov sadraj 0150 koristi kao adresa memorijske lokacije u koju se
upisuje sadraj 1234 registra R5. Potom se instrukcijom POP R7 skida sadraj sa vrha steka i
upisuje u registar R7. U okviru izvravanja instrukcije POP R7 sadraj 0150 registra SP se
11
koristi kao adresa memorijske lokacije sa koje se najpre ita sadraj 1234 i upisuje u registar
R7, pa se posle sadraj registra SP inkrementira na vrednost 0151.
Stek raste prema niim lokacijama a registar SP ukazuje na prvu slobodnu lokaciju
Kod upisa na stek najpre se sadraj registra SP koristi kao adresa memorijske lokacije u
koju se upisuje, pa se posle toga vri dekrementiranje registra SP. Kod itanja sa steka najre se
vri inkrementiranje sadraja registra SP, pa se posle toga sadraj registra SP koristi kao
adresa memorijske lokacije sa koje se ita sadraj. Upisa na stek i itanje sa steka za ovakvu
STEK STANJE I
ADRESE
SADRZAJ
0153
0152
0151
0150
0149
STEK STANJE II
STEK STANJE III
ADRESE
ADRESE
SADRZAJ
0153
0152
0151 1234
0150
0149
0153
0152
0151 1234
0150
0149
SP=0151
SP=0150
SP=0151
R5=1234
R7=5555
R5=1234
R7=5555
R5=1234
R7=1234
pocetno stanje
pre PUSH R5
posle PUSH R5
pre POP R7
SADRZAJ
posle POP R7
krajnje stanje
Slika 5 Stek raste prema niim lokacijama i registar SP ukazuje na prvu slobodnu lokaciju
steka. U okviru izvravanja instrukcije PUSH R5 najpre se sadraj 0151 registra SP koristi
kao adresa memorijske lokacije u koju se upisuje sadraj 1234 registra R5, pa se posle njegov
sadraj dekrementira na vrednost 0150. Potom se instrukcijom POP R7 skida sadraj sa vrha
steka i upisuje u registar R7. U okviru izvravanja instrukcije POP R7 sadraj 0150 registra
SP se najpre inkrementira na vrednost 0151, pa se posle koristi kao adresa memorijske
lokacije sa koje se ita sadraj 1234 i upisuje u registar R7.
Stek se koristi kao upravljaki stek i kao aritmetiki stek. Upravljaki stek se koristi kod
skoka na potprogram i skoka na prekidnu rutinu za uvanje informacija neophodnih za
povratak iz potprograma i povratak iz prekidne rutine. Aritmetiki stek se koristi kod nulaadresnih ili stek procesora kao implicitno izvorite i odredite operanada. Postoje realizacije
kod kojih se jedan stek koristi i kao upravljaki stek i kao aritmetiki stek, a postoje i
realizacije kod kojih postoje posebno upravljaki stek i posebno aritmetiki stek.
Jedna od situacija kada se stek koristi kao upravljaki stek prikazana je na slici 6. Uzeto je
da stek raste prema viim lokacijama i da registar SP ukazuje na zadnju zauzetu lokaciju.
Tokom izvravanja glavnog programa dolazi se na instrukciju JSR 0115 sa adrese 0046
kojom treba da se realizuju skok na potprogram I koji poinje od adrese 0115. Stanje na steku
je oznaeno sa stek stanje I. Pri itanju instrukcije sa adrese 0046 programski broja PC je
inkrementiran i ima vrednost 0047, pa se pri izvravanju instrukcije JSR 0115 na vrh steka
12
stavlja 0047 i u programski broja PC upisuje vrednost 0115. Stanje na steku po skoku na
potprogram I je oznaeno sa stek stanje II.
GLAVNI PROGRAM
ADRESE
0044
0045
0046
0047
0048
INSTRUKCIJE
JSR 0115
STEK STANJE I
ADRESE
SADRZAJ
0518
0517
0516
0515
0514
SP=0515
SADRZAJ
0125
0047
POTPROGRAM II
ADRESE
0115
0237
0123
0124
0125
0241
JSR 0237
0129
RTS
STEK STANJE II
ADRESE
INSTRUKCIJE
RTS
STEK STANJE III
SADRZAJ
ADRESE
0047
0518
0517
0516
0515
0514
SP=0516
STEK STANJE V
0518
0517
0516
0515
0514
INSTRUKCIJE
0518
0517
0516
0515
0514
SP=0515
ADRESE
POTPROGRAM I
ADRESE
SADRZAJ
0125
0047
SP=0517
STEK STANJE IV
ADRESE
0518
0517
0516
0515
0514
SADRZAJ
0125
0047
SP=0516
Slika 6 Upravljaki stek
Tokom izvravanja potprograma I dolazi se na instrukciju JSR 0237 sa adrese 0124 kojom
treba da se realizuju skok na potprogram II koji poinje od adrese 0237. Stanje na steku je
oznaeno sa stek stanje II. Pri itanju instrukcije sa adrese 0124 programski broja PC je
inkrementiran i ima vrednost 0125, pa se pri izvravanju instrukcije JSR 0237 na vrh steka
stavlja 0125 i u programski broja PC upisuje vrednost 0237. Stanje na steku po skoku na
potprogram II je oznaeno sa stek stanje III.
Tokom izvravanja potprograma II dolazi se na instrukciju RTS sa adrese 0241 kojom treba
da se realizuju povratak na potprogram I i to na instrukciju sa adrese 0125. Stanje na steku je
oznaeno sa stek stanje III. Pri izvravanju instrukcije RTS sa vrha steka se skida 0125 i
upisuje u programski broja PC. Stanje na steku po povratku na potprogram I je oznaeno sa
stek stanje IV.
Tokom izvravanja potprograma I dolazi se na instrukciju RTS sa adrese 0129 kojom treba
da se realizuju povratak na glavni program i to na instrukciju sa adrese 0047. Stanje na steku
je oznaeno sa stek stanje IV. Pri izvravanju instrukcije RTS sa vrha steka se skida 0047 i
13
upisuje u programski broja PC. Stanje na steku po povratku na glavni program je oznaeno
sa stek stanje V.
Jedna od situacija kada se stek koristi kao aritmetiki stek prikazana je na slici 6. Uzeto je
da stek raste prema viim lokacijama i da registar SP ukazuje na zadnju zauzetu lokaciju.
GLAVNI PROGRAM
STEK STANJE I
ADRESE
SADRZAJ
ADRESE
INSTRUKCIJE
0052
0053
0054
0055
0056
0057
PUSH 0316
PUSH 0317
ADD
POP 0318
STEK STANJE II
STEK STANJE III
STEK STANJE IV
STEK STANJE V
ADRESE
ADRESE
ADRESE
ADRESE
SADRZAJ
SADRZAJ
SADRZAJ
SADRZAJ
0319
0318
0317 0020
0316 0010
0315
0319
0318
0317 0020
0316 0010
0315
0319
0318
0317 0020
0316 0010
0315
0319
0318
0317 0020
0316 0010
0315
0319
0318 0030
0317 0020
0316 0010
0315
0153
0152
0151
0150
0149
0153
0152
0151 0010
0150
0149
0153
0152 0020
0151 0010
0150
0149
0153
0152 0020
0151 0030
0150
0149
0153
0152 0020
0151 0030
0150
0149
SP=0150
pocetno stanje
SP=0151
SP=0152
posle PUSH 0316
SP=0151
posle PUSH 0317
posle ADD
SP=0150
posle POP 0318
Slika 7 Aritmetiki stek

Tokom izvravanja glavnog programa dolazi se na instrukciju PUSH 0316 sa adrese 0053
kojom treba da se na vrh steka stavi sadraj 0010 memorijske lokacije sa adrese 0316. Stanje
na steku je oznaeno sa stek stanje I. Pri izvravanju instrukcije PUSH 0316 najpre se sadraj
registra SP inkrementira sa vrednosti 0150 na vrednost 0151, zatim se sadraj 0010
memorijske lokacije sa adrese 0316 ita i na kraju se u memorijsku lokaciju na adresi 0151
odreenoj sadrajem registra SP upisuje sadraj 0010. Po izvravanju instrukcije PUSH 0316
stanje na steku je oznaeno sa stek stanje II.
Sledea instrukcija glavnog programa je instrukcija PUSH 0317 sa adrese 0054 kojom
treba da se na vrh steka stavi sadraj 0020 memorijske lokacije sa adrese 0317. Stanje na
steku je oznaeno sa stek stanje II. Pri izvravanju instrukcije PUSH 0317 najpre se sadraj
registra SP inkrementira sa vrednosti 0151 na vrednost 0152, zatim se sadraj 0020
memorijske lokacije sa adrese 0317 ita i na kraju se u memorijsku lokaciju na adresi 0152
odreenoj sadrajem registra SP upisuje sadraj 0020. Po izvravanju instrukcije PUSH 0317
stanje na steku je oznaeno sa stek stanje III.
Potom dolazi instrukcija glavnog programa ADD sa adrese 0055 kojom treba sa vrha steka
da se skine najpre sadraj 0020, pa sadraj 0010, izvri njihovi sabiranje i na vrh steka stavi
14
sadraj 0030. Stanje na steku je oznaeno sa stek stanje III. Pri izvravanju instrukcije ADD
najpre se sadraj 0020 ita sa adrese 0152 odreene sadrajem registra SP i sadraj registra SP
dekrementira sa vrednosti 0152 na vrednost 0151, zatim se sadraj 0010 ita sa adrese 0151
odreene sadrajem registra SP i sadraj registra SP dekrementira sa vrednosti 0151 na
vrednost 0150, potom se sabiranjem sadraja 0020 i 0010 dobija suma 0030 i na kraju se
sadraj registra SP inkrementira sa vrednosti 0150 na vrednost 0151 koja predstavlja adresu
memorijske lokaciju u koju se upisuje dobijena suma 0030. Po izvravanju instrukcije ADD
stanje na steku je oznaeno sa stek stanje IV.
Na kraju glavnog programa je instrukcija POP 0318 sa adrese 0056 kojom treba sa vrha
steka da se skine sadraj 0030 i upie u memorijsku lokaciju sa adrese 0318. Stanje na steku je
oznaeno sa stek stanje IV. Pri izvravanju instrukcije POP 0318 najpre se sadraj 0030 ita sa
adrese 0151 memorijske lokacije odreene sadrajem registra SP, sadraj registra SP
dekrementira sa vrednosti 0151 na vrednost 0150 i oitani sadraj upisuje u memorijsku
lokaciju na adresi 0318. Po izvravanju instrukcije POP 0318 stanje na steku je oznaeno sa
stek stanje V.
15
Ukaziva na okvir steka FP (frame pointer) ukazuje na bazu okvira (frame-a) koji se
formira na steku kod poziva potprograma. Koristi se za pristup
- parametrima koji se predaju kod poziva potprograma i
- lokalnim promenljivim veliinama kod jezika sa dinamikim dodeljivanjem prostora
kod ulaska u potprogram i oslobaanjem prostora kod naputanja potprograma.
16
Primer 1.
PROGRAM PRIMER;
begin
integer par1, par2;
...
procedure PRIM (x,y);
begin
integer a, b, c;
...
begin
...
end;
end;
...
begin
...
CALL PRIM (par1,par2);
PUSH BP
MOVE SP, BP
PUSH R1
PUSH R2
PUSHPSW
SUB SP, 3
...
ADD SP, 3
POPPSW
POP R2
POP R1
POP BP
RTS
PUSH par1
PUSH par2
JSR PRIM
ADD SP, 2
...
end;
end;
17
Primer 2.
PROGRAM PRIMER;
begin
integer par1, par2;
...
procedure TEST (z);
begin
integer e, f;
...
begin
...
end;
end;
begin
integer a, b, c;
...
begin
...
CALL TEST(c);
...
end;
end;
...
begin
...
CALL PRIM (par1, par2);
PUSH BP
MOVE SP, BP
PUSHPSW
SUB SP, 2
...
ADD SP, 2
POPPSW
POP BP
RTS
PUSH BP
MOVE SP, BP
PUSH R1
PUSH R2
PUSHPSW
SUB SP, 3
...
PUSH c
JSR TEST
ADD SP,1
...
ADD SP, 3
POPPSW
POP R2
POP R1
POP BP
RTS
PUSH par1
PUSH par2
JSR PRIM
ADD SP, 2
...
end;
end;
18
Primer 3.
PROGRAM PRIMER;
begin
integer par1, par2;
...
begin
integer a, b, c;
...
begin
...
CALL PRIM (a,b);
...
end;
end;
...
begin
...
CALL PRIM (par1,par2);
PUSH BP
MOVE SP, BP
PUSH R1
PUSH R2
PUSHPSW
SUB SP, 3
...
PUSH a
PUSH b
JSR PRIM
ADD SP, 2
...
ADD SP, 3
POPPSW
POP R2
POP R1
POP BP
RTS
PUSH par1
PUSH par2
JSR PRIM
ADD SP, 2
...
end;
end;
19
1.2 TIPOVI PODATAKA

U ovom poglavlju se, najpre, daju neke opte napomene vezane za razliite naine
predstavljanja podataka u raunaru, a zatim i mogui naini predstavljanja podataka.
1.2.1
Opte napomene
Podatke je mogue predstaviti na vie razliitih naina, kao, na primer, celobrojna veliina
bez znaka, celobrojna veliina sa znakom, koja dalje moe da se predstavi kao znak i veliina,
prvi komplement i drugi komplement, zatim pokretni zarez, alfanumeriki niz, numeriki niz
decimalnih brojeva itd. Pored toga za svaki nain predstavljanja mogue je da podaci budu
predstavljeni na razliitim duinama. Kao primer se moe uzeti celobrojna veliina bez znaka
koja se u savremenim raunarima veoma esto predstavlja na duinama 8, 16, 32 i 64 bita,
ime se postiu razliiti opsezi predstavljanja celobrojnih veliina bez znaka i to od 0 do 28-1,
od 0 do 216-1, od 0 do 232-1 i od 0 do 264-1.
Kao posledica predstavljanja podataka na vie razliitih naina jedna ista kombinacija 0 i 1
predstavljae razliite vrednosti podataka. Kao primer se moe uzeti binarna re 10000011
koju je mogue interpretirati na vie naina. To je
+131, ako se inerpretira kao celobrojna vrednost bez znaka,
-3, ako se interpretira kao celobrojna vrednost sa znakom u nainu predstavljanja znak i
veliina,
-125, ako se interpretira kao celobrojna veliina sa znakom u nainu predstavljanja prvi
komplement,
-124, ako se interpretira kao celobrojna veliina sa znakom u nainu predstavljanja drugi
komplement i
+83, ako se interpretira kao numeriki niz binarno kodiranih decimalnih brojeva bez znaka.
Podatak ija je duina vea od duine adresibilne memorijske lokacije smeta se u niz
susednih memorijskih lokacija. Pri tome se kao adresa takvog podatka zadaje adresa samo
jedne i to najnie memorijske lokacije. Kao primer se moe uzeti podatak duine 4 bajta za
koji se kao adresa zadaje 55, pri emu je irina memorijske rei 1 bajt. Ovaj podatak se smeta
u memorijske lokacije na adresama 55, 56, 57 i 58, a kao njegova adresa zadaje se 55. Stvar je
realizacije procesora da u sluaju podatka duine 4 bajta za koji se kao adresa zadaje 55 oita
4 bajta sa adresa 55, 56, 57 i 58.
Podaci duine vee od duine adresibilne memorijske lokacije mogu da se u memoriji
smetaju na dva naina. Kod prvog naina, na najnioj adresi je najstariji bajt podatka, a na
viim adresam redom mlai bajtovi podatka. Ovakav nain smetanja se naziva big-endian.
Kod drugog naina, na najnioj adresi je najmlai bajt podatka, a na viim adresam redom
stariji bajtovi podatka. Ovakav nain smetanja se naziva little-endian.
1.2.2
Predstavljanje podataka
Tipovi podataka predstavljaju razliite naine predstavljanja podataka binarnim reima.

Najee korieni tipovi podataka su celobrojne veliine, veliine u pokretnom zarezu,
alfanumeriki niz i numeriki niz.
1.2.2.1 CELOBROJNE VELIINE
Celobrojne veliinine mogu da budu bez znaka i sa znakom.
Ako se binarna re duine n bitova, u kojoj su bitovi oznaeni sa an-1an-2...a1a0, interpretira
kao celobrojna veliina bez znaka, onda ona predstavlja podatak A ija se vrednost izraunava
pomou izraza
20
n 1
A=
2i a i
i =0
Uz takav nain interpretiranja bitova binarne rei, predstavljaju se celobrojne veliine bez
znaka u opsegu 0 do 2n1.
Meutim, ako se ista binarna re intrpretira kao celobrojna veliina sa znakom u drugom
komplementu, onda ona predstavlja podatak A ija se vrednost izraunava pomou izraza
A = 2n-1an-1 +
n 2
2i a i
i =0
Uz ovakav nain interpretiranja bitova binarne rei, predstavljaju se celobrojne vrednosti sa

znakom u opsegu 2n-1 do 2n-11.
Binarne rei koje predstavljaju celobrojne veliine se mogu interpretirati i na druge naine
kao, na primer, celobrojne veliine sa znakom predstavljene kao znak i veliina, celobrojne
veliine sa znakom u prvom komplementu itd.
Celobrojne veliine mogu da budu fiksne i promenljive duine.
Celobrojne veliine fiksne duine se u raunarima predstavljaju na fiksnim duinama od 8,
16, 32 i 64 bita i njihova duina i nain intrpretacije su odreeni poljem koda operacije
instrukcije.
Celobrojne veliine promenljive duine se predstavljaju na razliitim duinama u nekom
opsegu duina koji je definisan za odreeni raunar i koji odgovara najveoj duini celobrojne
veliina fiksne duine datog raunara. Ako je ta duina 64 bita, onda i celobrojne veliine
promenljive duine mogu da budu u opsegu duina do 64 bit. Celobrojne veliine promenljive
duine se predstavljaju pomou tri operanda koji definiu poetnu adresu memorijske lokacije
(A), poziciju najmlaeg bita celobrojne veliine (P) i duinu (S).
1.2.2.2 VELIINE U POKRETNOM ZAREZU
Veliine u pokretnom zarezu imaju polje znaka (s), polje eksponenta (e) i mantise (f). Po
standardu duine veliina u pokretnom zarezu su 32 i 64 bita. U sluaju veliine u pokretnom
zarezu duine 32 bita, ta veliina je predstavljena kao na slici 8.
31
30
...
e
23
22
...
f
Slika 8 Veliina u pokretnom zarezu
Vrednost v se dobija na sledei nain:

1. za e=255 i f0, v je Not a Number bez obzira na s,
2. za e=255 i f=0, v=(-1)s ,
3. za 0<e<255, v=(-1)s 2e-127 (1.f),
4. za e=0 i f0, v=(-1)s 2e-126 (0.f) denormalizovani broj,
5. za e=0 i f=0, v=(-1)s 0 (nula).
21
1.2.2.3 ALFANUMERIKI NIZ

Alfanumeriki niz (string) je niz karaktera kodiranih sa 8 bitova, koji se zadaje sa dva
operanda i to: A adresa prvog bajta niza i L duina niza u bajtovima.
1.2.2.4 NUMERIKI NIZ
Numeriki niz (decimalni broj) je celobrojna veliina bez znaka ili sa znakom
predstavljena kao niz binarno kodiranih decimalnih cifara, koji se zadaje sa dva operanda i to:
A adresa prvog bajta niza i L duina niza u bajtovima. U zavisnosti od toga da li se za
predstavljanje binarno kodiranih decimalnih cifara i znaka koristi osam bitova ili etiri bita,
razlikuju se dva osnovna formata numerikih nizova i to: nepakovani format i pakovani
format, respektivno.
Nepakovani format
Nepakovani format numerikih nizova koristi 8 bitova za kodiranje decimalnih cifara i
znaka. Nepakovani format se pojavljuje u dve varijante u zavisnosti od toga kako se
predstavlja znak i to:
- trailing format kod koga se znak numerikog niza utvruje na osnovu znaka najmlae
cifre koja je data zadnjim bajtom niza i
- leading separate format kod koga se znak numerikog niza utvruje na osnovu posebnog
bajta koji je prvi bajt niza.
U trailing format-u se posebno kodiraju pozitivne cifre od 0 do 9 i negativne cifre od -0 do
-9 (slika ). etiri najstarija bita svake cifre predstavljaju znak, a etiri najmlaa bita veliinu
decimalne binarno kodirane cifre. Sve pozitivne cifre imaju etiri najstarija bita sa vrednou
3, a negativne sa vrednou 7.
Na slikama je prikazano kako se predstavljaju trocifreni decimalni brojevi 123 i 123. Oba
broja zauzimaju po tri bajta, poev od adrese A. Cifre stotica i desetica kao starije cifre
predstavljene su pozitivnim ciframa 1 i 2, respektivno, a cifre jedinica, kao najmlae cifre,
predstavljene su pozitivnim i negativnim ciframa 3, respektivno. Na osnovu znaka cifara 3
odreeni su znaci brojeva 123 i 123.
cifra
+0
+1
+2
...
+8
+9
0
1
2
...
8
9
kod
30
31
32
...
38
39
70
71
72
...
78
79
Slika Kodiranje cifara u trailing format-u

+123
3
3
3
1
2
3
123
adresa
A
A+1
A+2
3
3
7
22
1
2
3
adresa
A
A+1
A+2
Slika Predstavljanje brojeva 123 i 123 u trailing format-u

U leading separate format-u se posebno kodiraju cifre od 0 do 9, a posebno znak + i
(slika ).
Na slikama je prikazano kako se predstavljaju trocifreni decimalni brojevi 123 i 123. Oba
broja zauzimaju po etiri bajta, poev od adrese A. Na adresi A je bajt koji predstavlja znak, a
na preostale tri adrese bajtovi koji odgovaraju ciframa stotica, desetica i jedinica. U ovom
formatu brojevi 123 i 123 se razlikuju jedino u prvom bajtu.
znak
+
kod
2B
2D
cifra
0
1
2
...
8
9
kod
30
31
32
...
38
39
Slika Kodiranje znakova i cifara u leading separate format-u

+123
2
3
3
3
B
1
2
3
123
adresa
A
A+1
A+2
A+3
2
3
3
3
D
1
2
3
adresa
A
A+1
A+2
A+3
Slika Predstavljanje brojeva 123 i 123 u leading separate format-u

Pakovani format
Pakovani format numerikih nizova koristi 4 bita za kodiranje decimalnih cifara od 0 do 9 i
znakova + i (slika ). Cifre od 0 do 9 su predstavljene binarnim vrednostima od 0 do 9, znak
+ binarnim vrednostima A, C, E ili F, i znak binarnim vrednostima B ili D. Za znak + se
najee koristi binarna vrednost C, a za znak binarna vrednost D.
Na slikama je prikazano kako se predstavljaju decimalni brojevi 123 i 12. Oba broja
zauzimaju po dva bajta, poev od adrese A. Znak broja 123 odreen je sa C, a znak broja 12
sa D.
cifra ili znak
0
1
2
...
8
9
+
kod
0
1
2
...
8
9
A, C, E ili F
B ili D
Slika Kodiranje cifara u pakovanom formatu

+123
1
3
2
C
12
adresa
A
A+1
0
2
23
1
D
adresa
A
A+1
Slika Predstavljanje brojeva 123 i 12 u pakovanom formatu
1.3 FORMATI INSTRUKCIJA

Formatom instrukcije se specificiraju dve vrste informacija neophodne za izvravanje
instrukcija programa i to:
operacija i tip podatka sa kojim operacija treba da se realizuje i
izvorini i odredini operandi.
Za izvravanje instrukcija programa treba da se zna i odakle uzeti sledeu instrukcije po
zavretku izvravanja tekue instrukcije. U svim daljim razmatranjima pretpostavie se danas
uobiajeni pristup da je to odreeno tekuom vrednou programskog brojaa PC. Kod ovog
pristupa kod itanja instrukcije kao adresa memorijske lokacije uvek se koristi tekua
vrednost programskog brojaa PC, koja se tom prilikom inkrementira. Kao rezultat ovakvog
pristupa instrukcije se mogu jedino sekvencijalno itati i izvravati.
Meutim, u programima kojima se reavaju odreeni problemi veoma esto postoji potreba
da se na osnovu rezultata raunanja realizuju grananja u programu. To ima za posledicu da u
nekim situacijam ne treba prei na itanje i izvravanje prve sledee instrukcije u sekvenci,
ve na neku instrukciju van sekvence, to je mogue postii jedino ako se u programski broja
upie adresa memorijske lokacije sa koje treba produiti sa itanjem i izvravanjem instrukcija
programa. To se postie posebnim instrukcijama skokova, koje treba da se ubace u delove
programa kada treba odstupiti od sekvencijalnog izvravanja programa. Jedini efekat
instrukcija skokova je upisivanje nove vrednosti u programski broja PC.
Ubacivanje instrukcija skokova na mestima na kojima treba realizovati grananja u
programu poveava ukupan broj instrukcija u programima, pri emu instrukcije skokova ne
uestvuju u raunanjima problema koji se reava, ve samo obezbeuju korektan redosled
izvravanja instrukcija programa. Statisatika izvravanja instrukcija pokazuje da u proseku
posle 5 do 7 instrukcija izvrenih u sekvenci treba odstupiti od sekvencijalnog izvravanja
programa. S obzirom da u svakoj takvoj situaciji treba ubaciti instrukciju skoka, u proseku se
ukupan broj instrukcija u programu poveava za oko 15%.
Bilo je pokuaja i sa pristupom kod koga je u formatu instrukcije, pored informacija o
operaciji i tipu podatka sa kojim operacija treba da se realizuje i izvorinim i odredinim
operandima, bila i informacija o sledeoj instrukciji. Kod tog pristupa adresa sledee
instrukcije koju treba itati i izvravati nije odreena tekuom vrednou programskog
brojaa, ve vrednou dela instrukcije sa informacijom o sledeoj instrukciji. To zahteva da u
sluaju kada treba produiti sa sekvencijalnim izvravanjem instrukcija informacija o sledeoj
instrukciji bude adresa prve sledee instrukcije u sekvenci, dok u situaciji kada treba odstupiti
od sekvencijalnog izvravanja instrukcija informacija o sledeoj instrukciji bude adresa
memorijske lokacije na kojoj se nalazi prva instrukcija programa na koji treba skoiti. U tom
sluaju nema potrebe za instrukcijama skoka.
Meutim, zbog izraene sekvencijalnosti u izvravanju instrukcija programa i injenice da
u proseku tek posle 5 do 7 instrukcija izvrenih u sekvenci postoji potreba za odstupanjem od
sekvencijalnog izvravanja instrukcija, instrukcije koje se izvravaju sekvencijalno imale bi
kao informaciju o sledeoj instrukciji adresu instrukcije koja je sledea u sekvenci, dok bi
samo instrukcija posle koje se odstupa sa sekvencijalnim izvravanjem instrukcija imala kao
informaciju o sledeoj instrukciji adresu instrukcije koja nije sledea u sekvenci ve je prva
instrukcija programa na koji treba skoiti. Ukoliko se uzmu sadanji kapaciteti operativne
memorije koji su nekoliko giga rei, tada je potrebno tridesetak bitova za specifikaciju adrese
24
jedne memorijske lokacije. To bi kod ovog pristupa zahtevalo da svaka instrukcija zbog
informacije o sledeoj instrukciji bude dua tridesetak bitova. Zbog toga je danas uobiajen
pristup da u formatu instrukcije ne postoji informacija o sledeoj instrukciji ve da se tokom
sekvencijalnog izvravanja instrukcija implicitno kao adresa sledee instrukcije koristi tekua
vrednost programskog brojaa koja se inkrementira posle svakog itanja instrukcije, a da se
kada treba odstupiti od sekvencijalnog izvravanja instrukcija eksplicitno instrukcijom skoka
vri upis adrese sledee instrukcije u programski broja PC. Interesantno je da se u
mikroprogramima kod mikroprogramskih realizacija upravljakih jedinica skokovi u
mikroprogramu javljaju u proseku posle svake druge ili tree mikroinstrukcije, pa je stoga
dosta uobiajeno da u formatu mikroinstrukcije pored dela kojim se specificira koje
mikrooperacije treba da se realizuju postoji i deo sa adresom mikroinstrukcije na koju treba
prei u sluaju da se odstupa od sekvencijalnog izvravanja mikroinstrukcija.
Informacije i operaciji i tipu podatka sa kojim operacija treba da se realizuje i izvorinim i
odredinim operandima se specificiraju odgovarajuim poljima instrukcije. U zavisnosti od
toga kako se ove dve vrste informacija specificiraju, zavisi kakve je struktura polja u formatu
instrukcije. Na osnovu toga se govori o razliitim formatim instrukcija. U daljim
razmatranjima se daju funkcije i struktura najpre polja sa specifikacijom operanda i tipa
operacije, a zatim i polja sa specifikacijom izvorinih i odredinih operanada.
1.3.1
OPERACIJA I TIP PODATKA
Ovim poljem, koje se obino naziva polje koda operacije, se specificira operacija koju
treba izvriti i tip podatka nad kojim datu operaciju treba izvriti. Pod operacijom se misli na
operacije iz skupa instrukcija, kao to su operacije prenosa, aritmetike operacije, logike
operacije, operacije pomeranja i rotiranja i upravljake operacije. Pod tipom podatka se misli
iz koliko susednih memorijskih lokacija treba proitati binarne i na koji, od vie moguih
naina, ih treba interpretirati.
Stoga je neophodno procesor tako realizovati da se na osnovu vrednosti koda operacije
utvruje
- iz koliko susednih memorijskih lokacija, poev od one koja je specificirana poljem sa
specifikacijom izvorinih i odredinih operanada, treba oitati memorijskih rei da bi se dobio
operand potrebne duine,
- kako oitane binarne vrednosti treba interpretirati i
- koju operaciju treba realizovati.
Kao ilustracija ovog pristupa moe se uzeti da u procesoru koji od tipova podatak podrava
- celobrojne veliine bez znaka duine 8, 16, 32 i 64 bita,
- celobrojne veliine sa znakom predstavljene u drugom komplementu duine 8, 16, 32 i 64
bita i
- veliine u pokretnom zarezu duine 32 i 64 bita
mora da postoji 10 kodova operacija za operaciju mnoenja.
1.3.2
IZVORINI I ODREDINI OPERANDI
Ovim poljem se eksplicitno specificiraju operandi. Postoje vie varijanti ovog polja koje
nastaju kao posledica sledea dva elementa:
- broj eksplicitno specificiranih operanada i
- mogue lokacije operanada.
1.3.2.1 Broj eksplicitno specificiranih operanada
U sluaju binarnih operacija, kao to su aritmetike i logike operacije, potrebne su dve
izvorine i jedna odredina lokacija. U zavisnosti od toga koliko se lokacija eksplicitno
25
definie u formatu instrukcije, procesori se dele na troadresne, dvoadresne, jednoadresne i

nulaadresne procesore. Kod procesora kod koji se u formatu instrukcije eksplicitno ne definiu
sve tri lokacije, za one lokacije kojih nema eksplicitno definisanih u formatu instrukcije zna se
implicitno gde su.
Kod procesora sa troadresnim formatom instrukcija (slika 9) eksplicitno su poljima A1, A2
i A3 definisane sve tri lokacije. Kod nekih procesora polja A1 i A2 definiu adrese izvorinih
lokacija, a A3 adresu odredine lokacije. Meutim, ima procesora kod kojih polja A2 i A3
definiu adrese izvorinih lokacija, a A1 adresu odredine lokacije.
OC
A1
A2
A3
Slika 9 Troadresni format instrukcije

Ukoliko u procesoru sa troadresnim formatom instrukcije treba sraunati izraz
C <= A + B
kojim se sabiraju sadraji memorijskih lokacija ije su adrese simboliki oznaene sa A i B i
rezultat smeta u memorijsku lokaciju ija je adresa simboliki oznaena sa C, tada se to moe
realizovati instrukcijom
ADD A, B, C
u kojoj je simboliki sa ADD oznaena vrednost polja koda operacije sabiranja, a sa A, B i C
adrese dve izvorine i jedne odredine lokacije. Tokom izvravanja ove instrukcije iz
memorijskih lokacija sa adresa A i B itaju se operandi, izvrava operacija sabiranja i rezultat
smeta u memorijsku lokaciju na adresi C.
Dobra strana troadresnog formata je da se jednom instrukcijom realizuje sraunavanje
izraza. Loa strana je velika duina instrukcije. Ukoliko se uzmu sadanji kapaciteti
operativne memorije koji su nekoliko giga rei, tada je potrebno tridesetak bitova za
specifikaciju adrese jedne memorijske lokacije. Ukoliko se uzme da je za polje operacije
potrebno oko osam bitova, dobija se da je duina instrukcije oko 100 bitova. Uz pretpostavku
da je irina rei memorijske lokacije jedan bajt, za smetanje jedne instrukcije u operativnu
memorije potrebno je barem 12 bajtova. To stvara dva problema. Prvi je da je za smetanje
programa sa tako dugim instrukcijama potreban dosta veliki memorijski prostor. Drugi je da
se tokom izvravanja programa dosta vremena gubi na veliki broj, u datom primeru to je 12,
obraanja operativnoj memoriji radi itanja instrukcije, to usporava izvravanje instrukcija a
time i programa.
Kod procesora sa dvoadresnim formatom instrukcija (slika 10) eksplicitno su poljima A1 i
A2 definisane dve izvorine lokacije. Odredina lokacija se ne definie eksplicitno u formatu
instrukcije, ve se jedna od izvorinih lokacija A1 ili A2 koristi i kao odredina lokacija. Koja
se od izvorinih lokacija A1 ili A2 koristi i kao odredina lokacija, definie se posebno za
svaki procesor. Ima procesora kod kojih i izvorina lokacija A1 i izvorina lokacija A2 mogu
da budu odredine lokacije. U tom sluaju za istu operaciju mora da postoje dva razliita koda
operacije i to jedan koji odreuje da je A1 odredina lokacija i drugi koji odreuje da je A2
odredina lokacija.
OC
A1
A2
Slika 10 Dvoadresni format instrukcije

Ukoliko kod procesora sa dvoadresnim formatom instrukcija treba sraunati izraz
C <= A + B
26

rezultat smeta u memorijsku lokaciju ija je adresa simboliki oznaena sa C, tada se to mora
realizovati instrukcijama
MOV C, A
ADD C, B
u kojima su simboliki sa MOV i ADD oznaene vrednosti polja koda operacija prenosa i
sabiranja, respektivno, a sa A, B i C adrese eksplicitno definisanih izvorinih i odredinih
lokacija. Tokom izvravanja instrukcije prenosa MOV iz memorijske lokacija sa adrese A ita
se operand i smeta u memorijsku lokaciju na adresi C. Tokom izvravanja instrukcije
sabiranja ADD iz memorijskih lokacija sa adresa C i B itaju se operandi, izvrava operacija
sabiranja i rezultat smeta u memorijsku lokaciju na adresi C.
Dobra strana dvoadresnog formata u odnosu na troadresni format je da je instrukcija kraa.
Meutim, sada su potrebne dve instrukcije da se realizuje sraunavanje istog izraza. Zbog toga
to je za instrukciju ADD memorijska lokacija C i izvorina i odredina lokacija, potrebno je
da se najpre instrukcijom MOV prebaci sadraj memorijske lokacije A u memorijsku lokaciju
C i da se zatim instrukcijom ADD iz memorijskih lokacija sa adresa C i B itaju operandi,
izvri operacija sabiranja i rezultat smesti u memorijsku lokaciju na adresi C. Sadraji u
memorijskim lokacijama A, B i C su identini pre i posle sraunavanja izraza i za procesor sa
dvoadresnim i za procesor s troadresnim formatom instrukcija, a razlika je u nainu kako se u
memorijskoj lokaciji C formira suma sadraja memorijskih lokacija A i B. Meutim, i pored
skraivanja instrukcije za duinu specifikacije jednog operanda, jo uvek je velika duina
instrukcije, pa, mada neto blai, ostaju problemi veliine memorijskog prostora potrebnog za
smetanje programa i vremena potrebnog za itanje instrukcija.
Kod procesora sa jednoadresnim formatom instrukcija (slika 11) eksplicitno se poljem A1
definie jedna izvorina lokacija. Kod ovih procesora postoji poseban registar procesora koji
se obino naziva akumulator koji predstavlja jedno implicitno izvorite i implicitno odredite.
OC
A1
Slika 11 Jednoadresni format instrukcije

Ukoliko kod procesora sa jednoadresnim formatom instrukcija treba sraunati izraz
C <= A + B
LOAD A
ADD B
STORE C
u kojima su simboliki sa LOAD, ADD i STORE oznaene vrednosti polja koda operacija
prenosa u akumulator, sabiranja i prenosa iz akumulatora, respektivno, a sa A, B i C adrese
eksplicitno definisanih izvorinih i odredinih lokacija. Najpre se tokom izvravanja
instrukcije prenosa u akumulator LOAD iz memorijske lokacije sa adrese A ita se operand i
smeta u akumulator, zatim se tokom izvravanja instrukcije sabiranja ADD iz akumulatora i
memorijske lokacije sa adrese B itaju operandi i izvrava operacija sabiranja i na kraju se
rezultat tokom izvravanja instrukcije prenosa iz akumulatora STORE u memorijsku lokaciju
sa adrese C ita operand iz akumulatora i smeta u memorijsku lokaciju na adresi C.
Dobra strana jednoadresnog formata u odnosu na dvoadresni format je da je instrukcija
kraa. Meutim, sada su potrebne tri instrukcije da se realizuje sraunavanje istog izraza.
27
Zbog toga to je za instrukciju ADD akumulator i izvorina i odredina lokacija, potrebno je

da se najpre instrukcijom LOAD prebaci sadraj memorijske lokacije A u akumulator i da se
zatim instrukcijom ADD iz akumulator i memorijske lokacije sa adresea B itaju operandi,
izvri operacija sabiranja i rezultat smesti u akumulator i da se instrukcijom STORE prebaci
rezultat iz akumulatora u memorijsku lokcaiju C. Sadraji u memorijskim lokacijama A, B i C
su identini pre i posle sraunavanja izraza za procesore sa jednoadresnim, dvoadresnim i
troadresnim formatom instrukcija, a razlika je u nainu kako se u memorijskoj lokaciji C
formira suma sadraja memorijskih lokacija A i B. Meutim, i pored skraivanja instrukcije za
duinu specifikacije dva operanda, ima onih koji smatraju da je jo uvek je velika duina
instrukcije, pa, mada jo neto blai, ostaju problemi veliine memorijskog prostora potrebnog
za smetanje programa i vremena potrebnog za itanje instrukcija.
Kod procesora sa nulaadresnim formatom instrukcija (slika 12) u formatu instrukcije
postoji samo polje koda operacije i ne postoji ni jedno polje kojim bi se eksplicitno definisale
izvorine i odredine lokacije. Kod ovih procesora vrh steka je implicitno izvorite za oba
operanda i implicitno odredite za rezultat. Izuzetak su dve jednoadresne instrukcije i to
instrukcija PUSH kojom se sadraj iz neke memorijske lokacije smeta na vrh steka i
instrukcija POP kojom se sadraj sa vrha steka smeta u neku memorijsku lokaciju.
OC
OC
A1
Slika 12 Nulaadresni format instrukcije

Ukoliko kod procesora sa nulaadresnim formatom instrukcija treba sraunati izraz
C <= A + B
PUSH A
PUSH B
ADD
POP C
u kojima su simboliki sa PUSH, ADD i POP oznaene vrednosti polja koda operacija
prenosa na vrh steka, sabiranja i prenosa sa vrha steka, respektivno, a sa A, B i C adrese
eksplicitno definisanih izvorinih i odredinih lokacija. Najpre se tokom izvravanja
instrukcije PUSH iz memorijske lokacije sa adrese A ita operand i smeta na vrh steka,
potom se tokom izvravanja instrukcije PUSH iz memorijske lokacije sa adrese B ita
operand i smeta na vrh steka, zatim se tokom izvravanja instrukcije sabiranja ADD sa vrha
steka itaju dva operanda, izvrava operacija sabiranja i dobijeni rezultat smeta na vrh steka i
na kraju se tokom izvravanja instrukcije POP skida rezultat sa vrha steka i smeta u
memorijsku lokaciju na adresi C.
Dobra strana nulaadresnog formata u odnosu na jednoadresni format je da je instrukcija
kraa. Meutim, sada su potrebne etiri instrukcije da se realizuje sraunavanje istog izraza.
Zbog toga to je za instrukciju ADD vrh stek izvorina lokacija za oba operanda i odredina
lokacija za rezultat, potrebno je da se najpre sa dve instrukcije PUSH prebace sadraji
memorijskih lokacija A i B na vrh steka, da se zatim instrukcijom ADD sa steka itaju oba
operanda, izvri operacija sabiranja i rezultat smesti na vrh steka i da se instrukcijom POP
prebaci rezultat sa vrha steka u memorijsku lokcaiju C. Sadraji u memorijskim lokacijama A,
B i C su identini pre i posle sraunavanja izraza za procesore sa nulaadresnim,
28
jednoadresnim, dvoadresnim i troadresnim formatom instrukcija, a razlika je u nainu kako se

u memorijskoj lokaciji C formira suma sadraja memorijskih lokacija A i B.
Nulaadresni format je pogodan i za generisanje koda prilikom prevoenaja programa
napisanih u nekom visokom programskom jeziku. Prevodioci visokih programskih jezika
prevode konstrukcije jezika prvo na meukod koji je nezavisan od procesora, a zatim na
osnogu meukoda generiu kod za svaki konkretan procesor. Meukod se obino daje u
obliku inverzne poljske notacije. Kod koji se od meukoda generie za procesore sa
troadresnim, dvoadresnim i jednoadresnim formatima instrukcija nije efikasan i primenom
optimizatora koda mogue ga je poboljati i do tri puta. Meutim, u sluaju procesora sa
nulaadresnim formatom instrukcija generisanje koda je jednostavno i uvek se dobija
najefikasniji mogui kod.
U skupu instrukcija pored instrukcija kojima se realizuju binarne operacije, kao to su
aritmetike i logike operacije, postoje i instrukcije kojima se realizuju operacije pomeranja,
kao i instrukcije prenosa i upravljake instrukcije. Razmatranim troadresnim, dvoadresnim,
jednoadresnim i nulaadresnim formatima instrukcija mogu da se predstave instrukcije kojima
se realizuju operacije pomeranja i instrukcije prenosa. Meutim, upravljake instrukcije
predstavljaju poseban sluaj u odnosu na razmatrane formate instrukcija i realizuju se na isti
nain za sve razmatrane formate instrukcija.
1.3.2.2 Mogue lokacije operanada
Mogue lokacije operanada su memorijske lokacije, registri procesora i neposredne
veliine u instrukciji. Ima vie varijanti realizacije ovog polja instrukcije,a motivi kod
njegovog definisanja su da:
da ovaj deo bude krai da bi se manje memorije zauzimalo za programe i bre oitavale
instrukcije (adresa memorije, neposredna veliina ili adresa registra),
da se bre dolazi do operanada (memorije, neposredna veliina ili registar), i
da se prui podrka za moguu primenu nekih tehnika realizacije procesora (pipeline).
Na osnovu moguih lokacija operanada razlikuju se tri vrste arhitektura:
memorija memorija,
memorija registar i
registar registar.
U sluaju arhitekture memorija memorija, svi operandi sa kojima se radi, i to i izvorini i
odredini, su iskljuivo u memoriji. Postoje i troadresni i dvoadresni i jednoadresni i
nulaadresni formati ove arhitekture.
U sluaju arhitekture memorija registar, jedan izvorini operand je uvek registar, drugi
izvorini operand je memorija, a odredite ili registar ili memorija. Postoji obino dvoadresni
format ove arhitekture.
U sluaju arhitekture registar registar, svi operandi sa kojima se radi, i to i izvorini i
odredini, su iskljuivo u registrima, a memorijskim lokacijama se iskljuivo pristupa
instrukcijama load i store. Postoje obino troadresni format ove arhitekture.
Ovo je neka osnovna podela, pri emu i u odnosu na nju ima varijanti. Najdrastiniji
primer su procesori koji su u osnovi memoria memorija, ali koji dozvoljavaju da se kroz
adresiranja specificira za svaki od operanada ne samo memorija, ve i registar i neposredna
veliina. Time se pokrivaju sve varijante.
29
1.4 NAINI ADRESIRANJA

Naini adresiranja odreuju da li je operand sadraj neke memorijske lokacije, nekog od
registara podataka ili registara opte namene procesora ili neposredna veliina u samoj
instrukciji. Naini adresiranja speciificiraju i kako treba formirati adresu memorijske lokacije
ukoliko je operand sadraj neke memorijske lokacije. Najei naini adresiranja su
registarsko direktno adresiranje, registarsko indirektno adresiranje, memorijsko direktno
adresiranje, memorijsko indirektno adresiranje, bazno adresiranje sa pomerajem, indeksno
adresiranje sa pomerajem, registarsko indirektno adresiranje sa pomerajem, bazno-indeksno
adresiranje sa pomerajem, postdekrement adresiranje, preinkrement adresiranje, relativno
adresiranje sa pomerajem i neposredno adresiranje.
1.4.1
Registarsko direktno adresiranje
Registarsko direktno adresiranje je adresiranje kod koga se operand nalazi u jednom od

registara podataka (slika 13) ili registara opte namene procesora (slika 14). Kod onih
procesora kod kojih postoje posebno registri podataka (DR), adresni registri (AR), bazni
registri (BR) i indeksni registri (XR), operand se nalazi u jednom od registara podataka (DR),
dok kod onih procesora kod kojih postoje samo registri opte namene (GPR), operand se
nalazi u jednom od registara opte namene. U oba sluaja u adresnom delu instrukcije u kome
se specificira operand, pored grupe bitova kojima se zadaje nain adresiranja (AM), postoji i
grupa bitova kojima se zadaje adresa registra podatka ili registra opte namene (dr).
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM dr
123
DR
ALU
Z
AR
BR
XR
Slika 13 Registarsko direktno adresiranje
30
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM dr
123
GPR
ALU
Slika 14 Registarsko direktno adresiranje

Registarsko direktno adresiranje moe da se koristi i za izvorini operand (SRC) i za
odredini operand (DST). Ukoliko se registarsko direktno adresiranje koristi za izvorini
operand, tada se sa zadate adrese (dr) operand ita iz registra podatka ili registra opte namene
i upisuje u neki od prihvatnih registara podataka procesora, a ukoliko se registarsko direktno
adresiranje koristi za odredini operand, tada se na zadatoj adresi u registar podatka (DR) ili
registar opte namene (GPR) upisuje podatak iz nekog od prihvatnih registara podataka
procesora. Na slikama je uzeto da se operand koji se ita upisuje u prihvatni registar podatka
procesora X na ulazu ALU, a da se podatak koji se upisuje uzima iz prihvatnog registra
podatka procesora Z na izlazu ALU.
Na slikama je, takoe, uzeto i da zbog nekih drugih naina adresiranja duina adresnog
dela instrukcije vea od one koja je potrebna za registarsko direktno adresiranja, pa se zato
neki bitovi adresnog dela instrukcije ne koriste u sluaju registarskog direktnog adresiranja. Ti
bitovi su na slikama rafirani. Kod nekih procesora, zbog toga to je iz odreenih razloga
vano da duina instrukcije bude fiksna, adresni delovi instrukcija su fiksni i dimenzionisani
prema sluaju kada je broj potrebnih bitova najvei. Tada se, kao to je i dato na slikama neki
od bitova ne koriste. U ovom sluaju oitavanje instrukcija je jednostavno, ali instrukcije
zauzimaju vei memorijski prostor.
Kod nekih drugih procesora, zbog toga to je iz odreenih razloga vano da duina
instrukcija bude to je mogue vie kraa, adresni delovi instrukcija su promenljive duine i
sadre samo onoliko bitova koliko zadati nain adresiranja zahteva. Tada obine nema bitova
koji se ne koriste. U ovom sluaju instrukcije zauzimaju manji memorijski prostor, ali je
oitavanje instrukcija je sloeno.
1.4.2
Registarsko indirektno adresiranje
Registarsko indirektno adresiranje je adresiranje kod koga se operand nalazi u jednoj od

memorijskih lokacija, a adresa memorijske lokacije se nalazi u jednom od adresnih registara
(slika 15) ili registara opte namene procesora (slika 16). Kod onih procesora kod kojih
postoje posebno registri podataka (DR), adresni registri (AR), bazni registri (BR) i indeksni
registri (XR), adresa memorijske lokacije se nalazi u jednom od adresni registri (AR), dok kod
31
onih procesora kod kojih postoje samo registri opte namene (GPR), adresa memorijske
lokacije se nalazi u jednom od registara opte namene. U oba sluaja u adresnom delu
instrukcije u kome se specificira operand, pored grupe bitova kojima se zadaje nain
adresiranja (AM), postoji i grupa bitova kojima se zadaje adresa adresnog registra ili registra
opte namene (ar).
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM ar
123
DR
ALU
Z
AR
BR
XR
Slika 15 Registarsko indirektno adresiranje

Registarsko indirektno adresiranje moe da se koristi i za izvorini operand (SRC) i za
odredini operand (DST). Ukoliko se registarsko indirektno adresiranje koristi za izvorini
operand, tada se sa zadate adrese (ar) ita sadraj adresnog registra ili registra opte namene i
prebacuje u adresni registar memorije (MAR), iz memorijske lokacije odreene sadrajem
adresnog registra memorije ita se operand i prihvata u prihvatni registar podatka memorije
(MDR) i iz njega upisuje u neki od prihvatnih registara podataka procesora. Ukoliko se
registarsko indirektno adresiranje koristi za odredini operand, tada se sa zadate adrese (ar)
ita sadraj adresnog registra ili registra opte namene i prebacuje u adresni registar memorije
(MAR), iz nekog od prihvatnih registara podataka procesora se podatak upisuje u prihvatni
registar podatka memorije (MDR) i iz njega upisuje u memorijsku lokaciju odreenu
sadrajem adresnog registra memorije. Na slikama je uzeto da se operand koji se ita upisuje
u prihvatni registar podatka procesora X na ulazu ALU, a da se podatak koji se upisuje uzima
iz prihvatnog registra podatka procesora Z na izlazu ALU.
Objanjenje za rafiranu grupu bitova u adresnom delu instrukcije je isto kao i za
registarsko direktno adresiranje.
32
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM ar
123
GPR
ALU
Slika 16 Registarsko indirektno adresiranje

1.4.3
Memorijsko direktno adresiranje
Memorijsko direktno adresiranje je adresiranje kod koga se operand nalazi u jednoj od

memorijskih lokacija, a u adresnom delu instrukcije u kome se specificira operand, pored
grupe bitova kojima se zadaje nain adresiranja (AM), postoji i grupa bitova kojima se zadaje
adresa memorijske lokacije (adr) (slika 17). Memorijsko direktno adresiranje se javlja i kod
onih procesora kod kojih postoje posebno registri podataka (DR), adresni registri (AR), bazni
registri (BR) i indeksni registri (XR) i kod onih procesora kod kojih postoje samo registri
opte namene (GPR). U oba sluaja adresa memorijske lokacije se formira na identian nain.
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM
adr
14444244443
ALU
Slika 17 Memorijsko direktno adresiranje

Memorijsko direktno adresiranje moe da se koristi i za izvorini operand (SRC) i za
odredini operand (DST). Ukoliko se memorijsko direktno adresiranje koristi za izvorini
operand, tada se iz adresnog dela instrukcije ita adresa memorijske lokacije (adr) i prebacuje
u adresni registar memorije (MAR), iz memorijske lokacije odreene sadrajem adresnog
registra memorije ita se operand i prihvata u prihvatni registar podatka memorije (MDR) i iz
njega upisuje u neki od prihvatnih registara podataka procesora. Ukoliko se memorijsko
direktno adresiranje koristi za odredini operand, tada se iz adresnog dela instrukcije ita
33
adresa memorijske lokacije (adr) i prebacuje u adresni registar memorije (MAR), iz nekog od
prihvatnih registara podataka procesora se podatak upisuje u prihvatni registar podatka
memorije (MDR) i iz njega upisuje u memorijsku lokaciju odreenu sadrajem adresnog
registra memorije. Na slikama je uzeto da se operand koji se ita upisuje u prihvatni registar
podatka procesora X na ulazu ALU, a da se podatak koji se upisuje uzima iz prihvatnog
registra podatka procesora Z na izlazu ALU.
1.4.4
Memorijsko indirektno adresiranje
Memorijsko indirektno adresiranje je adresiranje kod koga se operand nalazi u jednoj od

memorijskih lokacija, a u adresnom delu instrukcije u kome se specificira operand, pored
grupe bitova kojima se zadaje nain adresiranja (AM), postoji i grupa bitova kojima se zadaje
adresa memorijske lokacije (adr) na kojoj se nalazi adresa operanda (slika 18). Memorijsko
indirektno adresiranje se javlja i kod onih procesora kod kojih postoje posebno registri
podataka (DR), adresni registri (AR), bazni registri (BR) i indeksni registri (XR) i kod onih
procesora kod kojih postoje samo registri opte namene (GPR). U oba sluaja adresa
memorijske lokacije se formira na identian nain.
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM
adr
14444244443
ALU
Slika 18 Memorijsko indirektno adresiranje

Memorijsko indirektno adresiranje moe da se koristi i za izvorini operand (SRC) i za
odredini operand (DST). Ukoliko se memorijsko indirektno adresiranje koristi za izvorini
operand, tada se iz adresnog dela instrukcije ita adresa memorijske lokacije (adr) i prebacuje
u adresni registar memorije (MAR), iz memorijske lokacije odreene sadrajem adresnog
registra memorije ita se adresa memorijske lokacije operanda i prihvata u prihvatni registar
podatka memorije (MDR), iz njega upisuje u adresni registar memorije (MAR), iz memorijske
lokacije odreene sadrajem adresnog registra memorije ita se operand i prihvata u prihvatni
registar podatka memorije (MDR), iz njega upisuje u neki od prihvatnih registara podataka
procesora.
Ukoliko se memorijsko direktno adresiranje koristi za odredini operand, tada se iz
adresnog dela instrukcije ita adresa memorijske lokacije (adr) i prebacuje u adresni registar
memorije (MAR), iz memorijske lokacije odreene sadrajem adresnog registra memorije ita
se adresa memorijske lokacije operanda i prihvata u prihvatni registar podatka memorije
(MDR) i iz njega upisuje u adresni registar memorije (MAR), iz nekog od prihvatnih registara
podataka procesora se podatak upisuje u prihvatni registar podatka memorije (MDR) i iz njega
upisuje u memorijsku lokaciju odreenu sadrajem adresnog registra memorije. Na slikama je
34
uzeto da se operand koji se ita upisuje u prihvatni registar podatka procesora X na ulazu
ALU, a da se podatak koji se upisuje uzima iz prihvatnog registra podatka procesora Z na
izlazu ALU.
1.4.5
Bazno adresiranje sa pomerajem
Bazno adresiranje sa pomerajem je adresiranje kod koga se operand nalazi u jednoj od

memorijskih lokacija, a adresa memorijske lokacije se dobija sabiranjem sadraja jednog od
baznih registara i pomeraja (slika 19). U adresnom delu instrukcije u kome se specificira
operand, pored grupe bitova kojima se zadaje nain adresiranja (AM), postoji i grupa bitova
kojima se zadaje adresa baznog registra (br) i pomeraj. Bazno adresiranje sa pomerajem se
javlja kod onih procesora kod kojih postoje posebno registri podataka (DR), adresni registri
(AR), bazni registri (BR) i indeksni registri (XR). Slian nain formiranja adrese memorijske
lokacije postoji i kod onih procesora kod kojih postoje samo registri opte namene (GPR).
Kod njih se adresa adresa memorijske lokacije dobija sabiranjem sadraja jednog od registara
opte namene (GPR) i pomeraja, a adresiranje se obino naziva registarsko indirektno
adresiranje sa pomeraje.
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM br
123
pom
14243
DR
ALU
ADD
Z
AR
BR
XR
Slika 19 Bazno adresiranje sa pomerajem

Bazno adresiranje sa pomerajem moe da se koristi i za izvorini operand (SRC) i za
odredini operand (DST). Ukoliko se bazno adresiranje sa pomerajem koristi za izvorini
operand, tada se ita sadraj baznog registra na osnovu zadate adrese (br) iz adresnog dela
instrukcije i pomeraj (pom) iz adresnog dela instrukcije, formira njihova suma i prebacuje u
adresni registar memorije (MAR), iz memorijske lokacije odreene sadrajem adresnog
35
njega upisuje u neki od prihvatnih registara podataka procesora.
Ukoliko se bazno adresiranje sa pomerajem koristi za odredini operand, tada se ita
sadraj baznog registra na osnovu zadate adrese (br) iz adresnog dela instrukcije i pomeraj
(pom) iz adresnog dela instrukcije, formira njihova suma i prebacuje u adresni registar
memorije (MAR), iz nekog od prihvatnih registara podataka procesora se podatak upisuje u
prihvatni registar podatka memorije (MDR) i iz njega upisuje u memorijsku lokaciju odreenu
1.4.6
Indeksno adresiranje sa pomerajem
Indeksno adresiranje sa pomerajem je adresiranje kod koga se operand nalazi u jednoj od

memorijskih lokacija, a adresa memorijske lokacije se dobija sabiranjem sadraja jednog od
indeksnih registara i pomeraja (slika 20). U adresnom delu instrukcije u kome se specificira
operand, pored grupe bitova kojima se zadaje nain adresiranja (AM), postoji i grupa bitova
kojima se zadaje adresa indeksnog registra (xr) i pomeraj. Indeksno adresiranje sa pomerajem
se javlja kod onih procesora kod kojih postoje posebno registri podataka (DR), adresni registri
(AR), bazni registri (BR) i indeksni registri (XR). Slian nain formiranja adrese memorijske
lokacije postoji i kod onih procesora kod kojih postoje samo registri opte namene (GPR).
Kod njih se adresa adresa memorijske lokacije dobija sabiranjem sadraja jednog od registara
opte namene (GPR) i pomeraja, a adresiranje se obino naziva registarsko indirektno
adresiranje sa pomeraje.
Indeksno adresiranje sa pomerajem moe da se koristi i za izvorini operand (SRC) i za
odredini operand (DST). Ukoliko se indeksno adresiranje sa pomerajem koristi za izvorini
operand, tada se ita sadraj indeksnog registra na osnovu zadate adrese (xr) iz adresnog dela
adresni registar memorije (MAR), iz memorijske lokacije odreene sadrajem adresnog
njega upisuje u neki od prihvatnih registara podataka procesora.
Ukoliko se indeksno adresiranje sa pomerajem koristi za odredini operand, tada se ita
sadraj indeksnog registra na osnovu zadate adrese (br) iz adresnog dela instrukcije i pomeraj
(pom) iz adresnog dela instrukcije, formira njihova suma i prebacuje u adresni registar
memorije (MAR), iz nekog od prihvatnih registara podataka procesora se podatak upisuje u
prihvatni registar podatka memorije (MDR) i iz njega upisuje u memorijsku lokaciju odreenu
36
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM
xr
pom
123 14243
DR
ALU
ADD
Z
AR
BR
XR
Slika 20 Indeksno adresiranje sa pomerajem

1.4.7
Registarsko indirektno adresiranje sa pomerajem
Registarsko indirektno adresiranje sa pomerajem je adresiranje kod koga se operand nalazi

u jednoj od memorijskih lokacija, a adresa memorijske lokacije se dobija sabiranjem sadraja
jednog od registara opte namene i pomeraja (slika 21). U adresnom delu instrukcije u kome
se specificira operand, pored grupe bitova kojima se zadaje nain adresiranja (AM), postoji i
grupa bitova kojima se zadaje adresa registra opte namene (gpr) i pomeraj (pom).
Registarsko indirektno adresiranje sa pomerajem se javlja kod procesora kod kojih postoje
registri opte namene (GPR). Slian nain formiranja adrese memorijske lokacije postoji i kod
onih procesora kod kojih postoje posebno registri podataka (DR), adresni registri (AR), bazni
registri (BR) i indeksni registri (XR). Kod njih se adresa adresa memorijske lokacije dobija
sabiranjem sadraja jednog od baznih registara (BR) ili indeksnih registara (XR) i pomeraja, a
adresiranje se obino naziva bazno adresiranje sa pomerajem ili indeksno adresiranje sa
pomerajem, respektivno.
Registarsko indirektno adresiranje sa pomerajem moe da se koristi i za izvorini operand
(SRC) i za odredini operand (DST). Ukoliko se registarsko indirektno adresiranje sa
pomerajem koristi za izvorini operand, tada se ita sadraj registra opte namene na osnovu
zadate adrese (gpr) iz adresnog dela instrukcije i pomeraj (pom) iz adresnog dela instrukcije,
formira njihova suma i prebacuje u adresni registar memorije (MAR), iz memorijske lokacije
odreene sadrajem adresnog registra memorije ita se operand i prihvata u prihvatni registar
podatka memorije (MDR) i iz njega upisuje u neki od prihvatnih registara podataka procesora.
37
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM gpr
123
pom
14243
GPR
ALU
ADD
Z
Slika 21 Registarsko indirektno adresiranje sa pomerajem

Ukoliko se registarsko indirektno adresiranje sa pomerajem koristi za odredini operand,
tada se ita sadraj registra opte nemen na osnovu zadate adrese (gpr) iz adresnog dela
adresni registar memorije (MAR), iz nekog od prihvatnih registara podataka procesora se
podatak upisuje u prihvatni registar podatka memorije (MDR) i iz njega upisuje u memorijsku
lokaciju odreenu sadrajem adresnog registra memorije. Na slikama je uzeto da se operand
koji se ita upisuje u prihvatni registar podatka procesora X na ulazu ALU, a da se podatak
koji se upisuje uzima iz prihvatnog registra podatka procesora Z na izlazu ALU.
1.4.8
Bazno-indeksno adresiranje sa pomerajem
Bazno indeksno adresiranje sa pomerajem je adresiranje kod koga se operand nalazi u

jednoj od memorijskih lokacija, a adresa memorijske lokacije se dobija sabiranjem sadraja
jednog od baznih registara, jednog od indeksnih registara i pomeraja (slika 22) ili sabiranjem
sadraja dva registra opte namene procesora i pomeraja (slika 23). Kod onih procesora kod
kojih postoje posebno registri podataka (DR), adresni registri (AR), bazni registri (BR) i
indeksni registri (XR), u formiranju adrese memorijske lokacije uestvuje jedan od baznih
registara (BR) i jedan od indeksnih registara (XR), dok kod onih procesora kod kojih postoje
samo registri opte namene (GPR), u formiranju adrese memorijske lokacije uestvuju dva od
registara opte namene (GPR), pri emu jedan ima funkciju baznog registra a drugi funkciju
indeksnog registra. U oba sluaja u adresnom delu instrukcije u kome se specificira operand,
pored grupe bitova kojima se zadaje nain adresiranja (AM), postoji i grupa bitova kojima se
zadaje adresa baznog registra ili registra opte namene koji ima funkciju baznog registra (br),
adresa indeksnog registra ili registra opte namene koji ima funkciju indeksnog registra (xr) i
pomeraj (pom). Bazno indeksno adresiranje sa pomerajem moe da se koristi i za izvorini
operand (SRC) i za odredini operand (DST).
Ukoliko se bazno indeksno adresiranje sa pomerajem koristi za izvorini operand, tada se
ita sadraj baznog registra ili registra opte namene na osnovu zadate adrese (br) iz adresnog
dela instrukcije, sadraj indeksnog registra ili registra opte namene na osnovu zadate adrese
(xr) iz adresnog dela instrukcije i pomeraj (pom) iz adresnog dela instrukcije, formira njihova
38
suma i prebacuje u adresni registar memorije (MAR), iz memorijske lokacije odreene

sadrajem adresnog registra memorije ita se operand i prihvata u prihvatni registar podatka
memorije (MDR) i iz njega upisuje u neki od prihvatnih registara podataka procesora.
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM br
xr
pom
123 123 14243
DR
ALU
ADD
Z
AR
BR
ADD
XR
Slika 22 Bazno indeksno adresiranje sa pomerajem

PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM br
xr
pom
123 123 14243
GPR
ALU
ADD
Z
ADD
Slika 23 Bazno indeksno adresiranje sa pomerajem
39
Ukoliko se bazno indeksno adresiranje sa pomerajem koristi za odredini operand, tada se

ita sadraj baznog registra ili registra opte namene na osnovu zadate adrese (br) iz adresnog
dela instrukcije, sadraj indeksnog registra ili registra opte namene na osnovu zadate adrese
(xr) iz adresnog dela instrukcije i pomeraj (pom) iz adresnog dela instrukcije, formira njihova
suma i prebacuje u adresni registar memorije (MAR), iz nekog od prihvatnih registara
izlazu ALU.
1.4.9
Registarska indirektna adresiranja sa autoinkrement i autodekrementiranjem
Registarska indirektna adresiranja sa autoinkrementiranjem i autodekrementiranjem su

veoma slina registarskom indirektnom adresiranju, jer se i kod ovih adresiranja kao i kod
registarskog indirektnog adresiranja operand nalazi u jednoj od memorijskih lokacija, a adresa
memorijske lokacije se nalazi u jednom od adresnih registara (slika 15) ili registara opte
namene procesora (slika 16). Sve to vai za registarsko indirektno adresiranje vai i za
registarska indirektna adresiranja sa autoinkrementiranjem i autodekrementiranjem. Jedina
razlika je u tome da se kod registarskih indirektnih adresiranja sa autoinkrementiranjem i
autodekrementiranjem tom prilikom vri ili inkrementiranje ili dekrementiranje adresnog
registra ili registra opte namene.
U zavisnosti od toga da li se prvo inkrementira registar pa posle toga njegov sadraj koristi
kao adresa memorijske lokacije ili se prvo sadraj registra koristi kao adresa memorijske
lokacije pa se posle toga inkrementira, registarsko indirektno adresiranje sa
autoinkrementiranje se javlja kao preinkrement adresiranje i postinkrement adresiranje,
respektivno. Sluna je situacija i sa registarskin indirektnim adresiranjem sa
autodekrementiranjem koje se javlja kao predekrement adresiranje i postdekrement
adresiranje u zavisnosti od toga da li se prvo dekrementira registar pa posle toga njegov
sadraj koristi kao adresa memorijske lokacije ili se prvo sadraj registra koristi kao adresa
memorijske lokacije pa se posle toga dekrementira, respektivno. Uobiajene oznake za ova
adresiranja su +(R) za preinkrement, (R)+ za postinkrement, -(R) za predekrement i (R)- za
postdekrement. Procesori sa ovim adresiranjima se obino tako realizuju da ukoliko ukoliko
postoji -(R) tada postoji i (R)+ adresiranje, a ukoliko postoji +(R) tada postoji i (R)-. Time se
omoguava realizacija steka bez korienja registra SP.
Kod procesora kod kojih postoji -(R) i (R)+ mogue je realizovati stek koji raste navie i
ukazuje na prvu slobodnu lokaciju, kao i stek koji raste nanie i ukazuje na zadnju zauzetu.
Ukoliko stek koji raste navie i ukazuje na prvu slobodnu lokaciju tada radi upisa na poziciji
odredita treba koristiti (R)+ i radi itanja na poziciji izvorita treba koristiti -(R). Ukoliko
stek raste nanie i ukazuje na zadnju zauzetu, tada radi upisa na poziciji odredita treba
koristiti -(R) i radi itanja na poziciji izvorita treba koristiti (R)+ .
Kod procesora kod kojih postoji +(R) i (R)- mogue je realizovati stek koji raste navie i
ukazuje na zadnju zauzetu lokaciju, kao i stek koji raste nanie i ukazuje na prvu slobodnu
lokaciju. Ukoliko stek raste navie i ukazuje na zadnju zauzetu lokaciju tada radi upisa na
poziciji odredita treba koristiti +(R) i radi itanja na poziciji izvorita treba koristiti (R)-.
Ukoliko stek raste nanie i ukazuje na prvu slobodnu lokaciju, tada radi upisa na poziciji
odredita treba koristiti (R)- i radi itanja na poziciji izvorita treba koristiti +(R).
40
1.4.10 Relativno adresiranje sa pomerajem

Relativno adresiranje sa pomerajem je adresiranje kod koga se operand nalazi u jednoj od
memorijskih lokacija, a adresa memorijske lokacije se dobija sabiranjem sadraja
programskog brojaa PC i pomeraja (slika 24). U adresnom delu instrukcije u kome se
specificira operand, pored grupe bitova kojima se zadaje nain adresiranja (AM), postoji i
grupa bitova kojima se zadaje pomeraj (pom). Relativno adresiranje sa pomerajem se javlja i
kod onih procesora kod kojih postoje posebno registri podataka (DR), adresni registri (AR),
bazni registri (BR) i indeksni registri (XR) i kod onih procesora kod kojih postoje samo
registri opte namene (GPR). U oba sluaja adresa memorijske lokacije se formira na
identian nain. Relativno adresiranje sa pomerajem moe da se koristi i za izvorini operand
(SRC) i za odredini operand (DST).
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC/DST
OC AM
pom
14243
ALU
ADD
Z
Slika 24 Relativno adresiranje sa pomerajem

Ukoliko se relativno adresiranje sa pomerajem koristi za izvorini operand, tada se sabiraju
sadraj programskog brojaa PC i pomeraj (pom) iz adresnog dela instrukcije i njihova suma
prebacuje u adresni registar memorije (MAR), iz memorijske lokacije odreene sadrajem
adresnog registra memorije ita se operand i prihvata u prihvatni registar podatka memorije
(MDR) i iz njega upisuje u neki od prihvatnih registara podataka procesora.
Ukoliko se relativno adresiranje sa pomerajem koristi za odredini operand, tada se
sabiraju sadraj programskog brojaa PC i pomeraj (pom) iz adresnog dela instrukcije i
njihova suma prebacuje u adresni registar memorije (MAR), iz nekog od prihvatnih registara
izlazu ALU.
1.4.11 Neposredno adresiranje
Neposredno adresiranje je adresiranje kod koga se operand nalazi neposredno u samoj
instrukciji (slika 25). U adresnom delu instrukcije u kome se specificira operand, pored grupe
bitova kojima se zadaje nain adresiranja (AM), postoji i grupa bitova kojima se zadaje
41
operand (immed). Neposredno adresiranje se javlja i kod onih procesora kod kojih postoje
posebno registri podataka (DR), adresni registri (AR), bazni registri (BR) i indeksni registri
(XR) i kod onih procesora kod kojih postoje samo registri opte namene (GPR). U oba sluaja
do operand se dolazi na identian nain. Neposredno adresiranje moe da se koristi samo za
izvorini operand (SRC), dok se za odredini operand (DST) ne koristi.
PC
MEMORIJA
144424443
IR
MAR
MBR
SRC
OC AM
immed
14444244443
ALU
Slika 25 Neposredno adresiranje

Ukoliko se neposredno adresiranje koristi za izvorini operand, tada se operand (immed) iz
adresnog dela instrukcije ita i upisuje u neki od prihvatnih registara podataka procesora. Na
slici je uzeto da se operand koji se ita upisuje u prihvatni registar podatka procesora X na
ulazu ALU,
Neposredno adresiranje se ne koristi za odredini operand, jer bi trebalo, ukoliko bi se
koristilo, da se podatak iz nekog od prihvatnih registara podataka procesora upie u grupu
bitova predvienu za operand (podatak) iz adresnog dela instrukcije. Praksa je da se radi
zatite od moguih greaka dozvoljava da se iz onog dela memorije gde se nalaze instrukcije
samo ita a ne i upisuje. Zbog toga se procesori obino tako realizuju da se pokuaj upisa
korienjem neposrednog adresiranja za odredini operand detektuje i generie unutranji
prekid greke u adresiranju.
1.5 SKUP INSTRUKCIJA

Skup instrukcija specificira operacije koje mogu da se izvravaju u procesoru. Skup
instrukcija ine standardne instrukcije i nestandardne instrukcije.
1.5.1
STANDARDNE INSTRUKCIJE
Standardne instrukcije ukljuuje operacije ijim kombinovanjem svaki problem koji treba
da se rei u raunaru moe da se predstavi programom. Standardne instrukcije se u nekom
vidu nalaze u svakom procesoru. Skup standardnih instrukcija ine instrukcije prenosa,
aritmetike instrukcije, logike instrukcije, instrukcije pomeranja i rotiranja, instrukcije skoka
i meovite instrukcije.
1.5.1.1 INSTRUKCIJE PRENOSA
Podaci se nalaze u memorijskim lokacijama, registrima procesora i u instrukciji. Zbog toga
mora da postoje instrukcije prenosa za prebacivanje podataka izmeu lokacija na kojima
mogu da se nau. Treba napomenuti da podaci mogu da budu i u registrima kontrolera
periferija, pri emu se njima pristupa na dva naina. Kod nekih procesora registri kontrolera
42
periferija se ne izdvajaju kao posebno mesto gde mogu da budu podaci ve se tretiraju na isti
nain kao i memorijske lokacije, pa ne postoje posebne instrukcije za prenos podatak u i iz
registara kontrolera periferija ve se registrima kontrolera periferija pristupa istim
instrukcijama kojima se pristupa memorijskim lokacijama. Kod ovih procesora se kae da je
ulazno izlazni adresni prostor memorijski preslikan. Kod drugih procesora registri kontrolera
periferija se izdvajaju kao posebno mesto gde mogu da budu podaci i postoje posebne
instrukcije za prenos podatak u i iz registara kontrolera periferija. Kod ovih procesora se kae
da su ulazno izlazni i memorijski adresni prostori razdvojeni.
Pored toga kod procesora sa jednoadresnim formatom instrukcija akumulator je implicitno
izvorite i odredite. Zato postoji potreba za instrukcijom prenosa kojom bi podatak preneo u
akumulator i dalje mogao da koristi kao izvorini operand. Akumulator je i implicitno
odredite, pa postoji potreba za instrukcijom prenosa kojom bi se podatak prebacio iz
akumulatora u eljenu lokaciju. Slina je sitiacija i kod procesora sa nulaadresnim formatom
instrukcija kod kojih je vrh steka implicitno izvorite i odredite. Zato postoji potreba za
instrukcijom prenosa kojom bi podatak preneo na vrh steka i dalje mogao da koristi kao
izvorini operand. Vrh steka je i implicitno odredite, pa postoji potreba za instrukcijom
prenosa kojom bi se podatak prebacio sa vrha steka u eljenu lokaciju.
U daljem tekstu se razmatraju mogue instrukcije prenosa.
MOV a, b
Ova instrukcija se javlja kod procesora sa dvoadresnim formatom instrukcija. Sa MOV je
simboliki oznaeno polje koda operacije, a sa a i b specifikacije jednog izvorinog i jednog
odredinog operanda. U daljim razmatranjima e se uzeti da je a izvorite, a b odredite, mada
moe da bude i obrnuto. U zavisnosti od specificiranog naina adresiranja a moe da bude
registar procesora, memorijska lokacija (a kod procesora kod kojih je ulazno izlazni prostor
memorijski preslikan i registar kontrolera periferije) i neposredna veliina u instrikciji. Slina
je situacije i sa b, pre emu, zbog toga to se radi o odreditu, b samo ne moe da bude
neposredna veliina u instrukciji. Specificiranjem odgovarajuih adresiranja mogue je
realizovati prenose iz memorije (registra kontrolera periferije) u memoriju (registar kontrolera
periferije), iz memorije (registra kontrolera periferije) u registar procesora, iz registra
procesora u memoriju (registar kontrolera periferije), iz registra procesora u registar
procesora, neposredno iz instrukcije u memoriju (registar kontrolera periferije) i neposredno
iz instrukcije u registar procesora.
Kod procesora sa troadresnim formatom instrikcija sve je isto, samo to se polje za
specifikaciju drugog izvorita ne koristi.
IN regper, regproc
OUT regproc, regper
Ove instrukcije se javljaju kod procesora sa dvoadresnim formatom instrukcija, ukoliko su
ulazno izlazni i memorijski adresni prostori razdvojeni. Sa IN je simboliki oznaeno polje
koda operacije za prenos iz registra kontrolera periferije u registar procesora, pri emu je sa
regper direktno data adresa registra kontrolera periferije, dok je sa regproc direktno data
adresa registra procesora. Sa OUT je simboliki oznaeno polje koda operacije za prenos iz
registra procesora u registar kontrolera periferije, pri emu regproc i regper imaju identino
znaenje kao i u sluaju instrukcije IN. Uobiajeno je kod ovih instrukcija da su prenosi samo
izmeu registara kontrolera periferija i registara procesora i da se njihove adrese direktno
daju.
IN regper
43
OUT regper
Ove instrukcije se javljaju kod procesora sa jednoadresnim formatom instrukcija, ukoliko
su ulazno izlazni i memorijski adresni prostori razdvojeni. Oznake IN, OUT i regper imaju
identino znaenje kao i u sluaju procesora sa dvoadresnim formatom instrukcija. Kod
instrukcije IN prenos je iz registra kontrolera periferije ija je adresa direktno data sa regper i
akumulatora koji je implicitno odredite, dok je kod instrukcije OUT prenos iz akumulatora
koji je implicitno izvorite i registra kontrolera periferije ija je adresa direktno data sa regper.
LOAD a
STORE b
Ove instrukcija se javlja kod procesora sa jednoadresnim formatom instrukcija. Sa LOAD i
STORE je simboliki oznaeno polje koda operacije, a sa a i b specifikacije izvorinog i
odredinog operanda, respektivno. Instrukcijom LOAD se operand sa izvorita a prenosi u
akumulator kao implicitno odredite, dok se instrukcijom STORE sadraj akumulatora kao
implicitno izvorite prenosi u odredite b. U zavisnosti od specificiranog naina adresiranja a
moe da bude registar procesora, memorijska lokacija (a kod procesora kod kojih je ulazno
izlazni prostor memorijski preslikan i registar kontrolera periferije) i neposredna veliina u
instrukciji. Slina je situacije i sa b, pre emu, zbog toga to se radi o odreditu, b samo ne
moe da bude neposredna veliina u instrukciji. U sluaju instrukcije LOAD specificiranjem
odgovarajuih adresiranja za izvorite a mogue je u akumulator preneti operand iz memorije
(registra kontrolera periferije), iz registra procesora i neposredno iz instrukcije. U sluaju
instrukcije STORE specificiranjem odgovarajuih adresiranja za odredite b mogue je iz
akumulator preneti operand u memoriju (registar kontrolera periferije) i registar procesora,
dok prenos u instrukciju korienjem neposrednog adresiranja nije dozvoljen.
PUSH a
POP b
Ove instrukcija se javlja kod procesora sa nulaadresnim formatom instrukcija. Sa PUSH i
POP je simboliki oznaeno polje koda operacije, a sa a i b specifikacije izvorinog i
odredinog operanda, respektivno. Instrukcijom PUSH se operand sa izvorita a prenosi na
stek kao implicitno odredite, dok se instrukcijom POP sadraj sa steka kao implicitno
izvorite prenosi u odredite b. U zavisnosti od specificiranog naina adresiranja a moe da
bude registar procesora, memorijska lokacija (a kod procesora kod kojih je ulazno izlazni
prostor memorijski preslikan i registar kontrolera periferije) i neposredna veliina u
instrukciji. Slina je situacije i sa b, pre emu, zbog toga to se radi o odreditu, b samo ne
moe da bude neposredna veliina u instrukciji. U sluaju instrukcije PUSH specificiranjem
odgovarajuih adresiranja za izvorite a mogue je na stek preneti operand iz memorije
(registra kontrolera periferije), iz registra procesora i neposredno iz instrukcije. U sluaju
instrukcije POP specificiranjem odgovarajuih adresiranja za odredite b mogue je sa steka
preneti operand u memoriju (registar kontrolera periferije) i registar procesora, dok prenos u
instrukciju korienjem neposrednog adresiranja nije dozvoljen.
1.5.1.2 ARITMETIKE INSTRUKCIJE
Aritmetikim instrukcijama se realizuju standardne aritmetike operacije sabiranja,
oduzimanja, mnoenja i deljenja.
ADD a, b, c
Ovo je format instrukcije sabiranja kod procesora sa troadresnim formatom instrukcija. Sa
ADD je simboliki oznaeno polje koda operacije, a sa a, b i c specifikacije dva izvorina i
jednog odredinog operanda. U daljim razmatranjima e se uzeti da su a i b izvorita, a c
44
odredite, mada se esto deava i da je a odredite, a b i c izvorita. Tokom izvravanja ove

instrukcije sa lokacija specificiranih sa a i b najpre se itaju dva izvorina operanda, zatim se
nad njima realizuje operacija sabiranja i na kraju se dobijeni rezultat smeta u lokaciju
specificiranu sa c. U zavisnosti od nezavisno specificiranih naina adresiranja za a i b,
izvorini operandi mogu da budu bilo koja kombinacija registara procesora, memorijskih
lokacija (a kod procesora kod kojih je ulazno izlazni prostor memorijski preslikan i registara
kontrolera periferije) i neposrednih veliina u instrukciji. Slina je situacija i sa c, pri emu,
zbog toga to se radi o odreditu, c samo ne moe da bude neposredna veliina u instrukciji.
Neke od moguih kombinacija su:
- a, b i c su memorijske lokacije (a kod procesora kod kojih je ulazno izlazni prostor
memorijski preslikan a, b i c mogu da budu bilo koja kombinacija stvarnih memorijskih
lokacija i registara kontrolera periferije),
- a, b i c su registri procesora,
- a je neposredna veliina, b je registar procesora i c memorijska lokacija (a kod procesora
kod kojih je ulazno izlazni prostor memorijski preslikan i registar kontrolera periferije),
- a je memorijska lokacija (a kod procesora kod kojih je ulazno izlazni prostor memorijski
preslikan i registar kontrolera periferije), b je neposredna veliina i c registar procesora, itd.
ADD a, b
Ov format instrukcije sabiranja kod procesora sa dvoadresnim formatom instrukcija. Sa
ADD je simboliki oznaeno polje koda operacije, a sa a i b specifikacije dva izvorina
operanda, pri emu je a ili b i implicitno odredite. U daljim razmatranjima e se uzeti da je a
jedno izvorite i implicitno odredite, a b drugo izvorite, mada se esto deava i da je a prvo
izvorite, a b drugo izvorite i implicitno odredite. Tokom izvravanja ove instrukcije sa
lokacija specificiranih sa a i b najpre se itaju dva izvorina operanda, zatim se nad njima
realizuje operacija sabiranja i na kraju se dobijeni rezultat smeta u lokaciju specificiranu sa a.
U zavisnosti od specificiranog naina adresiranja za b, drugi izvorini operand moe da bude
registar procesora, memorijska lokacija (a kod procesora kod kojih je ulazno izlazni prostor
memorijski preslikan i registar kontrolera periferije) i neposredna veliina u instrukciji. Slina
je situacija i sa a, pri emu, zbog toga to se radi ne samo i prvom izvoritu nego i o
implicitnom odreditu, a samo ne moe da bude neposredna veliina u instrukciji. Neke od
moguih kombinacija su:
- a i b su memorijske lokacije (a kod procesora kod kojih je ulazno izlazni prostor
memorijski preslikan a i b mogu da budu bilo koja kombinacija stvarnih memorijskih lokacija
i registara kontrolera periferije),
- a i b su registri procesora,
- a je registar procesora i b memorijska lokacija (a kod procesora kod kojih je ulazno
izlazni prostor memorijski preslikan i registar kontrolera periferije),
preslikan i registar kontrolera periferije) i b je neposredna veliina, itd.
ADD a
Ovo je format instrukcije sabiranja kod procesora sa jednoadresnim formatom instrukcija.
Sa ADD je simboliki oznaeno polje koda operacije, a sa a specifikacija drugog izvorinog
operanda, pri emu je akumulator implicitno izvorite prvog operanda i implicitno odredite
rezultat. Tokom izvravanja ove instrukcije se najpre iz akumulatora implicitno ita prvi
izvorini operand i sa lokacije specificirane sa a se ita drugi izvorini operand, zatim se nad
njima realizuje operacija sabiranja i na kraju se dobijeni rezultat smeta u akumulator kao
implicitno odredite. U zavisnosti od specificiranog naina adresiranja za a, drugi izvorini
operand moe da bude registar procesora, memorijska lokacija (a kod procesora kod kojih je
45
ulazno izlazni prostor memorijski preslikan i registar kontrolera periferije) i neposredna

veliina u instrukciji. Neke od moguih kombinacija su:
preslikan a moe da bude i registar kontrolera periferije), pa se vri sabiranje akumulatora i
stvarne memorijske lokacije ili registra kontrolera periferije i rezultat smeta u akumulator,
- a je registar procesora, pa se vri sabiranje akumulatora i registra procesora i rezultat
smeta u akumulator i
- a je neposredna veliina, pa se vri sabiranje akumulatora i neposredne veliine i rezultat
smeta u akumulator.
ADD
Ovo je format instrukcije sabiranja kod procesora sa nulaadresnim formatom instrukcija.
Sa ADD je simboliki oznaeno polje koda operacije, pri emu je vrh steka implicitno
izvorite za oba izvorina operanda i implicitno odredite. Tokom izvravanja ove instrukcije
sa vrha steka se implicitno ita najpre prvi a potom i drugi izvorini operand, zatim se nad
njima realizuje operacija sabiranja i na kraju se dobijeni rezultat smeta na vrh steka kao
implicitno odredite.
Slina je situacija i sa formatima instrukcija za operacije oduzimanja, mnoenja i deljenja.
Formati instrukcija za ove operacije za procesore sa troadresnim, dvoadresnim, jednoadresnim
i nulaadresnim formatima instrukcija su:
SUB a, b, c
SUB a, b
SUB a
SUB
MUL a, b, c
MUL a, b
MUL a
MUL
DIV a, b, c
DIV a, b
DIV a
DIV
Eksplicitna specifikacija izvorinih i odredinih operanada poljima a, b i c je ista kao i kod
instrukcije sabiranja. Implicitna izvorita i odredita u formatima isntrukcija gde ih ima, su,
takoe, ista kao i kod instrukcije sabiranja.
Podaci nad kojima se izvravaju operacije sabiranja, oduzimanja, mnoenja i deljenja
mogu da budu predstavljeni na vie naina, kao na primer celobrojne veliine bez znaka,
celobrojne veliine sa znakom i to obino u drugom komplementu, pokretni zarez, pri emu to
moe da se ini na vie razliitih duina, kao na primer bajt, dva bajta, etiri bajta itd. Za
svaki mogui nain predstavljanja podataka i odreenu duinu podatka mora da postoji
poseban kod operacije za svaku od operacija sabiranja, oduzimanja, mnoenja i deljenja. Kao
ilustracija moe se uzeti da u procesoru, koji od tipova podataka podrava celobrojne veliine
bez znaka duine 8, 16, 32 i 64 bita, celobrojne veliine sa znakom predstavljene u drugom
komplementu duine 8, 16, 32 i 64 bita i veliine u pokretnom zarezu duine 32 i 64 bita,
mora da postoji 10 kodova operacija za operaciju mnoenja. Isto vai i za operaciju deljenja.
Meutim, kod instrukcija sabiranja i oduzimanja nad celobrojnim veliinama bez znaka i
celobrojnim vrednostima sa znakom u drugom komplementu to nije neophodno, jer se istim
postupkom sabiranja i oduzimanja binarnih rei odreene duine dobija korektan rezultat i
46
kada se binarne rei interpretiraju kao celobrojne veliine bez znaka i kao celobrojne veliine
sa znakom u drugom komplementu.
Kao primer za operaciju sabiranja uzete su binarne rei 1010 i 0010 za koje se uobiajenim
postupkom sabiranja binarnih rei dobija binarna re 1100. Ako se binarne rei interpretiraju
kao celobrojne veliine bez znaka, tada je
- binarna re prvog sabirka 1010 jednaka decimalno +10,
- binarna re drugog sabirka 0010 jednaka decimalno +2 i
- binarna re dobijene sume 1100 jednaka decimalno +12,
to jeste korektan rezultat. Meutim, ako se iste binarne rei interpretiraju kao celobrojne
veliine sa znakom u drugom komplementu, tada je
- binarna re prvog sabirka 1010 jednaka decimalno -6,
- binarna re drugog sabirka 0010 jednako decimalno +2 i
- binarna re dobijene sume 1100 jednaka decimalno -4,
to, takoe, jeste korektan rezultat.
Kao primer za operaciju oduzimanja uzete su iste binarne rei 1010 i 0010 za koje se
uobiajenim postupkom oduzimanja binarnih rei dobija binarna re 1000. Ako se binarne rei
interpretiraju kao celobrojne veliine bez znaka, tada je
- binarna re prvog sabirka 1010 jednaka decimalno +10,
- binarna re dobijene sume 1000 jednaka decimalno +8,
to jeste korektan rezultat. Meutim, ako se iste binarne rei interpretiraju kao celobrojne
veliine sa znakom u drugom komplementu, tada je
- binarna re prvog sabirka 1010 jednaka decimalno -6,
- binarna re dobijene sume 1000 jednaka decimalno -8,
to, takoe, jeste korektan rezultat.
Zbog toga za operaciju sabiranja nad celobrojnim veliinama bez znaka i celobrojnim
veliinama sa znakom u drugom komplementu iste duine ne postoji potreba za dva razliita
koda operacije. Kao ilustracija se moe uzeti ranije pomenuti procesor koji od tipova podataka
podrava celobrojne veliine bez znaka duine 8, 16, 32 i 64 bita, celobrojne veliine sa
znakom predstavljene u drugom komplementu duine 8, 16, 32 i 64 bita i veliine u
pokretnom zarezu duine 32 i 64 bita. U ovom procesoru mora da postoji 6 kodova operacija
za operaciju sabiranja i to 4 koda operacije za operaciju sabiranja nad celobrojnim veliinama
bez znaka i celobrojnim veliinama sa znakom u drugom komplementu duine 8, 16, 32 i 64
bita, kao i 2 koda operacije za operaciju sabiranja nad veliinama u pokretnom zarezu duine
32 i 64 bita. Isto vai i za operaciju oduzimanja.
Meu aritmetikim instrukcijama se pojavljuje i poseban sluaji operacije sabiranja kod
koje je implicitno odreeno da je vrednost koja se sabira jednaka 1, kao i poseban sluaj
operacije oduzimanja kod koje je implicitno odreeno da je vrednost koja se oduzima jednaka
1. To su instrukcije inkrementiranja i dekrementiranja.
INC a, b
Ova je format instrukcije inkrementiranja koji se javlja kod procesora sa dvoadresnim
formatom instrukcija. Sa INC je simboliki oznaeno polje koda operacije, a sa a i b
specifikacije izvorinog i odredinog operanda, respektivno. U daljim razmatranjima e se
uzeti da je a izvorite a b odredite, mada se esto deava i da je a odredite a b izvorite.
Tokom izvravanja ove instrukcije sa lokacije specificirane sa a najpre se ita izvorini
operand, zatim se njegova vrednost uvea za 1 i na kraju se dobijeni rezultat smeta u lokaciju
47
specificiranu sa b. U zavisnosti od specificiranog naina adresiranja za a izvorini operand

moe da bude registar procesora, memorijska lokacija (a kod procesora kod kojih je ulazno
izlazni prostor memorijski preslikan i registara kontrolera periferije) i neposredna veliina u
instrukciji. Slina je situacija i sa b, pri emu, zbog toga to se radi o odreditu, b samo ne
moe da bude neposredna veliina u instrukciji. Neke od moguih kombinacija su:
- a i b su memorijske lokacije (a kod procesora kod kojih je ulazno izlazni prostor
memorijski preslikan a i b mogu da budu bilo koja kombinacija stvarnih memorijskih lokacija
i registara kontrolera periferije),
- a i b registri procesora,
- a je neposredna veliina i b je registar procesora,
preslikan i registar kontrolera periferije) i b je registar procesora, itd.
INC a
Ovo je format instrukcije inkrementiranja koji se javlja kod procesora sa jednoadresnim
formatom instrukcija. Sa INC je simboliki oznaeno polje koda operacije, a sa a specifikacija
izvorinog i implicitnog odredinog operanda. Tokom izvravanja ove instrukcije sa lokacije
specificirane sa a najpre se ita izvorini operand, zatim se njegova vrednost uvea za 1 i na
kraju se dobijeni rezultat smeta u lokaciju specificiranu sa a. U zavisnosti od specificiranog
naina adresiranja za a izvorini i implicitni odredini operand moe da bude registar
procesora i memorijska lokacija (a kod procesora kod kojih je ulazno izlazni prostor
memorijski preslikan i registar kontrolera periferije). Zbog toga to je a ne samo izvorite ve
i implicitno odredite, a ne moe da bude neposredna veliina u instrukciji.
INC
Ovo je format instrukcije inkrementiranja kod procesora sa nulaadresnim formatom
instrukcija. Sa INC je simboliki oznaeno polje koda operacije, pri emu je vrh steka
implicitno izvorite operanda i implicitno odredite. Tokom izvravanja ove instrukcije sa
vrha steka se implicitno ita operand, zatim se njegova vrednost uvea za 1 i na kraju se
dobijeni rezultat smeta na vrh steka kao implicitno odredite.
Slina je situacija i sa formatima instrukcija za operaciju dekrementiranja. Formati
instrukcija za ovu operaciju za procesore sa dvoadresnim, jednoadresnim i nulaadresnim
formatima instrukcija su:
DEC a, b
DEC a
DEC
Eksplicitna specifikacija izvorinih i odredinih operanada poljima a i b je ista kao i kod
instrukcije inkrementiranja. Implicitna izvorita i odredita u formatima isntrukcija gde ih
ima, su, takoe, ista kao i kod instrukcije inkrementiranja.
Podaci nad kojima se izvravaju operacije inkrementiranja i dekrementiranja mogu da budu
predstavljeni kao celobrojne veliine bez znaka i celobrojne veliine sa znakom i to obino u
drugom komplementu, pri emu to moe da se ini na vie razliitih duina, kao na primer
bajt, dva bajta, etiri bajta itd. Meutim, inkrementiranje se za odreenu duinu operanda
realizuje na isti nain i nad celobrojnim veliinama bez znaka i nad celobrojnim veliinama sa
znakom u drugom komplementu, pa nisu potrebna 2 ve samo 1 kod operacije. Ovo je
objanjeno za instrukciju sabiranja i vai i za instrukciju inkrementiranja kao poseban sluaj
instrukcije sabiranja. Zbog toga razliiti kodovi operacije treba da postoje samo za razliite
duine operanada. Kao ilustracija ovog pristupa moe se uzeti da u procesoru koji od tipova
podatak podrava celobrojne veliine bez znaka duine 8, 16, 32 i 64 bita i celobrojne veliine
48
sa znakom predstavljene u drugom komplementu duine 8, 16, 32 i 64 bita mora da postoje 4

operacije za operaciju inkrementiranja. Isto vai i za operaciju dekrementiranja.
Meu aritmetikim instrukcijama se pojavljuje i poseban sluaji operacije oduzimanja kod
koje se rezultat oduzimanja nikuda ne upisuje, ve se samo vri provera dobijene vrednosti i
na osnovu toga vri postavljanje indikatora N, Z, C i V u programskoj statusnoj rei PSW
procesora. Ova instrukcija se naziva aritmetiko uporeivanje. Formati instrukcije
uporeivanja za procesore sa troadresnim, dvoadresnim, jednoadresnim i nulaadresnim
formatima instrukcija su:
CMP a, b, c
CMP a, b
CMP a
CMP
Sa CMP je simboliki oznaeno polje koda operacije, a sa a i b specifikacije dva izvorina
operanda. Sa c je oznaeno polje za specifikacija odredinog operanda koje postoji kod
procesora sa troadresnim formatom instrukcija, mada se u sluaju operacije uporeivanja
polje c ne koristi. Razlika izmeu instrukcija uporeivanja kod procesora sa troadresnim,
dvoadresnim, jednoadresnim i nulaadresnim formatima instrukcija je samo u tome kako se
dolazi do dva izvorina operanda. U sluaju procesora sa troadresnim i dvoadresnim
formatima instrukcija izvorini operandi se dobijaju sa lokacija specificiranih sa a i b, u
sluaju procesora sa jednoadresnim formatom instrukcija jedan izvorini operand se dobija
implicitno iz akumulatora a drugi izvorini operand iz lokacije specificirane sa a, dok se u
sluaju procesora sa nulaadresnim formatom instrukcija oba izvorina operanda dobijaju
implicitno sa vrha steka. Dalje izvravanje instrukcije je identino za sva etiri formata
instrukcije, jer se od prvog izvorinog operanda oduzme drugi izvorini operand, izvri se
provera dobijene vrednosti i na osnovu toga vri postavljanje indikatora N, Z, C i V u
programskoj statusnoj rei PSW procesora. Podaci nad kojima se izvrava oduzimanje mogu
da budu predstavljeni na vie naina, kao na primer celobrojne veliine bez znaka, celobrojne
veliine sa znakom i to obino u drugom komplementu, pokretni zarez, pri emu to moe da
se ini na vie razliitih duina, kao na primer bajt, dva bajta, etiri bajta itd. Za svaki mogui
nain predstavljanja podataka i odreenu duinu podatka mora da postoji poseban kod
operacije uporeivanja.
Indikator N se postavlja na vrednost 1 ukoliko je rezultat izvrene operacije oduzimanja
negativan, dok se u suprotnom sluaju postavlja na vrednost 0. Ovaj indikator ima smisla da
se postavi na vrednost 1 jedino ukoliko se oduzimanje realizuje nad tipovima podataka kod
kojih postoje i negativne i pozitivne vrednosti, kao na primer celobrojne vrednosti sa znakom
u drugom komplementu. Ovaj indikator bi trebalo da se postavlja na vrednost 0 ukoliko se
oduzimanje realizuje nad tipovima podataka kod kojih postoje samo pozitivne vrednosti, kao
na primer celobrojne vrednosti bez znaka. Meutim, usvojeno pravilo je da se indikator N
postavlja na vrednost najstarijeg bita rezultata operacije oduzimanja.
Indikator Z se postavlja na vrednost 1 ukoliko je rezultat izvrene operacije oduzimanja
nula, dok se u suprotnom sluaju postavlja na vrednost 0. Ovaj indikator se postavlja za sve
tipove podataka.
Indikator C se jedino postavlja ukoliko se oduzimanje realizuje nad tipovima podataka kod
kojih postoje jedino pozitivne vrednosti, dok se tada indikator V postavlja na vrednost 0.
Indikator C se postavlja na 1 ukoliko je prvi izvorini operand manji od drugog izvorinog
operanda i predstavlja pozajmicu, dok se u suprotnom sluaju postavlja na 0.
49
Indikator V se jedino postavlja ukoliko se oduzimanje realizuje nad tipovima podataka kod
kojih postoje i pozitivne i negativne vrednosti, dok se tada indikator C postavlja na vrednost
0. Indikator V se postavlja na vrednost 1 ukoliko je prvi izvorini operand pozitivna veliina i
drugi izvorini operand je negativna veliina i imaju takve vrednosti da se prilikom njihovog
odizimanja javlja prekoraenje. Indikator V se postavlja na vrednost 1 i ukoliko je prvi
izvorini operand negativna veliina i drugi izvorini operand je pozitivna veliina i imaju
takve vrednosti da se prilikom njihovog odizimanja javlja prekoraenje. U suprotnom sluaje
indikator V ima vrednost 0.
Ovakvo postavljanje indikatora N, Z, C i V je deo jednog od mehanizama za realizaciju
uslovnih skokova u programu. Taj mehanizam predvia da se instrukcijom CMP na osnovu
vrednosti dva izvorina operanda postave indikatori N, Z, C i V i da se potom instrukcijom
uslovnog skoka vri odgovarajua provera indikatora N, Z, C i V da bi se utvrdilo da li je
uslov za skok ispunjen ili nije i da se ukoliko je uslov ispunjem skae u programu, dok se u
suprotnom produava sa sekvencijalnim izvravanjem programa (tabela 1). Uslovnih skokova
ima za svaku od 6 relacija i to jednako, nije jednako, vee, vee ili jednako, manje i manje ili
jednako, pri emu se relacije vee, vee ili jednako, manje i manje ili jednako definiu
posebno za aritmetiku bez znaka i za aritmetiku sa znakom. Zbog toga ima 10 uslovnih
skokova. Kao ilustracija ovog mehanizma za realizaciju uslovnih skokova u daljem tekstu je
dato nekoliko primera.
Tabela 1 Uslovi za skok
instrukcija
BEQL
BNEQ
BGRTU
BGREU
BLSSU
BLEQU
BGRT
BGRE
BLSS
BLEQ
znaenje
jednako
nejednako
vee nego bez znaka
vee nego ili jednako bez znaka
manje nego bez znaka
manje nego ili jednako bez znaka
vee nego sa znakom
vee nego ili jednako sa znakom
manje nego sa znakom
manje nego ili jednako sa znakom
uslov
Z=1
Z=0
CZ=0
C=0
C=1
CZ=1
(N V) Z = 0
NV=0
(N V) = 1
(N V) Z = 1
Kao prvi primer za operaciju CMP uzete su binarne rei 0101 i 0101. Ukoliko se
posmatraju binarne rei 0101 i 0101 vidi se da su jednake. Na osnovu toga se zakljuuje da
uslov za skok treba da bude ispunjen za instrukcije BEQL (jednako), BGREU (vee nego ili
jednako bez znaka), BLEQU (manje nego ili jednako bez znaka), BGRE (vee nego ili
jednako sa znakom) i BLEQ (manje nego ili jednako sa znakom), dok uslovi za skok ne treba
da budu ispunjeni za instrukcije BNEQ (nejednako), BGRTU (vee nego bez znaka), BLSSU
(manje nego bez znaka), BGRT (vee nego sa znakom) i BLSS (manje nego sa znakom).
Ukoliko se sada u okviru izvravanja instrukcije CMP realizuje oduzimanje binarnih rei
0101 i 0101, kao rezultat se dobija binarna re 0000. Na osnovu toga se postavljaju N=0 i
Z=1. Ako se prilikom ovog oduzimanja binarne rei 0101 i 0101 interpretiraju kao celobrojne
veliine bez znaka, prilikom ovog oduzimanja nema pozajmice. Na osnovu toga se postavlja
C=0. Ako se prilikom ovog oduzimanja binarne rei 0101 i 0101 interpretiraju kao celobrojne
veliine bez znaka, prilikom ovog oduzimanja nema prekoraenja. Na osnovu toga je V=0.
Dobijene vrednosti za N, Z, C i V sada treba zameniti u izrazima za uslov koji treba da bude
ispunjen za svaki od 10 uslovnih skokova da bi se skok realizovao (tabela ). Na osnovu toga
se dobija da je uslov
50
Z = 1 za instrukciju BEQL (jednako) ispunjen,

C = 0 za instrukciju BGREU (vee nego ili jednako bez znaka) ispunjen,
C Z = 1 za instrukciju BLEQU (manje nego ili jednako bez znaka) ispunjen,
N V = 0 za instrukciju BGRE (vee nego ili jednako sa znakom) ispunjen,
(N V) Z = 1 za instrukciju BLEQ (manje nego ili jednako sa znakom) ispunjen
i da uslov
Z = 0 za instrukciju BNEQ (nejednako) nije ispunjen,
C Z = 0 za instrukciju BGRTU (vee nego bez znaka) nije ispunjen,
C = 1 za instrukciju BLSSU (manje nego bez znaka) nije ispunjen,
(N V) Z = 0 za instrukcijuBGRT (vee nego sa znakom) nije ispunjen
(N V) = 1 za instrukcijuBLSS (manje nego sa znakom) nije ispunjen.
Kao drugi primer za operaciju CMP uzete su binarne rei 0011 i 0010. Ukoliko se
posmatraju binarne rei 0011 i 0010 vidi se da su nejednake. Takoe se vidi da bez obzira na
to da li se binarne rei 0011 i 0010 posmatraju kao celobrojne veliine bez znaka ili kao
celobrojne veliine sa znakom u drugom komplementu, da je binarna re 0011 vea od binarne
rei 0010. Na osnovu toga se zakljuuje da uslov za skok treba da bude ispunjen za instrukcije
BNEQ (nejednako), BGRTU (vee nego bez znaka), BGREU (vee nego ili jednako bez
znaka), BGRT (vee nego sa znakom) i BGRE (vee nego ili jednako sa znakom), dok uslovi
za skok ne treba da budu ispunjeni za instrukcije BEQL (jednako), BLSSU (manje nego bez
znaka), BLEQU (manje nego ili jednako bez znaka), BLSS (manje nego sa znakom) i BLEQ
(manje nego ili jednako sa znakom).
veliine sa znakom u drugom komplementu, prilikom ovog oduzimanja nema prekoraenja.
Na osnovu toga je V=0. Dobijene vrednosti za N, Z, C i V sada treba zameniti u izrazima za
uslov koji treba da bude ispunjen za svaki od 10 uslovnih skokova da bi se skok realizovao
(tabela ). Na osnovu toga se dobija da je uslov
Z = 0 za instrukciju BNEQ (nejednako) je ispunjen,
C Z = 0 za instrukciju BGRTU (vee nego bez znaka) je ispunjen
(N V) Z = 0 za instrukcijuBGRT (vee nego sa znakom) je ispunjen
N V = 0 za instrukciju BGRE (vee nego ili jednako sa znakom) je ispunjen,
i da uslov
Z = 1 za instrukciju BEQL (jednako) nije ispunjen
C Z = 1 za instrukciju BLEQU (manje nego ili jednako bez znaka) nije ispunjen,
(N V) Z = 1 za instrukciju BLEQ (manje nego ili jednako sa znakom) nije ispunjen.
Kao trei primer za operaciju CMP uzete su binarne rei 0010 i 0011. Ukoliko se
celobrojne veliine sa znakom u drugom komplementu, da je binarna re 0010 manja od
binarne rei 0011. Na osnovu toga se zakljuuje da uslov za skok treba da bude ispunjen za
instrukcije BNEQ (nejednako), BLSSU (manje nego bez znaka), BLEQU (manje nego ili
51
jednako bez znaka), BLSS (manje nego sa znakom) i BLEQ (manje nego ili jednako sa
znakom), dok uslovi za skok ne treba da budu ispunjeni za instrukcije BEQL (jednako),
BGRTU (vee nego bez znaka), BGREU (vee nego ili jednako bez znaka), BGRT (vee nego
sa znakom) i BGRE (vee nego ili jednako sa znakom),
0010 i 0011, kao rezultat se dobija binarna re 1111. Na osnovu toga se postavljaju N=1 i Z=0.
Ako se prilikom ovog oduzimanja binarne rei 0010 i 0011 interpretiraju kao celobrojne
veliine bez znaka, prilikom ovog oduzimanja ima pozajmice. Na osnovu toga se postavlja
C = 1 za instrukciju BLSSU (manje nego bez znaka) je ispunjen,
C Z = 1 za instrukciju BLEQU (manje nego ili jednako bez znaka) je ispunjen,
(N V) = 1 za instrukcijuBLSS (manje nego sa znakom) je ispunjen.
(N V) Z = 1 za instrukciju BLEQ (manje nego ili jednako sa znakom) je ispunjen.
i da uslov
Z = 1 za instrukciju BEQL (jednako) nije ispunjen,
C = 0 za instrukciju BGREU (vee nego ili jednako bez znaka) nije ispunjen,
(N V) Z = 0 za instrukciju BGRT (vee nego sa znakom) nije ispunjen i
N V = 0 za instrukciju BGRE (vee nego ili jednako sa znakom) nije ispunjen.
Kao etvrti primer za operaciju CMP uzete su binarne rei 1110 i 1011. Ukoliko se
celobrojne veliine sa znakom u drugom komplementu, da je binarna re 1110 vea od
instrukcije BNEQ (nejednako), BGRTU (vee nego bez znaka), BGREU (vee nego ili
jednako bez znaka), BGRT (vee nego sa znakom) i BGRE (vee nego ili jednako sa znakom),
dok uslovi za skok ne treba da budu ispunjeni za instrukcije BEQL (jednako), BLSSU (manje
nego bez znaka), BLEQU (manje nego ili jednako bez znaka), BLSS (manje nego sa znakom)
i BLEQ (manje nego ili jednako sa znakom).
(N V) Z = 0 za instrukcijuBGRT (vee nego sa znakom) je ispunjen
52
N V = 0 za instrukciju BGRE (vee nego ili jednako sa znakom) je ispunjen,

i da uslov
C Z = 1 za instrukciju BLEQU (manje nego ili jednako bez znaka) nije ispunjen,
(N V) Z = 1 za instrukciju BLEQ (manje nego ili jednako sa znakom) nije ispunjen.
Kao peti primer za operaciju CMP uzete su binarne rei 1011 i 1110. Ukoliko se
BGRTU (vee nego bez znaka), BGREU (vee nego ili jednako bez znaka), BGRT (vee nego
sa znakom) i BGRE (vee nego ili jednako sa znakom),
i da uslov
Kao esti primer za operaciju CMP uzete su binarne rei 1010 i 0010. Ukoliko se
posmatraju binarne rei 1010 i 0010 vidi se da su nejednake. Takoe se vidi da ukoliko se
binarne rei 1010 i 0010 posmatraju kao celobrojne veliine bez znaka da je binarna re 1010
vea od binarne rei 0010, dok u sluaju kada se binarne rei 1010 i 0010 posmatraju kao
instrukcije BNEQ (nejednako), BGRTU (vee nego bez znaka), BGREU (vee nego ili
53
BLSSU (manje nego bez znaka), BLEQU (manje nego ili jednako bez znaka), BGRT (vee
nego sa znakom) i BGRE (vee nego ili jednako sa znakom).
(N V) Z = 1 za instrukciju BLEQ (manje nego ili jednako sa znakom) je ispunjen
i da uslov
C Z = 1 za instrukciju BLEQU (manje nego ili jednako bez znaka) nije ispunjen
Kao sedmi primer za operaciju CMP uzete su binarne rei 0010 i 1010. Ukoliko se
posmatraju binarne rei 0010 i 1010 vidi se da su nejednake. Takoe se vidi da ukoliko se
binarne rei 0010 i 1010 posmatraju kao celobrojne veliine bez znaka da je binarna re 0010
manja od binarne rei 1010, dok u sluaju kada se binarne rei 0010 i 1010 posmatraju kao
celobrojne veliine sa znakom u drugom komplementu, da je binarna re 0010 vea od
jednako bez znaka), BGRT (vee nego sa znakom) i BGRE (vee nego ili jednako sa znakom),
dok uslovi za skok ne treba da budu ispunjeni za instrukcije BEQL (jednako), BGRTU (vee
nego bez znaka), BGREU (vee nego ili jednako bez znaka), BLSS (manje nego sa znakom) i
BLEQ (manje nego ili jednako sa znakom).
veliine sa znakom u drugom komplementu, prilikom ovog oduzimanja ima prekoraenja. Na
osnovu toga je V=1. Dobijene vrednosti za N, Z, C i V sada treba zameniti u izrazima za uslov
koji treba da bude ispunjen za svaki od 10 uslovnih skokova da bi se skok realizovao (tabela ).
Na osnovu toga se dobija da je uslov
N V = 0 za instrukciju BGRE (vee nego ili jednako sa znakom) nije ispunjen
54
i da uslov
U datim primerima je ilustrovan jedan od mehanizama za realizaciju uslovnih skokova u
programu koji predvia da se instrukcijom CMP na osnovu vrednosti dva izvorina operanda
postave indikatori N, Z, C i V i da se potom instrukcijom uslovnog skoka vri odgovarajua
provera indikatora N, Z, C i V da bi se utvrdilo da li je uslov za skok ispunjen ili nije i da bi se
ukoliko je uslov ispunjem napravio skok u programu, dok bi se u suprotnom produilo sa
sekvencijalnim izvravanjem programa (tabela 1). To praktino znai da u program treba
ubaciti instrukciju CMP i jednu instrukciju uslovnog skoka na svim onim mestima na kojima
se realizuju uslovni skokovi. Ubacivanje ovih instrukcija u program znaajno poveava
ukupan broj instrukcija programa, to direktno utie na efikasnost izvravanja programa.
Da bi se umanjili negativni efekti ubacivanja instrukcija CMP na mestima uslovnih
granjanja, sastavni deo izvravanja svih aritmetikih operacija je i postavljanje indikatora N,
Z, C i V na osnovu rezultata izvrene operacije. Indikator N se postavlja na vrednost
najstarijeg bita rezultata operacije. Indikator Z se postavlja na vrednost 1 ukoliko je rezultat
izvrene operacije nula, dok se u suprotnom sluaju postavlja na vrednost 0. Indikator C se
jedino postavlja ukoliko se operacija sabiranja ili oduzimanja realizuje nad tipovima podataka
kod kojih postoje jedino pozitivne vrednosti, dok se tada indikator V postavlja na vrednost 0.
Indikator C se postavlja na vrednost 1 ukoliko postoji prenos ili pozajmica kod operacija
sabiranja i oduzimanja, respektivno, dok se za operacije mnoenja i deljenja posebno definie.
Indikator V se jedino postavlja ukoliko se operacija sabiranja ili oduzimanja realizuje nad
tipovima podataka kod kojih postoje i pozitivne i negativne vrednosti, dok se tada indikator C
postavlja na vrednost 0. Indikator V se postavlja na vrednost 1 ukoliko postoji prekoraenje
kod operacija sabiranja i oduzimanja, dok se za operacije mnoenja i deljenja posebno
definie. Stoga kad god je mogue u programima realizovati uslovne skokove na osnovu
vrednosti indikatora N, Z, C i V koje je postavila zadnja aritmetika instrukcija pre instrukcije
instrukcije skoka, nema potrebe stavljati instrukciju CMP kojom bi se uporeivala dobijena
vrednost aritmetike operacije sa 0.
Kao primer za operaciju ADD uzete su binarne rei 1010 i 0010 ijim se sabiranjem dobija
binarna re 1100. Ukoliko se posmatra binarna re 1100 vidi se da je razliita od nule. Takoe
se vidi da ukoliko se binarne rei 1010 i 0010 posmatraju kao celobrojne veliine bez znaka
da je binarna re 1010 vea od binarne rei 0010, dok u sluaju kada se binarne rei 1010 i
0010 posmatraju kao celobrojne veliine sa znakom u drugom komplementu, da je binarna re
1010 manja od binarne rei 0010. Na osnovu toga se zakljuuje da uslov za skok treba da
bude ispunjen za instrukcije BNEQ (nejednako), BGRTU (vee nego bez znaka), BGREU
(vee nego ili jednako bez znaka), BLSS (manje nego sa znakom) i BLEQ (manje nego ili
jednako sa znakom), dok uslovi za skok ne treba da budu ispunjeni za instrukcije BEQL
(jednako), BLSSU (manje nego bez znaka), BLEQU (manje nego ili jednako bez znaka),
BGRT (vee nego sa znakom) i BGRE (vee nego ili jednako sa znakom).
Ukoliko se sada u okviru izvravanja instrukcije ADD realizuje sabiranje binarnih rei
Z=0. Ako se prilikom ovog sabiranja binarne rei 1010 i 0010 interpretiraju kao celobrojne
veliine bez znaka, prilikom ovog sabiranja nema prenosa. Na osnovu toga se postavlja C=0.
55
Ako se prilikom ovog sabiranja binarne rei 1010 i 0010 interpretiraju kao celobrojne veliine
sa znakom u drugom komplementu, prilikom ovog sabairanja nema prekoraenja. Na osnovu
toga je V=0. Dobijene vrednosti za N, Z, C i V sada treba zameniti u izrazima za uslov koji
treba da bude ispunjen za svaki od 10 uslovnih skokova da bi se skok realizovao (tabela ). Na
osnovu toga se dobija da je uslov
(N V) Z = 1 za instrukciju BLEQ (manje nego ili jednako sa znakom) je ispunjen
i da uslov
C Z = 1 za instrukciju BLEQU (manje nego ili jednako bez znaka) nije ispunjen
1.5.1.3 LOGIKE INSTRUKCIJE
Logikim instrukcijama se realizuju standardne logike operacije I, ILI, ekskluzivno ILI i
komplementiranja. Formati instrukcija za logike operacije I, ILI i ekskluzivno ILI za
procesore sa troadresnim, dvoadresnim, jednoadresnim i nulaadresnim formatima instrukcija
su:
AND a, b, c
AND a, b
AND a
AND
OR a, b, c
OR a, b
OR a
OR
XOR a, b, c
XOR a, b
XOR a
XOR
pri emu su sa AND, OR i XOR simboliki oznaena polja koda operacije za logike
operacije I, ILI i ekskluzivno ILI, respektivno. Eksplicitna specifikacija izvorinih i odredinih
operanada poljima a, b i c je ista kao i kod instrukcije sabiranja. Implicitna izvorita i
odredita u formatima isntrukcija gde ih ima, su, takoe, ista kao i kod instrukcije sabiranja.
Podaci nad kojima se izvravaju logike operacije I, ILI i ekskluzivno ILI su binarne rei,
pri emu to moe da se ini na vie razliitih duina, kao na primer bajt, dva bajta, etiri bajta
itd. Za svaku moguu duinu binarnih rei mora da postoji poseban kod operacije za svaku od
operacija I, ILI i ekskluzivno ILI. Kao ilustracija moe se uzeti da ako u procesoru binarne
rei mogu da budu duine 8, 16, 32 i 64 bita, mora da postoje 4 kodova operacija za operaciju
I.
Formati instrukcija za logiku operaciju komplementiranja za procesore sa dvoadresnim,
jednoadresnim i nulaadresnim formatima instrukcija su:
NOT a, b
NOT a
56
NOT
pri emu su sa NOT simboliki oznaeno polje koda operacije za logiku operaciju
komplementiranja. Eksplicitna specifikacija izvorinih i odredinih operanada poljima a i b je
ista kao i kod instrukcije inkrementiranja. Implicitna izvorita i odredita u formatima
isntrukcija gde ih ima, su, takoe, ista kao i kod instrukcije inkrementiranja.
Podaci nad kojima se izvrava logika operacija NOT su binarne rei, pri emu to moe da
se ini na vie razliitih duina, kao na primer bajt, dva bajta, etiri bajta itd. Za svaku
moguu duinu binarnih rei mora da postoji poseban kod operacije za operacija NOT. Kao
ilustracija moe se uzeti da ako u procesoru binarne rei mogu da budu duine 8, 16, 32 i 64
bita, mora da postoje 4 kodova operacija za operaciju NOT.
Sastavni deo izvravanja svih logikih instrukcija je i postavljanje indikatora N, Z, C i V na
osnovu dobijenog rezultata. Indikator N se postavlja na vrednost najstarijeg bita rezultata
operacije. Indikator Z se postavlja na vrednost 1 ukoliko je rezultat izvrene operacije nula,
dok se u suprotnom sluaju postavlja na vrednost 0. Indikatori C i V se postavljaju na
vrednost 0. To omoguava da se u situacijama kada to ima smisla posle logike instrukcije
stavi instrukcija uslognog skoka. Pri tome skok na jednako i nejednako ima smisla da se
koristi, jer ukazuje da li je binarna re dobijena kao rezultat neke logike operacije 0 ili
razliita od 0. Ostali uslovni skokovi nemaju smisla da se koriste, jer oni pretpostavljaju da je
binarna re rezultata logike operacije prilikom postavljanja indikatora C i V interpretirana
kao celobrojna vrednost bez znaka i sa znakom u drugom komplementu, respektivno, to nije
sluaj.
Meu logikim instrukcijama se pojavljuje i poseban sluaji operacije logiko I kod koje se
rezultat logike I operacije nikuda ne upisuje, ve se samo vri provera dobijene vrednosti i na
osnovu toga vri postavljanje indikatora N, Z, C i V u programskoj statusnoj rei PSW
procesora. Ova instrukcija se naziva logiko uporeivanje. Formati instrukcije uporeivanja
za procesore sa troadresnim, dvoadresnim, jednoadresnim i nulaadresnim formatima
instrukcija su:
TST a, b, c
TST a, b
TST a
TST
pri emu je sa TST simboliki oznaeno polje koda operacije za operaciju logikog
uporeivanja. Eksplicitna specifikacija izvorinih i odredinih operanada poljima a, b i c je
ista kao i kod instrukcije CMP. Implicitna izvorita i odredita u formatima isntrukcija gde ih
ima, su, takoe, ista kao i kod instrukcije CMP. Podaci nad kojima se izvrava operacija
logikog uporeivanja su binarne rei, pri emu to moe da se ini na vie razliitih duina,
kao na primer bajt, dva bajta, etiri bajta itd. Za svaku moguu duinu binarnih rei mora da
postoji poseban kod operacije Kao ilustracija moe se uzeti da ako u procesoru binarne rei
mogu da budu duine 8, 16, 32 i 64 bita, mora da postoje 4 koda operacije za operaciju
logikog uporeivanja.
1.5.1.4 INSTRUKCIJE POMERANJA
Instrukcijama pomeranja se realizuje pomeranje binarne rei za jedno mesto udesno ili
jedno mesto ulevo (slika 26).
57
C
A0
0
An-1
An-1
An-2
An-3
...
Ai+1
Ai
Ai-1
...
A2
A1
A0
Fn-1
Fn-2
Fn-3
...
Fi+1
Fi
Fi-1
...
F2
F1
F0
An-1
An-2
An-3
...
Ai+1
Ai
Ai-1
...
A2
A1
A0
Fn-1
Fn-2
Fn-3
...
Fi+1
Fi
Fi-1
...
F2
F1
F0
C
An-1
0
0
Slika 26 Pomeranje udesno i ulevo

Kod pomeranja udesno binarne rei An-1An-2...A1A0 razredi binarne rei An-1An-2...A2A1
postaju razredi Fn-2Fn-3...F1F0 binarne rei rezultata Fn-1Fn-2...F1F0. Najstariji bit Fn-1 binarne
rei rezultata moe da dobije jednu od vrednosti An-1, 0, A0 ili C i u zavisnosti koju od te
etiri vrednosti dobije razlikuju se etiri instrukcije pomeranja udesno i to aritmetiko
pomeranje udesno, logiko pomeranje udesno, rotiranje udesno i rotiranje udesno kroz
indikator C, respektivno. U sva etiri sluaja najmlai bit A0 binarne rei An-1An-2...A1A0 se
upisuje u indikator C registra PSW.
Kod pomeranja ulevo binarne rei An-1An-2...A1A0 razredi binarne rei An-2An-3...A1A0
postaju razredi Fn-1Fn-2...F2F1 binarne rei rezultata Fn-1Fn-2...F1F0. Najmlai bit F0 binarne rei
rezultata moe da dobije jednu od vrednosti 0, 0, An-1 ili C i u zavisnosti koju od te etiri
vrednosti dobije razlikuju se etiri instrukcije pomeranja ulevo i to aritmetiko pomeranje
ulevo, logiko pomeranje ulevo, rotiranje ulevo i rotiranje ulevo kroz indikator C,
respektivno. U sva etiri sluaja najstariji bit An-1 binarne rei An-1An-2...A1A0 se upisuje u
indikator C registra PSW.
Formati instrukcije aritmetikog pomeranja udesno za procesore sa troadresnim,
dvoadresnim, jednoadresnim i nulaadresnim formatima instrukcija su:
ASR a, b, c
ASR a, b
ASR a
ASR
Sa ASR je simboliki oznaeno polje koda operacije, a sa a i b specifikacije izvorinih i
odredinih operanada. Sa c je oznaeno polje za specifikaciju treeg operanda koje postoji kod
procesora sa troadresnim formatom instrukcija, mada se u sluaju operacije pomeranja polje c
ne koristi. Razlika izmeu instrukcija pomeranja kod procesora sa troadresnim, dvoadresnim,
jednoadresnim i nulaadresnim formatima instrukcija je samo u tome kako se dolazi do
izvorinog i odredinog operanda. U sluaju procesora sa troadresnim i dvoadresnim
formatima instrukcija izvorini i odredini operandi se dobijaju sa lokacija specificiranih sa a i
b, u sluaju procesora sa jednoadresnim formatom instrukcija operand specificiran sa a je i
izvorini i odredini operand, dok se u sluaju procesora sa nulaadresnim formatom
instrukcija vrh steka implicitno izvorite i odredite. Dalje izvravanje instrukcije je identino
za sva etiri formata instrukcije, jer se izvorini operand pomeri i smesti u odredite. Indikator
N se postavlja na vrednost najstarijeg bita rezultata, indikator Z na 1 ili 0 u zavisnosti od toga
da li je dobijeni rezultat 0 ili nije 0, indikator C se postavlja na vrednost najmlaeg bita
izvorinog operanda i indikator V se postavlja na vrednost 0. Podaci nad kojima se izvrava
58
pomeranje su binarne rei koje mogu da budu na vie razliitih duina, kao na primer bajt,
dva bajta, etiri bajta itd. Za svaku moguu duinu binarnih rei mora da postoji poseban kod
operacije za operacija ASR. Kao ilustracija moe se uzeti da ako u procesoru binarne rei
mogu da budu duine 8, 16, 32 i 64 bita, mora da postoje 4 kodova operacija za operaciju
ASR.
Slina je situacija i sa formatima instrukcija za operacije oduzimanja, mnoenja i deljenja.
Formati instrukcija za ove operacije za procesore sa troadresnim, dvoadresnim, jednoadresnim
i nulaadresnim formatima instrukcija su:
LSR a, b, c
LSR a, b
LSR a
LSR
ROR a, b, c
ROR a, b
ROR a
ROR
RORC a, b, c
RORC a, b
RORC a
RORC
ASL a, b, c
ASL a, b
ASL a
ASL
LSL a, b, c
LSL a, b
LSL a
LSL ROR a, b, c
ROL a, b
ROL a
ROL
ROLC a, b, c
ROLC a, b
ROLC a
ROLC
Eksplicitna specifikacija izvorinih i odredinih operanada poljima a, b i c je ista kao i kod
instrukcije ASR. Implicitna izvorita i odredita u formatima isntrukcija gde ih ima, su,
takoe, ista kao i kod instrukcije sabiranja.
Podaci nad kojima se izvravaju pomeranja su binarne rei, pri emu to moe da se ini na
vie razliitih duina, kao na primer bajt, dva bajta, etiri bajta itd. Za svaku moguu duinu
binarnih rei mora da postoji poseban kod operacije za svaku od operacija pomeranja. Kao
ilustracija moe se uzeti da ako u procesoru binarne rei mogu da budu duine 8, 16, 32 i 64
bita, mora da postoje 4 kodova operacija za svaku operaciju pomeranja.
Ukoliko se binarna re 1000 pomeri logiki udesno dobija se binarna re 0100. Ukoliko se
sada i binarna re 0100 pomeri logiki udesno dobija se 0010. Ukoliko se binarne rei 1000,
0100 i 0010 interpretiraju kao celobrojne veliine bez znaka, i time predstavljaju vrednosti 8,
4 i 2, uoava se da se logikim pomeranjem udesno realizuje deljenje sa 2. Meutim, ukoliko
se binarne rei 1000, 0100 i 0010 interpretiraju kao celobrojne veliine sa znakom u drugom
59
komplementu, i time predstavljaju vrednosti -8, 4 i 2, uoava se da se logikim pomeranjem

udesno ne realizuje deljenje sa 2.
Ukoliko se binarna re 1000 pomeri aritmetiki udesno dobija se binarna re 1100. Ukoliko
se sada i binarna re 1100 pomeri aritmetiki udesno dobija se 1110. Ukoliko se binarne rei
1000, 1100 i 1110 interpretiraju kao celobrojne veliine sa znakom u drugom komplementu, i
time predstavljaju vrednosti -8, -4 i -2, uoava se da se aritmetikim pomeranjem udesno
realizuje deljenje sa 2.
Ukoliko se binarna re 0010 pomeri aritmetiki ili logiki ulevo dobija se binarna re 0100.
Ukoliko se sada i binarna re 0100 pomeri aritmetiki ili logiki ulevo dobija se 1000.
Ukoliko se binarne rei 0010, 0100 i 1000 interpretiraju kao celobrojne veliine bez znaka, i
time predstavljaju vrednosti 2, 4 i 8, uoava se da se aritmetikim ili logikim pomeranjem
ulevo realizuje mnoenje sa 2.
Ukoliko se binarna re 1110 pomeri aritmetiki ili logiki ulevo dobija se binarna re 1100.
Ukoliko se sada i binarna re 1100 pomeri aritmetiki ili logiki ulevo dobija se 1000.
Ukoliko se binarne rei 1110, 1100 i 1000 interpretiraju kao celobrojne veliine sa znakom u
drugom komplementu, i time predstavljaju vrednosti -2, -4 i -8, uoava se da se aritmetikim
ili logikim pomeranje ulevo realizuje mnoenje sa 2.
1.5.1.5 INSTRUKCIJE SKOKA

Korienje programskog brojaa PC kao adrese memorijske lokacije sa koje se ita
instrukcija i njegovo inkrementiranje prilikom svakog itanja instrukcije, kao posledicu ima
sekvencijalnost u izvravanju instrukcija programa. Stoga se na mestima na kojima treba
odstupiti od sekvencijalnosti stavljaju instrukcije skoka. Njihov efekat je modifikovanje
vrednosti programskog brojaa PC vrednou koja predstavlja adresu memorijske lokacije sa
koje treba produiti sa izvravanjem instrukcija.
Instrukcije skoka se svrstavaju u sledee grupe: instrukcije bezuslovnog skoka, instrukcije
uslovnog skoka, instrukcije skoka na potprogram i povratka iz potprograma, instrukcija skoka
u prekidnu rutinu i instrukcija povratka iz prekidne rutine.
Instrukcija bezuslovnog skoka
Format instrukcije bezuslovnog skoka je
JMP adresa
pri emu je sa JMP simboliki oznaeno polje koda operacije, a sa adresa polje sa vrednou
adrese memorijske lokacije na kojoj se nalazi instrukcija na ije izvravanje treba prei.
Izvravanja instrukcije JMP se sastoji u upisivanju vrednost iz polja adresa u programski
broja PC.
Kao ilustracija se moe uzeti instrukcija
JMP 3579
u kojoj 3579 predstavlja vrednost polja adresa. Izvravanja instrukcije JMP se sastoji u
upisivanju vrednost 3579 iz polja adresa u programski broja PC. Ova instrukcija se koristi
ukoliko je u vreme prevoenja poznata adresa instrukcije na koju treba skoiti.
U sluaju kada adresa instrukcije na koju treba skoiti nije poznata u vreme prevoenja,
ve se izraunava tokom izvravanja programa, koristi se instrukcija bezuslovnog skoka iji je
format
60
JMPIND a
pri emu je sa JMPIND simboliki oznaeno polje koda operacije, a sa a polje sa
specifikacijom adrese memorijske lokacije na kojoj se nalazi instrukcija na ije izvravanje
treba prei. Polje a ima identinu strukturu kao polja u prethodno razmatranim instrukcijama
kojima se eksplicitno specificiraju izvorini i odredini operandi korienjem razliitih naina
adresiranja (odeljak 1.4), pri emu su dozvoljena samo memorijska adresiranja, dok direktno
registarsko i neposredno adresiranje nisu dozvoljeni. Izvravanje instrukcije JMPIND se
sastoji u sraunavanju adrese memorijske lokacije na osnovu specificiranog memorijskog
adresiranja i upisivanju sraunate adrese memorijske lokacije u programski broja PC.
Kao ilustracija se moe uzeti da je najpre nekim instrukcijama pre instrukcije JMPIND a
kao adresa memorijske lokacije na koju treba skoiti sraunata vrednost 3579, da je ta
vrednost upisana u adresni registar AR5 i da instrukcijom JMPIND a vrednost 3579 iz
adresnog registra AR5 treba upisati u programski broja PC. Ukoliko je u instrukciji JMPIND
a poljem a specificirano registarsko indirektno adresiranje i kao adresni registar specificiran
registar AR5, tada sadraj 3579 registra AR5 predstavlja adresu na koju treba skoiti, pa se
vrednost 3579 upisuje u programski broja PC.
Kao ilustracija se moe uzeti da je najpre nekim instrukcijama pre instrukcije JMPIND a
kao adresa memorijske lokacije na koju treba skoiti sraunata vrednost 3579, da je ta
vrednost upisana u memorijsku lokaciju na adresi 1234 i da instrukcijom JMPIND a vrednost
3579 iz memorijske lokacije na adresi 1234 treba upisati u programski broja PC. Ukoliko je
u instrukciji JMPIND a poljem a specificirano memorijsko indirektno adresiranje i adresa
1234, tada 1234 predstavlja adresu memorijske lokacije na kojoj se nalazi vrednost 3579 koja
predstavlja adresu memorijske lokacije na koju treba skoiti, pa se vrednost 3579 upisuje u
programski broja PC.
Efekat upisivanja adrese skoka 3579 u programski broja PC koji se ostvaruje instrukcijom
JMP 3579
mogue je ostvariti i instrukcijom
JMPIND a
ukoliko je adresa skoka 3579 poznata u vreme prevoenja. Ukoliko je u instrukciji JMPIND a
poljem a specificirano memorijsko direktno adresiranje i adresa 3579, tada 3579 predstavlja
predstavlja adresu memorijske lokacije na koju treba skoiti, pa se ta vrednost upisuje u
programski broja PC.
Instrukcije uslovnog skoka
Format instrukcija uslovnog skoka je
BEQL pom, BNEQ pom,
BGRTU pom, BGREU pom, BLSSU pom, BLEQU pom,
BGRT pom, BGRE pom, BLSS pom, BLEQ pom,
BNEG pom, BNNG pom, BOVF pom i BNVF disp
pri emu je sa BEQL, BNEQ, BGRTU, BGREU, BLSSU, BLEQU, BGRT, BGRE, BLSS,
BLEQ, BNEG, BNNG, BOVF i BNVF simboliki oznaeno polje koda operacije, a sa pom
polje sa vrednou pomeraja sa kojim treba napraviti relativan skok u odnosu na tekuu
vrednost programskog brojaa ukoliko je uslov za skok ispunjen. Tokom izvravanja
instrukcije uslovnog skoka se sabiranjem tekue vrednost programskog brojaa PC i pomeraja
pom sraunava adresa memorijske lokacije skoka, na osnovu vrednosti indikatora N, Z, C i V
se proverava da li je uslov za skok specificiran poljem koda operacije ispunjen ili ne i na
osnovu toga sraunata adresa memorijske lokacije skoka upisuje ili ne upisuje u programski
broja PC, respektivno. Time se ili prelazi na izvravanje prve instrukcije u novoj sekvenci
61
instrukcija ili produava sa izvravanjem prve sledee instrukcije u sekvenci. Ovde se

podrazumeva da se prilikom itanja instrukcije uslovnog skoka vri inkrementiranje vrednosti
programskog brojaa PC i da tekua vrednost programskog brojaa sa kojom se sabira
pomeraj predstavlja adresu prve sledee instrukcije posle instrukcije uslovnog skoka. Pomeraj
pom se zadaje kao celobrojna veliina sa znakom u drugom komplementu, pa se relativni
skokovi u odnosu na tekuu vrednost programskog brojaa PC realizuju i unapred i unazad.
Ovakva realizacija uslovnih skokova u programu podrazumeva da aritmetike, logike i
pomerake instrukcije na osnovu rezultata odgovarajue operacije postavljaju indikatore N, Z,
C i V i da se potom instrukcijom uslovnog skoka vri odgovarajua provera indikatora N, Z, C
i V da bi se utvrdilo da li je uslov za skok ispunjen ili nije i da bi se na osnovu toga ili skoilo
u programu ili produilo sa sekvencijalnim izvravanjem programa (tabela 2). Uslovnih
skokova ima za svaku od 6 relacija i to jednako, nejednako, vee, vee ili jednako, manje i
manje ili jednako, pri emu se relacije vee, vee ili jednako, manje i manje ili jednako
definiu posebno za aritmetiku bez znaka i za aritmetiku sa znakom. Zbog toga ima 10
uslovnih skokova.
62
Tabela 2 Instrukcije uslovnog skoka

instrukcija
BEQL
BNEQ
BGRTU
BGREU
BLSSU
BLEQU
BGRT
BGRE
BLSS
BLEQ
BNEG
BNNG
BOVF
BNVF
znaenje
skok na jednako
skok na nejednako
skok na vee nego (bez znaka)
skok na vee nego ili jednako (bez znaka)
skok na manje nego (bez znaka)
skok na manje nego ili jednako (bez znaka)
skok na vee nego (sa znakom)
skok na vee nego ili jednako (sa znakom)
skok na manje nego (sa znakom)
skok na manje nego ili jednako (sa znakom)
skok na N = 1
skok na N = 0
skok na V = 1
skok na V = 0
uslov
Z=1
Z=0
CZ=0
C=0
C=1
CZ=1
(N V) Z = 0
NV=0
(N V) = 1
(N V) Z = 1
N=1
N=0
V=1
V=0
U nekim situacijama postoji potreba i da se uslovni skokovi realizuju na osnovu

pojedinanih vrednosti indikatora N, Z, C, i V. Instrukcijama BEQL, BNEQ, BGREU i
BLSSU je to mogue uraditi sa indikatorima Z i C. Da bi ta mogunost postojala i za
indikatore N i V, postoje i instrukcije uslovnog skoka BNEG, BNNG, BOVF i BNVF.
Ima instrukcija uslovnog skoka kod kojih se adresa skoka dobija na isti nain kao i u
sluaju instrukcije bezuslovnog skoka, pa se u formatu instrukcije umesto pomeraja
specificira adresa. Dosta je uobiajeno da mnemonici instrukcija uslovnog skoka kod kojih se
realizuje relativni skok poinju slovom B (Branch), dok mnemonici instrukcija uslovnog
skoka kod kojih se realizuje apsolutni skok poinju slovom J (Jump). U tom sluaju bi formati
instrukcija uslovnog skoka, koje realizuju iste uslovne skokove kao i instrukcije u tabeli , ali
kod kojih bi se umesto relativnog realizovao apsolutni skok, bili
JEQL adresa, JNEQ adresa,
JGRTU adresa, JGREU adresa, JLSSU adresa, JLEQU adresa,
JGRT adresa, JGRE adresa, JLSS adresa, JLEQ adresa,
JNEG adresa, JNNG adresa, JOVF adresa i JNVF disp
pri emu je sa JEQL, JNEQ, JGRTU, JGREU, JLSSU, JLEQU, JGRT, JGRE, JLSS, JLEQ,
JNEG, JNNG, JOVF i JNVF simboliki oznaeno polje koda operacije, a sa adresa polje sa
vrednou adrese na koju treba napraviti apsolutni skok ukoliko je uslov za skok ispunjen.
Instrukcije skoka na potprogram i povratka iz potprograma
Format instrukcije skoka na potprogram je
JSR adresa
pri emu je sa JSR simboliki oznaeno polje koda operacije, a sa adresa polje sa vrednou
adrese memorijske lokacije na kojoj se nalazi prva instrukcija potprograma na ije izvravanje
treba prei. Izvravanje instrukcije JSR se sastoji u stavljanju na stek tekue vrednosti
programskog brojaa PC i upisivanju vrednosti iz polja adresa u programski broja PC. Ovde
se podrazumeva da se prilikom itanja instrukcije JSR vri inkrementiranje vrednosti
programskog brojaa PC i da tekua vrednost programskog brojaa koja se stavlja na stek
predstavlja adresu prve sledee instrukcije posle instrukcije JSR.
Format instrukcije povratka iz potprograma je
63
RTS
pri emu je sa RTS simboliki oznaeno polje koda operacije. Instrukcija RTS mora da bude
zadnja instrukcija potprograma. Izvravanje instrukcije RTS se sastoji u skidanju vrednosti sa
steka i upisivanju u programski broja PC. Ovde se podrazumeva da je tokom izvravanja
potprograma broj stavljanja vrednosti na stek jednaku broju skidanja vrednosti sa steka, ime
se obezbeuje da instrukcija RTS skida sa steka i upisuje u programski broja PC onu
vrednost koju je instrukcija JSR stavila na stek.
Instrukcija skoka na prekidnu rutinu i instrukcija povratka iz prekidne rutine
Format instrukcije skoka na prekidnu rutinu je
INT adresa
pri emu je sa INT simboliki oznaeno polje koda operacije, a sa adresa polje sa vrednou
adrese memorijske lokacije na kojoj se nalazi prva instrukcija prekidne rutine na ije
izvravanje treba prei kao rezultat izvravanja instrukcije INT. Izvravanje instrukcije INT se
sastoji u stavljanju na stek tekue vrednosti programskog brojaa PC, programske statusne
rei PSW, a u nekim realizacijama procesora i svih programski dostupnih registara, i
upisivanju vrednosti iz polja adresa u programski broja PC. Ovde se podrazumeva da se
prilikom itanja instrukcije INT vri inkrementiranje vrednosti programskog brojaa PC i da
tekua vrednost programskog brojaa PC koja se stavlja na stek predstavlja adresu prve
sledee instrukcije posle instrukcije INT. U nekim realizacijama mehanizma prekida adrese
prekidnih rutina se smetaju u posebnu tabelu koja se naziva interapt vektor tabela. U tom
sluaju u polju adresa instrukcije INT se nalazi broj ulaza u interapt vektora tabelu iz koga
treba oitati adresu prekidne rutine i upisati u programski broja PC
Format instrukcije povratka iz povratka iz prekidne rutine je
RTI
pri emu je sa RTI simboliki oznaeno polje koda operacije. Instrukcija RTI mora da bude
zadnja instrukcija prekidne rutine. Izvravanje instrukcije RTI se sastoji u skidanju vrednosti
sa steka i upisivanju u programski dostupne registre, ukoliko se radi o realizacijama procesora
kod kojih se prilikom skoka na prekidnu rutinu ovi registri uvaju na steku, programsku
statusnu re i programski broja PC. Ovde se podrazumeva da je tokom izvravanja prekidne
rutine broj stavljanja vrednosti na stek jednaku broju skidanja vrednosti sa steka, ime se
obezbeuje da instrukcija RTI skida sa steka vrednosti onih registara koje je instrukcija INT
stavila na stek.
1.5.1.6 MEOVITE INSTRUKCIJE
U skupu instrukcija mogu da se nau i instrukcije kojima se omoguava zadavanje
razliitih reima rada raunara, prua podrka za testiranje programa itd. Ovde e biti date
same neke od njih, jer je za njihovo razumevanje potrebno poznavanje moguih reima rada
raunara. Kao primer se moe uzeti razred I u registru PSW koji vrednostima 1 i 0 odreuje
reime rada raunara sa reagovanjem i bez reagovanja na zahteve za prekid koji dolaze od
kontrolera periferija, respektivno. Instrukcijom INTE se zadaje reim rada u kome se reaguje
na prekide koji dolaze od kontrolera periferija, dok se instrukcijom INTD zadaje reim rada u
kome se ne reaguje na prekide koji dolaze od kontrolera periferija. Instrukcija NOP ne
proizvodi nikakvo dejstvo.
Format instrukcije zadavanja reima rada u kome se reaguje na zahteve za prekid je
INTE
pri emu je sa INTE simboliki oznaeno polje koda operacije. Izvravanje instrukcije INTE
se sastoji u upisivanju vrednosti 1 u razred I registra PSW.
64
Format instrukcije zadavanja reima rada u kome se ne reaguje na zahteve za prekid je

INTD
pri emu je sa INTE simboliki oznaeno polje koda operacije. Izvravanje instrukcije INTE
se sastoji u upisivanju vrednosti 0 u razred I registra PSW.
Format instrukcije bez dejstva je
NOP
pri emu je sa NOP simboliki oznaeno polje koda operacije. Izvravanje instrukcije NOP se
sastoji samo u itanju instrukcije i inkrementiranju programskog brojaa PC, posle ega se
prelazi na izvravanje sledee instrukcije.
65
1.5.2
NESTANDARDNE INSTRUKCIJE
Nestandardne instrukcije ukljuuje operacije kojima se omoguuje jednostavnije

preslikavanje konstrukcija iz programskih jezika i operativnih sistema u instrukcije procesora,
nego ukoliko se to ini standardnim instrukcijama. Nestandardne instrukcije se javljaju u
nekom vidu kod procesora CISC tipa dok se kod procesora RISC tipa ne javljaju. Skup
nestandardnih instrukcija ine instrukcije nad celobrojnim veliinama promenljive duine,
string instrukcije, decimalne instrukcije, instrukcije kontrole petlji itd.
Instrukcije nad celobrojnim veliinama promenljive duine
String instrukcije
MOVC srclen, srcaddr, fill, dstlen, dstaddr
Instrukcija MOVC realizuje kopiranje karaktera izvorinog stringa u karaktere odredinog
stringa. poetna adresa izvorinog stringa je specificirana operandom srcaddr, duina
izvorinog stringa je je specificirana operandom srclen, poetna adresa odredinog stringa je
je specificirana operandom dstaddr, duina odredinog stringa je je specificirana operandom
dstlen i karakter FILL je specificiran operandom fill. Izvorini i odredini string mogu biti
razliitih duina. Kopiranje karaktera izvorinog stringa u karaktere odredinog stringa se
realizuje uvek na duini odredinog stringa. Karakter FILL se koristi samo u sluaju da je
izvorini string krai od odredinog stringa. Poetne adrese i duine izvorinog i odredinog
stringa mogu tako da budu zadate da doe do njihovog deliminog ili potpunog preklapanja.
Rezultat izvravanja instrukcije MOVC je, pored kopiranja sadraja jednog dela memorije
u drugi deo memorije, i postavljanje indikatora Z i C. Indikator Z ukazuje da li su duine
izvorinog i odredinog stringa jednake ili ne, dok indikator C, u sluaju da duine izvorinog
i odredinog stringa nisu jednake, ukazuje da li je odredini string dui od izvorinog ili ne.
Ako su izvorini i odredini string jednake duine (srclen = dstlen) karakteri izvorinog
stringa e u celosti biti kopirani u karaktere odredinog stringa (slika 1). Indikator Z e biti
postavljen na jedan (Z=1), a indikator C na nulu (C=0).
dstaddr
srclen
dstlen
srcaddr
Slika 1 Instrukcija MOVC za srclen = dstlen

Ako je izvorini string dui od odredinog stringa (srclen > dstlen) bie preneto samo prvih
dstlen karaktera izvorinog stringa u odredini string, a preostali karakteri izvorinog stringa
nee biti preneti (slika 2). U ovom sluaju indikatori Z i C e biti postavljeni na nulu (Z=0,
C=0).
Ako je izvorini string krai od odredinog stringa (srclen < dstlen) svi karakteri izvorinog
stringa e biti preneti u prvih srclen karaktera odredinog stringa, a preostali karakteri
66
odredinog stringa do duine odredinog stringa e biti popunjeni karakterom FILL (slika3).
Indikator Z e biti postavljen na nulu (Z=0), a indikator C na jedan (C=1).
Tokom izvravanja instrukcije MOVC, i to nakon kopiranja jednog karaktera izvorinog
stringa u element odredinog stringa, sadraji lokacija srcaddr i dstaddr se inkrementiraju, a
sadraji lokacija srclen i dstlen dekrementiraju. Tada sadraj lokacije srcaddr predstavlja
adresu sledeeg karaktera izvorinog koji treba da bude kopiran, sadraj lokacije dstaddr
adresu sledeeg karaktera odredinog stringa koji treba da bude popunjen, lokacije srclen broj
karaktera izvorinog stringa koji jo uvek nisu kopirani, a lokacije dstlen broj nepopunjenih
karaktera odredinog stringa.
dstaddr
srclen
dstlen
dstlen
srcaddr
Slika 2 Instrukcija MOVC za srclen > dstlen
dstaddr
dstlen
srclen
srclen
srcaddr
FILL
Slika 3 Instrukcija MOVC za srclen < dstlen

MOVTC srclen, srcaddr, fill, tbladdr, dstlen, dstaddr
Instrukcija MOVTC realizuju prevoenje karaktera izvorinog stringa i njihovo smetanje
u odgovarajue karaktere odredinog stringa. Za prevoenje se koristi translaciona tabela koja
ima 256 ulaza. Element odredinog stringa popunjava se karakterom koji se nalazi unutar
translacione tabele na adresi koja je odreena vrednou karaktera izvorinog stringa koji se
prevodi. Poetna adresa izvorinog stringa je srcaddr, duina izvorinog stringa je srclen,
poetna adresa odredinog stringa je dstaddr, duina odredinog stringa je dstlen, adresa
translacione tabele je tbladdr i karakter FILL je specificiran operandom fill. Izvorini i
odredini string mogu biti razliitih duina. Prevoenje karaktera izvorinog stringa u
karaktere odredinog stringa se realizuje uvek na duini odredinog stringa. Karakter FILL se
koristi samo u sluaju da je izvorini string krai od odredinog stringa. Poetne adrese i
duine izvorinog i odredinog stringa i poetna adresa translacione tabele mogu tako da budu
zadate da doe do njihovog deliminog ili potpunog preklapanja.
Rezultat izvravanja instrukcije MOVTC je, pored prevoenja sadraja jednog dela
memorije i popunjavanja prevedenim vrednostima drugog dela memorije, i postavljanje
67
indikatora Z i C. Indikator Z ukazuje da li su duine izvorinog i odredinog stringa jednake

ili ne, dok indikator C, u sluaju da duine izvorinog i odredinog stringa nisu jednake,
ukazuje da li je odredini string dui od izvorinog ili ne.
Ako su izvorini i odredini string jednake duine (srclen = dstlen) svaki karakter
izvorinog stringa e biti preveden i smeten na odgovarajue mesto unutar odredinog stringa
(slika 4). Indikator Z e biti postavljen na jedan (Z=1), a indikator C na nulu (C=0).
srcaddr
dstaddr
0
srclen
dstlen
tbladdr
255
Slika 4 Instrukcija MOVTC za srclen = dstlen

Ako je izvorini string dui od odredinog stringa (srclen > dstlen) bie prevedeno samo
prvih dstlen karaktera izvorinog stringa i smeteno na odgovarajue mesto unutat odredinog
stringa, a preostali karakteri izvorinog stringa nee biti prevedeni (slika 5). U ovom sluaju
indikatori Z i C e biti postavljeni na nulu (Z=0, C=0).
srcaddr
dstaddr
dstlen
dstlen
srclen
tbladdr
255
Slika 5 Instrukcija MOVTC za srclen > dstlen

Ako je izvorini string krai od odredinog stringa (srclen < dstlen) svi karakteri izvorinog
stringa e biti prevedeni i prevedene vrednosti smetene u prvih srclen karaktera odredinog
stringa, a preostali karakteri odredinog stringa do duine odredinog stringa e biti popunjeni
karakterom FILL (slika 6). Indikator Z e biti postavljen na nulu (Z=0), a indikator C na jedan
(C=1).
68
srcaddr
dstaddr
dstlen
srclen
srclen
tbladdr
255
FILL
Slika 6 Instrukcija MOVTC za srclen < dstlen

Tokom izvravanja instrukcije MOVTC, i to nakon prevoenja jednog karaktera izvorinog
stringa i smetanja prevedene vrednosti u karakter odredinog stringa, sadraji lokacija
srcaddr i dstaddr se inkrementiraju, a sadraji lokacija srclen i dstlen dekrementiraju. Tada
sadraj lokacija srcaddr predstavlja adresu sledeeg karaktera izvorinog koji treba da bude
preveden, sadraj lokacija dstaddr adresu sledeeg karaktera odredinog stringa na kojoj
prevedeni karakter treba da bude smeten, lokacije srclen broj karaktera izvorinog stringa
koji jo uvek nisu prevedeni, a lokacije dstlen broj nepopunjenih karaktera odredinog stringa.
CMPC src1len, src1addr, fill, src2len, src2addr
Instrukcija CMPC (COMPARE CHARACTERS) uporeuje karaktere dva izvorina stringa
radi utvrivanja da li su dva stringa identina ili ne (slike 7, 8 i 9). Uporeivanje karaktera dva
izvorina stringa se realizuje na duini dueg izvorinog stringa ukoliko postoji jednakost
karaktera koji se uporeuju ili se zavrava ranije i to kada se prvi put otkrije nejednakost
karaktera koji se uporeuju. Poetna adresa prvog izvorinog stringa je src1addr, duina
prvog izvorinog stringa je src1len, poetna adresa drugog izvorinog stringa je src2addr,
duina drugog izvorinog stringa je dst2len i karakter FILL je specificiran operandom fill.
Izvorini stringovi mogu da budu razliitih duina. Karakter FILL se koristi samo u sluaju da
izvorini stringovi nisu istih duina. U sluaju razliitih duina izvorinih stringova kada se
iscrpe karakteri kraeg izvorinog stringa karakter FILL se koristi za poreenje sa preostalim
karakterima dueg izvorinog stringa. Poetne adrese i duine izvorinih stringova mogu tako
da budu zadate da doe do njihovog deliminog ili potpunog preklapanja.
CMP
eql
Slika 7 Instrukcija CMPC za srclen = dstlen
69
src2len
src2addr
src1len
src1addr
src1len
src2len
src2addr
src1len
src1addr
CMP
FILL
eql
Slika 8 Instrukcija CMPC za src1len > src2len
src2len
CMP
FILL
src2len
src2addr
src1len
src1addr
eql
Slika 9 Instrukcija CMPC za src1len < src2len

Rezultat izvravanja instrukcije CMPC je utvrivanje da li su dva izvorina stringa
identina ili ne. Stringovi su identini ukoliko se uporeivanje karaktera dva izvorina stringa
realizuje na duini dueg izvorinog stringa i pri tome postoji jednakost karaktera koji se
uporeuju. Stringovi nisu identini ukoliko se uporeivanje karaktera dva izvorina stringa
zavrava ranije i to kada se prvi put otkrije nejednakost karaktera koji se uporeuju. Rezultat
izvravanja instrukcije CMPC se daje postavljanjem indikatora Z i C. Indikator Z ukazuje da
li su dva izvorina stringa identina ili ne, dok indikator C, u sluaju da se otkrije da neki par
karaktera dva izvorina stringa nije identian, ukazuje koji od ta dva karaktera ima veu
vrednost. Ukoliko su stringovi identini indikator Z bit e biti postavljen na vrednost jedan
(Z=1), a indikator C na vrednost nula (C=0). Ukoliko stringovi nisu identini indikator Z e
biti postavljen na vrednost nula (Z=0), a vrednost indikatora C zavisie od vrednosti karaktera
stringova za koje je utvreno da nisu jednaki. Ako su vrednosti takve da je vrednost karaktera
prvog izvorinog stringa manja od vrednosti karaktera drugog izvorinog stringa indikator C
e biti postavljen na vrednost 1 (C=1). Ako su vrednosti takve da je vrednost karaktera prvog
izvorinog stringa vea od vrednosti karaktera drugog izvorinog stringa indikator C e biti
postavljen na vrednost 0 (C=0).
Tokom izvravanja instrukcije CMPC, i to nakon poreenja jednog karaktera prvog
izvorinog stringa i jednog karaktera drugog izvorinog stringa, sadraji lokacija src1addr i
src2addr se inkrementiraju, a sadraji lokacija src1len i src2len dekrementiraju. Tada sadraj
lokacije src1addr predstavlja adresu sledeeg karaktera prvog izvorinog koji treba da se
uporeuje, lokacije src2addr adresu sledeeg karaktera drugog izvorinog stringa koji treba da
se uporeuje, lokacije src1len broj karaktera prvog izvorinog stringa koji jo uvek nisu
uporeivani, a lokacije src2len broj karaktera drugog izvorinog stringa koji jo uvek nisu
uporeivani.
LOCC len, addr, char
Instrukcija LOCC (LOCATE CHARACTER) izvrava operaciju poreenja izmeu svakog
karaktera izvorinog stringa i karaktera poreenja (slika 10). Operacija se realizuje ili na
70
duini izvorinog stringa ukoliko je rezultat operacije nejednakost za svaki karakter

izvorinog stringa ili se zavrava ranije i to kada se prvi put otkrije da je rezultat operacije
jednakost. Poetna adresa s izvorinog tringa je srcaddr, duina izvorinog stringa je srclen i
karakter poreenja je specificiran operandom char.
Rezultat izvravanja instrukcije LOCC je utvrivanje da li su svi karakteri izvorinog
stringa razliiti od karaktera poreenja ili ne. Rezultat izvravanja instrukcije LOCC se daje
postavljanjem indikatora Z na vrednost jedan ili nula, dok se indikator C uvek postavlja na
vrednost nula (C=0). Ukoliko su svi karakteri izvorinog stringa razliiti od karaktera
poreenja indikator Z bit e biti postavljen na vrednost jedan (Z=1). Ukoliko se pojavi
karakter izvorinog stringa identian karakteru poreenja indikator Z bit e biti postavljen na
vrednost jedan (Z=0).
Tokom izvravanja instrukcije LOCC, i to nakon poreenja svakog karaktera izvorinog
stringa i karaktera poreenja, sadraj lokacije srcaddr se inkrementira, a lokacije srclen se
dekrementira. Tada sadraj lokacije srcaddr predstavlja adresu sledeeg karaktera izvorinog
stringa za koji poreenje treba da se izvri, a lokacije srclen broj karaktera izvorinog stringa
za koje poreenje treba da se izvri.
SKPC len, addr, char
Instrukcija SKPC (SKIP CHARACTERS) izvrava operaciju poreenja izmeu svakog
karaktera izvorinog stringa i karaktera poreenja (slika 10). Operacija se realizuje ili na
duini izvorinog stringa ukoliko je rezultat operacije jednakost za svaki karakter izvorinog
stringa ili se zavrava ranije i to kada se prvi put otkrije da je rezultat operacije nejednakost.
Poetna adresa izvorinog stringa je addr, duina izvorinog stringa je len i karakter poreenja
je specificiran operandom char.
Rezultat izvravanja instrukcije SKPC je utvrivanje da li su svi karakteri izvorinog
stringa identini karakteru poreenja ili ne. Rezultat izvravanja instrukcije SKPC se daje
postavljanjem indikatora Z na vrednost jedan ili nula, dok se indikator C uvek postavlja na
vrednost nula (C=0). Ukoliko su svi karakteri izvorinog stringa identini karakteru poreenja
indikator Z bit e biti postavljen na vrednost jedan (Z=1). Ukoliko se pojavi karakter
izvorinog stringa razliit od karaktera poreenja indikator Z bit e biti postavljen na vrednost
jedan (Z=0).
srclen
srcaddr
CMP
eql
karakter
poreenja
noteql
Slika 10 Instrukcije SKPC i LOCC

Tokom izvravanja instrukcije SKPC, i to nakon poreenja svakog karaktera izvorinog
stringa i karaktera poreenja, sadraj lokacije addr se inkrementira, a lokacije len
dekrementira. Tada sadraj lokacije addr predstavlja adresu sledeeg karaktera izvorinog
stringa za koji poreenje treba da se izvri, a lokacije len broj karaktera izvorinog stringa za
koje poreenje treba da se izvri.
MATCHC src1len, src1addr, src2len, src2addr
71
Instrukcija MATCHC (MATCH CHARACTERS) izvrava operaciju poreenja izmeu

karaktera izvorinog stringa i karaktera podstringa (slika 11 ). Operacija se realizuje ili na
duini izvorinog stringa ukoliko je rezultat operacije nejednakost ili se zavrava ranije i to
kada se prvi put otkrije da je rezultat operacije jednakost. Poetna adresa izvorinog stringa je
src1addr, duina izvorinog stringa je src1len, poetna adresa podstringa je src2addr i duina
podstringa je src2len.
Rezultat izvravanja instrukcije MATCHC je utvrivanje da li se u nekom delu izvorinog
stringa nalazi niz karaktera identian sa karakterima podstringa. Rezultat izvravanja
instrukcije MATCHC se daje postavljanjem indikatora Z na vrednost jedan ili nula, dok se
indikator C uvek postavlja na vrednost nula (C=0). Ukoliko podstring nije pronaen u
izvorinom stringu indikator Z bit e biti postavljen na vrednost jedan (Z=1). Ukoliko je
podstring pronaen u izvorinom indikator Z bit e biti postavljen na vrednost nula (Z=0).
eql
src1len
src2len
CMP
src2len
src1addr
src2addr
Slika 11 Instrukcija MATCHC

Tokom izvravanja instrukcije MATCHC, i to nakon svakog neuspenog poreenja
karaktera podstringa i karaktera izvorinog stringa na nekoj od moguih pozicija podstringa u
izvorinom stringu, sadraj lokacije src1addr se inkrementira, a lokacije src1len dekrementira.
Tada sadraj lokacije src1addr predstavlja adresu sledeeg karaktera izvorinog stringa od
kojeg poinje sledea mogua pozicija podstringa u izvorinom stringu, a lokacije src1len broj
preostalih karaktera prvog izvorinog stringa od kojih jo uvek nije pokuano pronalaenje
podstringa u izvorinom stringu. U izvorinom stringu ima smisla pretraivati podstring
jedino ukoliko je broj preostalih karaktera izvorinog stringa vei od ili jednak duini
podstringa.
Decimalne instrukcije
Instrukcije kontrole petlji

ACB limit, step, index, displ
Instrukcija ACB (Add Compare and Branch) realizuje relativni skok sa pomerajem displ u
odnosu na tekuu vrednost programskog brojaa PC pod uslovom da je suma vrednosti
parametara index i step manja ili jednaka vrednosti parametra limit. Ukoliko je uslov za skok
ispunjen aurira se vrednost parametra index sumom vrednosti parametara index i step.
Izvravanje instrukcije ACB se moe predstaviti na sledei nain:
if ((index + step) leq limit) then (PC <= PC + displ),
index <= index + step
72
AOB limit, index, displ

Instrukcija AOB (Add One and Branch) realizuje relativni skok sa pomerajem displ u
odnosu na tekuu vrednost programskog brojaa PC pod uslovom da je suma vrednosti
parametara index i 1 manja ili jednaka vrednosti parametra limit. Ukoliko je uslov za skok
ispunjen aurira se vrednost parametra index sumom vrednosti parametara index i 1.
Izvravanje instrukcije ACB se moe predstaviti na sledei nain:
if ((index + 1) leq limit) then (PC <= PC + displ),
index <= index + 1
SOB index, displ

Instrukcija SOB (Subtract One and Branch) realizuje relativni skok sa pomerajem displ u
odnosu na tekuu vrednost programskog brojaa PC pod uslovom da je vrednosti parametara
index umanjena za 1 vea ili jednaka 0. Ukoliko je uslov za skok ispunjen aurira se vrednost
parametra index vrednou parametara index umanjenom za 1. Izvravanje instrukcije SOB se
moe predstaviti na sledei nain:
if ((index - 1) geq 0) then (PC <= PC + displ),
index <= index - 1
CASE selector, base, limit, displ[0], displ[1],... displ[limit-base]

Instrukcija CASE realizuje relativni skok sa pomerajem displ[selector-base] u odnosu na
tekuu vrednost programskog brojaa PC pod uslovom da je vrednosti parametara selector
vea ili jednaka vrednosti parametra base i manja ili jednaka vrednosti parametra limit. U
suprotno sluaju se prelazi na sledeu instrukciju. Izvravanje instrukcije CASE se moe
predstaviti na sledei nain:
if ((selector geq base ) and (selector leq limit ))
then PC <= PC + displ[selector-base]
else PC <= PC + (limit-base+1)
BBS base, pos, displ

Instrukcija BBS (Branch on Bit Set) realizuje relativni skok sa pomerajem displ u odnosu
na tekuu vrednost programskog brojaa PC pod uslovom da je vrednost jednobitnog polja na
poziciji odreenoj vrednou parametra pos u bajtu oitanom sa memorijske adrese date
vrednou parametra base 1. Izvravanje instrukcije BBS se moe predstaviti na sledei nain:
if (POLJE(pos, 1, base) eql 1) then (PC <= PC + displ)
BBS base, pos, displ

Instrukcija BBC (Branch on Bit Clear) realizuje relativni skok sa pomerajem displ u
odnosu na tekuu vrednost programskog brojaa PC pod uslovom da je vrednost jednobitnog
polja na poziciji odreenoj vrednou parametra pos u bajtu oitanom sa memorijske adrese
date vrednou parametra base 0. Izvravanje instrukcije BBS se moe predstaviti na sledei
nain:
73
if (POLJE(pos, 1, base) eql 0) then (PC <= PC + displ)
74

1 Arh Procesora

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

1 Arh Procesora

Uploaded by

Copyright:

Available Formats

SADRAJ

CELOBROJNE VELIINE .................................................................................................................20

1.3 FORMATI INSTRUKCIJA .................................................................................................................... 24

Broj eksplicitno specificiranih operanada ............................................................................................25

1.4 NAINI ADRESIRANJA ....................................................................................................................... 30

INSTRUKCIJE PRENOSA .................................................................................................................42

NESTANDARDNE INSTRUKCIJE ................................................................................................ 68

1.1 PROGRAMSKI DOSTUPNI REGISTRI

Slika 1 Struktura registra PSW

STEK STANJE III

STEK STANJE III

STEK STANJE III

STEK STANJE III

STEK STANJE III

STEK STANJE III

posle PUSH 0316

posle PUSH 0317

Slika 7 Aritmetiki stek

1.2 TIPOVI PODATAKA

Tipovi podataka predstavljaju razliite naine predstavljanja podataka binarnim reima.

Uz ovakav nain interpretiranja bitova binarne rei, predstavljaju se celobrojne vrednosti sa

Vrednost v se dobija na sledei nain:

1.2.2.3 ALFANUMERIKI NIZ

Slika Kodiranje cifara u trailing format-u

Slika Predstavljanje brojeva 123 i 123 u trailing format-u

Slika Kodiranje znakova i cifara u leading separate format-u

Slika Predstavljanje brojeva 123 i 123 u leading separate format-u

Slika Kodiranje cifara u pakovanom formatu

Slika Predstavljanje brojeva 123 i 12 u pakovanom formatu

1.3 FORMATI INSTRUKCIJA

OPERACIJA I TIP PODATKA

IZVORINI I ODREDINI OPERANDI

definie u formatu instrukcije, procesori se dele na troadresne, dvoadresne, jednoadresne i

Slika 9 Troadresni format instrukcije

Slika 10 Dvoadresni format instrukcije

kojim se sabiraju sadraji memorijskih lokacija ije su adrese simboliki oznaene sa A i B i

Slika 11 Jednoadresni format instrukcije

Zbog toga to je za instrukciju ADD akumulator i izvorina i odredina lokacija, potrebno je

Slika 12 Nulaadresni format instrukcije

jednoadresnim, dvoadresnim i troadresnim formatom instrukcija, a razlika je u nainu kako se

1.4 NAINI ADRESIRANJA

Registarsko direktno adresiranje

Registarsko direktno adresiranje je adresiranje kod koga se operand nalazi u jednom od

Slika 13 Registarsko direktno adresiranje

Slika 14 Registarsko direktno adresiranje

Registarsko indirektno adresiranje

Registarsko indirektno adresiranje je adresiranje kod koga se operand nalazi u jednoj od

Slika 15 Registarsko indirektno adresiranje

Slika 16 Registarsko indirektno adresiranje

Memorijsko direktno adresiranje

Memorijsko direktno adresiranje je adresiranje kod koga se operand nalazi u jednoj od

Slika 17 Memorijsko direktno adresiranje

Memorijsko indirektno adresiranje

Memorijsko indirektno adresiranje je adresiranje kod koga se operand nalazi u jednoj od

Slika 18 Memorijsko indirektno adresiranje

Bazno adresiranje sa pomerajem

Bazno adresiranje sa pomerajem je adresiranje kod koga se operand nalazi u jednoj od

Slika 19 Bazno adresiranje sa pomerajem

Indeksno adresiranje sa pomerajem

Indeksno adresiranje sa pomerajem je adresiranje kod koga se operand nalazi u jednoj od

Slika 20 Indeksno adresiranje sa pomerajem

Registarsko indirektno adresiranje sa pomerajem

Registarsko indirektno adresiranje sa pomerajem je adresiranje kod koga se operand nalazi

Slika 21 Registarsko indirektno adresiranje sa pomerajem