SADRAJ

1. UVOD
2. LOGIKE STRUKTURE
2.1. Osnovne logike strukture
2.2. Tehnike realizacije logikih struktura
3. SEKVENCIJALNE STRUKTURE
3.1. Sinkrone sekvencijalne strukture
3.2. Asinkrone sekvencijalne srukture
3.3. Bistabili
4.. METODE ANALIZE SEKVENCIJALNIH LOGIKIH STRUKTURA
4.1. Metode analize sinkronih sekvencijalnih struktura
4.1.1. Sklop s T-bistabilima
4.1.2. Sklop s JK bistabilima

4.2. Metode analize sekvencijalnih asinkronih struktura

5. METODE SINTEZE SEKVENCIJALNIH LOGIKIH STRUKTURA16
5.1. Unos modela konanog automata
5.2. Reduciranje broja stanja
5.3. Optimizacija i tajming
ZAKLJUAK
LITERATURA

1. UVOD
Prijenos razliitih informacija (govorni signal, audio signal, video signal...) digitalnim
signalom danas je, vie nego ikada, realnost. Iako je digitalni nain prijenosa diskretnih
signala vremenski stariji od analognog, ipak se on tek od ezdesetih godina znatnije koristi za
prijenos prije spomenutih vrsti signala te tako digitalni signali postaju obiljeje sadanjice.
Logiki sklopovi povezani u raznolike funkcionalne cjeline sastavni su dio raunala i
njegovih dodatnih ureaja. Razvoj logikih sklopova i projektiranje logikih cjelina u uskoj je
vezi s razvojem tehnologije. U sekvencijalnoj logici signali moraju slijediti u odreenom redu
da bi se na izlazu dobio eljeni signal. To znai da sekvencijalni logiki sklopovi moraju imati
i neki oblik memorije, radi "pamenja" dijela signala koji su ve stigli na ulaz. Ovaj
memorijski efekt postie se koritenjem odreene povratne veze. Sekvencijalni sklopovi
sastoje se od meusobno povezanih bistabila i obino jo od kombinacijskih sklopova.
U zavrnome radu govoriti e se o metodama analize i sinteze sekvencijalnih logikih
sklopova.
U prvome dijelu govori se o logikim sklopovima openito, o obradi digitalnih podataka,
logici sudova, definirati e se osnovni logiki sklopovi i tehnike realizacije osnovnih logikih
sklopova.
Drugi dio saima logike sklopove i izdvaja sekvencijalne logike sklopove te ih dijeli na
sinkrone i asinkrone, te govori o bistabilima koji su zapravo sekvencijalni sklopovi digitalne
elektronike koji mogu zapamtiti podatak veliine jedan bit, te i o tipovima bistabila.
Trei dio govori o metodama analize sekvencijalnih logikih sklopova, te razluuje metode na
analizu sinkronih i analizu asinkronih sekvencijskih sklopova.
etvrti dio govori o metodama sinteze sekvencijalnih logikih sklopova.
Zakljuak donosi rezime rada i saznanja proizala iz istraivanja.

2. LOGIKE STRUKTURE
Prikupljanje, obrada i komunikacija podataka predstavljaju bitnu svakodnevnu i neprekidnu
aktivnost ljudi kao pojedinca i ljudskog roda u cjelini te se smatra da je upravo sposobnost
obrade podataka i razmjene tako stvorenih informacija bila kljuni korak u razvoju
ovjeanstva. Obrada podataka je proces kojim se skup podataka pretvara u informaciju;
jedan ili vie senzora prikupljaju podatke o nekoj dinamikoj sceni i pojavama koje se ondje
dogaaju. Informacija je rezultat takve obrade podataka koja skupu prikupljenih injenica
daje smisao i pri tome je bitno da je formirana tako da je njen sadraj shvatljiv drugim
ljudima. Prijenos informacija obavlja se porukama.
Najpoznatiji sustav digitalne elektronike predstavlja digitalno elektroniko raunalo kompjutor. Matematika predstavlja temeljni jezik za modeliranje odnosa i zakonitosti meu
veliinama u mnogim poslovnim, proizvodnim i znanstvenim disciplinama. Izraavajui
odnose i zakonitosti u obliku algoritama, tj. pravila postupka rjeavanja postavljenog zadatka
koji u konanom broju koraka dovode do rjeenja, digitalno elektroniko raunalo rjeava
postavljeni zadatak vrlo brzo i tono. Postoji itav niz ureaja koji su sastavljeni od digitalnih
sklopova u vidu digitalnih elemenata ili kompjutorskih sustava, kao npr. procesorski
upravljane prespojne sredinjice, digitalni voltmetri, mjerai brzine, ABS sustavi, brojila
frekvencije i mnogi drugi.
Za prikazivanje digitalnih podataka moe se upotrijebiti bilo kakav brojevni sustav a da bi se
on uspjeno realizirao u nekom tehnikom sustavu potrebno je na prikladan nain prikazati
znamenke. Svaka se znamenka mora realizirati nekim posebnim fizikim stanjem. Za pouzdan
rad ta stanja se moraju moi jasno prepoznavati i dovoljno meusobno razlikovati.1
Rad raunala moe se prikazati kombinacijom dvaju stanja binarnog brojevnog sustava. Broj
tipova elemenata od kojih se gradi raunalo relativno je malen, ali broj istovrsnih elemenata je
vrlo velik. Osnovni elementi pomou kojih se gradi raunalo napravljeni su prema zakonima
elektrotehnike i tehnologije, a mogu se promatrati s elektrotehnikog ili logikog stajalita.

Osnovne jedinice od kojih se tvore raunala su logiki sklopovi. Njihova izvedba zavisna je o
tehnologiji vremena u kojim su izraene te mogu biti: mehanika, elektromehanika,
elektronika, optika, kvantna, bioloka, kemijska itd. Logiki sklopovi imaju osnovu u
matematikoj logici, a tvore se oko osnovnih logikih operacija: I (engl. AND), ILI (engl.
OR), NE (engl. NOT).
Napredak tehnologije omoguio je izradu mikroprocesora koji sadri do nekoliko milijuna
tranzistora ukomponiranih na silicijskoj ploici upakiranoj u plastino kuite. Sklopovlje
jednog mikroprocesora se bazira na manjim elementima koje nazivamo logiki sklopovi ili
logika vrata (gate) koja su jednostavni sklopovi sastavljeni od manjeg broja tranzistora i
pasivnih komponenti. Elektronike sklopove moemo klasificirati ovisno o broju standardnih
logikih vrata koja sadre, tj. klasificiramo ih ovisno o njihovu stupnju integracije.
U skupinu digitalnih sklopova spadaju logiki sklopovi, koji mogu imati jedan ili vie ulaza i
isto tako izlaza. Signali na ulazima i izlazima mogu imati vrijednosti unutar podruja koja
odgovaraju binarnim znamenkama 0 ili1. Kod logikih sklopova izmeu stanja na ulazima i
stanja izlaza postoji odreena logika veza, pa ti sklopovi obavljaju logike operacije odnosno
funkcije. Postoji mnogo naina na koji se osnovni logiki sklopovi mogu kombinirati radi
izvoenja raznih korisnih logikih operacija. Digitalni logiki sklopovi mogu se podijeliti na
kombinacijske i sekvencijalne sklopove. Sekvencijalni se sklopovi mogu podijeliti na
asinkrone i sinkrone. Kombinacijski logiki sklopovi su oni sklopovi kod kojih stanje izlaza
ovisi o trenutnom stanju ulaza. Sekvencijalni logiki sklopovi su sklopovi kod kojih stanje
izlaza ovisi o stanju ulaza i o prethodnom stanju na izlazu

2.1. Osnovne logike strukture

Logiki sklopovi povezani u raznolike funkcionalne cjeline sastavni su dio raunala i
njegovih dodatnih ureaja. Razvoj logikih sklopova i projektiranje logikih cjelina je u uskoj
vezi s razvojem tehnologije kojoj je opi cilj da se u to manjem volumenu smjesti to vie
logikih sklopova i da im je brzina rada to vea. Takav skup sklopova, smjeten u
zajednikom kuitu s izvodima za spajanje s okoliem, popularno se naziva integrirani sklop
- ip i nerijetko sadri tisue logikih sklopova koji izvravaju razne instrukcije date
raunalu.2
Logike funkcije mogu se realizirati s pomou digitalnih elektronikih sklopova. Sklopke
mogu biti obine, upravljane rukom ili elektriki upravljani kontakti.
2
4

Mehaniki kontakti imaju meutim niz nedostataka od kojih je najvei njihova mehanika
tromost koja ne doputa brz rad. Elektroniki sklop koji obavlja istu funkciju moe se dobiti
jednostavnom zamjenom mehanikih sklopova elektronikim. Logiko svojstvo sklopa tj.
njegova sposobnost obavljanja odreene logike funkcije biti e vidljivo kad se razmotri izlaz
kao posljedica odreenih vrijednosti ulaznog signala.
Slika 1: Osnovni logiki sklopovi

2.2. Tehnike realizacije logikih struktura

Postoji vie tehnika realizacija logikih sklopova tzv. logikih familija. Svaka od ovih tehnika
ima prednosti i nedostatke tako da ne postoji idealna tehnika koja bi ispunila sve zahtjeve:
neke rade na velikim brzinama, druge imaju mali utroak snage a tree su vrlo otporne na
um. Logike familije integriranih sklopova mogu se podijeliti u dvije osnovne grupe:
sklopove koji se temelje na radu bipolarnih tranzistora i one koji koriste MOSFET tranzistore.
5

Tehnike koje su se tokom godina pokazale najuspjenijima jesu:3

Otpornik tranzistor logika (RTL)
Diodna logika (DL)
Diodno-tranzistorska logika (DTL)
Tranzistor tranzistor logika (TTL)
Logika zajednikog emitera (ECL)
MOSFET (MOS)
Komplementarni MOSFET (CMOS)4
Od navedenih tehnika, diodna logika se ne koristi u integriranim sklopovima dok se RTL i
DTL tehnike vie ne primjenjuju. Logiki sklopovi mogu biti realizirani u pozitivnoj i
negativnoj logici. Pozitivna logika je ona kod koje je nivo 1 pozitivniji od nivoa 0 tj.
U(1)>U(0), a negativna logika je ona kod koje je nivo 1 negativniji od nivoa 0 tj.
U(1)<U(0).

3. SEKVENCIJALNE STRUKTURE
U sekvencijalnoj logici signali moraju slijediti u odreenom redu da bi se na izlazu dobio
eljeni signal. To znai da sekvencijalni logiki sklopovi moraju imati i neki oblik memorije,
radi "pamenja" dijela signala koji su ve stigli na ulaz. Ovaj memorijski efekt postie se
koritenjem odreene povratne veze. Sekvencijalni sklopovi sastoje se od meusobno
povezanih bistabila i obino jo od kombinacijskih sklopova. Prema tome ponaanje sklopa
ovisi o ulazima i stanju bistabila, dok je izlaz takoer u pravilu funkcija stanja bistabila i
ulaza. Sekvencijalni logiki sklopovi openito se dijele na:5

3
4

5
6

1. Sinkroni sklopovi ili sustavi - u njima se sve promjene dogaaju istovremeno u

trenutku odreenom nekim upravljakim signalom zajednikim za sve ulazne signale.
2. Asinkroni sklopovi ili sustavi - nemaju upravljakog signala, a promjene u jednom
dijelu sklopa izazivaju promjenu u drugom dijelu; promjena se iri brzinom koju
odreuje rad pojedinog dijela sustava.
Sekvencijski sklop koji se sastoji od n-bistabila moe imati do 2 moguih razliitih stanja, te
se stoga oni i zovu strojevi stanja. Slijed operacija u sekvencijskom sklopu temelji se na
ugraenom algoritmu pa se i upotrebljava naziv algoritamski stroj stanja. Sekvencijski
sklop je digitalni automat, razumijevajui pod pojmom automata stroj koji obavlja predviene
radnje bez ovjekove pomoi.6

3.1

Sinkrone sekvencijalne strukture

Mogue su tri varijante ope strukture sinkronog sekvencijskog sklopa, odnosno stroja stanja
no razlike meu njima nisu velike. Svaki se sklop u osnovi sastoji od tri dijela: ulaznog
kombinacijskog sklopa, registra i izlaznog kombinacijskog sklopa. Registar registrira i sastoji

se od bistabila. Na izlazu iz registra su ulazne vrijednosti svih bistabila koje se vode na ulazni
kombinacijski sklop na ijim su ulazima u pravilu i nezavisne ulazne varijable. Izlazi
kombinacijskog sklopa odreuju sljedee stanje sklopa. Oni se vode na ulaze bistabila i ine
uzbudu za sljedee stanje bistabila. Pod utjecajem te uzbude bistabil e prijei u sljedee
stanje nakon aktivnog brida impulsa takta. Struktura sekvencijskog sklopa kod kojeg su jasno
razluivi registar i kombinacijski sklopovi za generiranje sljedeeg stanja i izlaza naziva se
kanonski oblik sekvencijskog sklopa. Tri mogue varijante razlikuju se u nainu kako se
formiraju izlazne varijable.7
Asinkroni se sekvencijski sklopovi upotrebljavaju u sluajevima kad sklop mora odmah
reagirati na ulaznu promjenu, za razliku od sinkronih sklopova koji reagiraju tek kada naie
6

7
7

impuls takta. Vrlo mali digitalni sustavi mogu se katkad ekonominije izvesti asinkrono, jer
nije potrebno osigurati izvor taktnog impulsa.
Konano, i dijelovi sinkronih sekvencijski sklopova izvode se asinkrono. Primjerice, osnovni
bistabili, koji su osnovica sinkronih bistabila, asinkroni su sklopovi.

3.2

Asinkrone sekvencijalne strukture

Asinkroni sekvencijski sklopovi u svom radu nisu upravljani impulsima takta. Promjena iz
jednog stanja u drugo zbiva se neposredno pod utjecajem promjene ulazne varijable; dok se
kod sinkronih sekvencijskih sklopova stanja sklopa pamte u registru to ga ine sinkroni
bistabili, asinkroni sekvencijski sklopovi za pamenje koriste vremensko kanjenje ili
asinkrone bistabile. Asinkroni su sekvencijski sklopovi kombinacijski sklopovi s povratnom
vezom. Element za vremensko kanjenje predstavlja privremenu memoriju koja pamti
postojanje impulsne promjene za vrijeme dok ta promjena polazi od njegova poetka do kraja.
U realnim sklopovima nije potrebno ugraivati posebne elemente za kanjenje, jer je
kanjenje logikih sklopova dovoljno. Analiza i projektiranje takvih sklopova sloeniji su od
analize i projektiranja sinkronih sekvencijskih sklopova, jer promjena nastupa odmah s
promjenom ulaza te su mogue situacije u kojima novo stanje nije stabilno. Osiguranje
stabilnog rada stoga je osnovna zadaa pri projektiranju.

3.3. Bistabili
Da bi logiki sklop imao memoriju, tj. da bi bio u stanju upamtiti vrijednost ulazne varijable,
mora biti tako graen da ima logiku povratnu vezu. Najjednostavniji sklop koji ima dva
stabilna stanja zove se bistabil, na njemu veina sekvencijalnih logikih sklopova zasniva svoj
rad. Bistabil je tzv. regenerativni sklop, koji u osnovi ine dvije meusobno povezane
sklopke, pri emu je u svakom trenutku jedna zatvorena, a druga otvorena. Promjena njihovog
stanja moe se postii sama (nakon odreenog vremena) ili pomou vanjskog impulsa. U
digitalnim sustavima bistabili se grade od univerzalnih logikih funkcija.

Slika 2: Princip bistabila

4. METODE ANALIZE SEKVENCIJALNIH LOGIKIH

STRUKTURA

U analizi i simulaciji sekvencijalnih logikih sklopova a posebno asinkronih logikih

sklopova, automatska lokacija povratnih petlji u mrei esto predstavlja ozbiljne probleme.
Metode analize kombinatornih sklopova relativno su jednostavne, a mogu se rijeiti pomou
konvencionalnih simulacijskih tehnika ili praenja staze izmeu ulaza i izlaza. Pri analizi
sekvencijalnih logikih sklopova, meutim, prisutnost povratne petlje u mrei znai da se ove
tehnike vie ne primjenjuju. Metoda postupanja u tim sluajevima implicira izoliranje
povratne petlje na neki nain (esto intuitivno), a zatim primijeniti standardne kombinatorske
tehnike. U sluaju metastabilnosti uzastopnih mrea ili prijenosnih sklopova problem je
trivijalan, jer se povratne petlje jasno razlikuju. Glavni problem lei u asinkronim mreama
iji sklopovi sadre meusobno NAND ili NOR vrata.

4.1. Metode analize sinkronih sekvencijalnih struktura

Analizu je najprikladnije poeti odreivanjem tablice stanja sekvencijalnog sklopa. Openiti

postupak dobivanja tablice ima dva koraka:8
1. Za sve mogue vrijednosti ulaznih varijabli i sva mogua stanja sklopa odrediti
vrijednost upravljakih varijabli za sve bistabile.
2. Iz tako odreenih vrijednosti i tablice stanja bistabila odrediti sljedee stanje u koje e
bistabili prijei nakon djelovanja impulsa takta.
8

Iz dobivene tablice stanja mogu se prikazati ponaanja sklopa i na druge naine.

4.1.1. Sklop s T-bistabilima

Sklop se sastoji od dva bistabila i moe imati etiri stanja. Ponaanje sklopa jednoznano je
odreeno tablicom stanja. Tablica stanja prikazuje sljedee stanje i izlaz kao funkciju
postojeeg, odnosno sadanjeg stanja i ulaza. Iako se takva tablica moe prikazati kao kod
kombinacijskih sklopova, gdje su kombinacije varijabli koje prikazuju sadanje stanje i ulaz
navedene na jednoj strani, a one koje prikazuju sljedee stanje na drugoj, obino je
preglednije to uiniti kao u tabeli 2.9
Slika 3: Primjer sekvencijskog sklopa s T-bistabilima (dvobitno binarno brojilo)

Izvor: Peruko, U., Glavini, V.: Digitalni sustavi, kolska knjiga, Zagreb, 2005., str. 342.

Tabela 1: Tablice stanja sklopa

Postojee

Sljedee stanje
E=0

stanje
B1
0
0
1
1

B0
0
1
0
1

B1
0
0
1
1

Izlaz
E=1

B0
0
1
0
1

B1
0
1
1
0

9
10

B0
1
0
1
0

E=0

E=1

Z
0
0
0
0

Z
1
0
0
0

Odreivanje tablice stanja poinje nekim pretpostavljenim poetnim stanjem, obino stanjem
u kojem su svi bistabili u stanju 0. Sljedee se stanje odreuje za sve mogue kombinacije
ulaznih varijabli.
U razmatranom primjeru samo je jedna ulazna varijabla pa se promatra promjena za E=0 i
E=1. Kada je E=0, bistabili B1 i B0 imaju na ulazima 0 pa je sklop blokiran i ne moe doi
ni do kakve promjene. Izlaz je u ovome primjeru funkcija stanja bistabila i ulaza, pa e za
E=0 uvijek biti jednak 0. Ako je ulaz E = 1, ulaz T bistabila B0 ima vrijednost 1, dok su oba
bistabila u 0 i izlaz Z = 1. Kada naie CP-impuls, bistabil B0 e prijei u stanje 1. Pritom
bistabil B1 nee promijeniti stanje, jer na njega u tom trenutku, tj. za vrijeme pozitivnog brida
CP-impulsa, jo djeluje izlaz B0 iz prvog bistabila koji je u stanju 0, pa je i izlaz iz I sklopa
I1= 0. Izlaz iz I2 je 0. Ulazni signal moe prijei u 0 nakon to sklop zauzme bilo koje od
moguih stanja pa e to stanje ostati zapameno i promjene e poeti od njega nakon to sklop
bude ponovno deblokiran. Ulaz E oito obavlja funkciju ulaza za omoguavanje (enable),
pa je zato tako i oznaen. Opisani sklop prelazi redom binarna stanja od 00 do 11, pa,
zapravo, predstavlja brojilo. Ako se etiri postojea stanja oznae dekadski od 0 do 3, onda
sklop, zapravo, broji CP-impulse. etvrti impuls postavlja sklop ponovno u stanje 0, pa sklop
broji u modulu 4. Tom prilikom se generira i logika 1 na izlazu Z, to se moe upotrijebiti
kao signal da je ciklus zavren.10Svako stanje sekvencijskog sklopa odreeno je stanjima
bistabila, ali ta je stanja uvijek mogue oznaiti posebnim znakovima, u pravilu slovima. Tako
se dobiva preglednija tablica stanja. Katkad se rabe kratice koje asociraju na neko znaenje
koje to stanje eventualno predstavlja.
U primjeru koji se razmatra mogu se primjerice stanja kodirati na sljedei nain: 00 = a, 01 =
b, 10 = c, 11 = d. Ako se to primijeni na razmatranu tablicu stanja, dobivaju se sljedee
tablice.11

10
11
11

Slika 4: dijagram stanja za sklop iz slike 3.

Jednadbe stanja logike su jednadbe koje odreuju uvjete za promjenu stanja bistabilia. U
biti se ne razlikuju od jednadbe stanja bistabila, osim to sadravaju i druge logike
varijable, kao to su ulazne varijable i izlazi iz drugih bistabila. Jednadbe stanja za svaki
bistabil izvode se direktno iz tablica stanja. Lijeva strana jednadbe stanja za pojedini bistabil
oznaava sljedee stanje, a desna strana predstavlja Booleovu funkciju koja, kad je u stanju
jednaka 1, uzrokuje da sljedee stanje nakon CP-impulsa bude takoer 1. Jednadba stanja
moe se simplificirati kao i kombinacijske logike jednadbe s pomou Karnaughovih tablica.

4.1.2. Sklop s JK bistabilima

Opi postupak analize isti je kao i kod sklopa sa T - bistabilima. Ako je poetno sadanje
stanje jednako 00 i ulaz x = 0, tad e na ulazu J0 bistabila B0 biti vrijednost 0, a na ulazu K0
vrijednost 0. U skladu sa saetom tablicom stanja JK-bistabila sljedee stanje bistabila bit e
takoer 0. Situacija na odgovarajuim ulazima drugog bistabila je J1=0, a K1= 1, pa e i
njegovo sljedee stanje biti 0. Isto je takva situacija kod oba bistabila sve dok je vrijednost
ulaza 0, pa e, bez obzira na poetno stanje, sljedee stanje obaju bistabila biti 0.
Situacija se mijenja ako je ulaz jednak 1. U poetnom stanju 00 bistabil B0 imat e na oba
ulaza logiku vrijednost 1, pa e sljedee stanje biti komplement prijanjeg stanja, dakle 1.

12

Slika 5: Sekvencijski sklop s JK-bistabilima

Na ulazu J bistabila B1 i dalje je 0, pa on ostaje u stanju 0. Na isti se nain, korak po korak,

odreuju sljedea stanja i za ostala sadanja stanja. Izlaz z kod ovog sklopa zavisan je samo
od sadanjih stanja bistabila, pa je jednak 1 samo kada su oba bistabila u stanju 1.
Rezultati izloene analize prikazani su u tablici stanja (tabela 5). Ako se binarnim stanjima
sklopa pridrue slova na isti nain kao u prethodnom primjeru, dobiva se znakovna tablica
stanja (tabela 6). Iz ove posljednje tablice slijedi dijagram stanja prikazan na slici 11.

Tabela 2: Tablica stanja sklopa sa slike 5 binarna stanja

Sljedee stanje

A
B
c
d

Sadanje stanje
B1
0
0
1
1

B0
0
1
0
1

X=0

Izlaz
z
0
0
0
1

B1
0
0
0
0

13

X=1
B0
0
0
0
0

B1
0
1
1
1

B0
1
0
1
1

Slika 6: Dijagram stanja sklopa sa slike 5

Izvor: Peruko, U., Glavini, V.: Digitalni sustavi, kolska knjiga, Zagreb, 2005., str. 349.

Za razliku od dijagrama stanja sklopa iz prethodnog primjera, ovdje su stanja oznaena

odabranim slovima. Razlika je i u oznaavanju izlaza. Kako je u ovom sluaju izlaz samo
funkcija stanja sklopa, a ne i vrijednosti ulaza (Mooreov stroj), njegova je vrijednost oznaena
u voru (krugu) koji predstavlja konkretno stanje. Tako primjerice oznaka a/0 znai da je izlaz
jednak 0 dok je sklop u tom stanju. Budui da su vrijednosti izlaza na taj nain oznaene uz
stanje, nije ih vie potrebno oznaavati, kao u prethodnom primjeru, iza kose crte uz strelicu
koja pokazuje smjer promjene. Binarna znamenka uz svaku strelicu na dijagramu oznaava
vrijednost ulaza x koji je potreban da doe do oznaene promjene.
Pri konstruiranju vremenskog dijagrama bilo kojeg sekvencijskog sklopa treba prvo odrediti
poetno stanje. Mogue su razliite situacije. Moe se poeti sa stanjem koje e sklop zauzeti
prilikom ukljuivanja napajanja. Sklop moe biti konstruiran tako da se prilikom ukljuivanja
svi bistabili posebnim impulsom (obino na asinkronom ulazu) postave u poetno stanje.
Vremenski dijagram se takoer moe crtati i uz pretpostavku da sklop radi ve neko
nepoznato vrijeme, pa je poetno stanje takoer nepoznato.

4.2. Metode analize sekvencijalnih asinkronih struktura

Za analizu i projektiranje sekvencijskih asinkronih sklopova upotrebljavaju se sline,

sloenije metode kao i za sinkrone sklopove. U nastavku se ove metode razlau na primjeru
prikazanom na slici.

14

Slika 7: Primjer asinkronoga sekvencijskog sklopa s povratnom vezom

Izvor: Peruko, U., Glavini, V.: Digitalni sustavi, kolska knjiga, Zagreb, 2005., str. 391.

Rad sklopa analizira se u nastavku s pomou tablice prijelaza. Tablica prijelaza (engl.
transition table) odgovara tablici stanja kod sinkronih sklopova, ali se obino prikazuje neto
drugaije. Tablica se moe izvesti iz jednadbi uzbude ili neposredno na sklopu primjenom
svih moguih kombinacija ulazne i sekundarnih varijabli te odreivanjem uzbudnih varijabli.
Tablica se obino crta na slian nain kao K-tablice, i to tako da su na lijevoj strani vrijednosti
sekundarnih varijabli y, koje predstavljaju sadanje stanje, a na vrhu su vrijednosti ulaza x. U
odgovarajua polja upisuju se pripadne vrijednosti Y1Y2 uzbudnih varijabli, koje predstavljaju
sljedee stanje. Nakon to se nacrta tablica prijelaza, odreuju se stabilna stanja. Da bi sklop
bio stabilan, mora biti y1y2= Y1Y2. U asinkronim sekvencijskim sklopovima katkad je
prikladno kombinirati vrijednost ulaza i stanja u vrijednost koje se zove ukupno stanje (engl.
total state). 12

12
15

5. METODE SINTEZE SEKVENCIJALNIH LOGIKIH

STRUKTURA
Metoda za sintezu sekvencijalnih logikih sklopova prikazana je na slici 9. Metoda zapoinje
opisom u prirodnom jeziku, koji je eventualno dopunjen jednim ili vie vremenskim
dijagramima ili ponekad, formalnim opisom u jeziku kao to je VHDL ili Verilog. 13 Prvi korak
u procesu sinteze sastoji se od razvoja dijagrama stanja i konvertiranja dijagrama stanja u
tabelu sljedeeg stanja i tabelu izlaza. Zatim slijedi optimizacija broja stanja, koja se sastoji u
izbacivanju redundantnih stanja i spajanju ekvivalentnih stanja. Redukcija broja stanja je
neophodna obzirom da manji broj stanja zahtijeva manji broj bistabila. S obzirom da svako
stanje mora biti predstavljeno n-tom vrijednosti bistabila, neophodno je svim stanjima
dodijeliti razliite binarne n-te vrijednosti. Ovaj postupak zove se kodiranje stanja i
predstavlja bitan korak sinteze, zato to pravilno kodiranje moe znaajno pojednostavniti
ulaznu i izlaznu logiku. Nakon kodiranja stanja, izvode se binarne forme Booleovih
jednakosti sljedeeg stanja i izlaza.

Slika 8: procedura sinteze sekvencijalnih logikih sklopova

R
a
z
v
o
jd
ig
rm
s
ta
nG
e
n
ria
jtb
ls
e
d

g
ta
n
jib
e
lz
aM
in
m
a
lz
c
js
tK
o
d
ira
n
je
u
lz
,s
tiaIz
b
o
rm
e
ijs
k
h
ln
a
tIz
v
o

e
n
jd
a
k
s
tip
o
b
u
eO
p
tim
z
a
c
jlo
g

k
e
im
p
n
ta
c
jK
re
ia
n
jlo
g

k
s
h
e
m
iv
rn
k
h
d
ja
g
m
S
im
u
la
c
jo
g

k
e
s
h
m
V
e
rifi
k
a
c
jfu
n
o
ls
tia
jm
n
g
Imajui u vidu da e razliiti tipovi bistabila zahtijevati razliitu koliinu logike za realizaciju
funkcija sljedeeg stanja, sljedei zadatak sinteze sastoji se u izboru tipa bistabila. Nakon
izbora tipa bistabila, dolazi do izvoenja jednakosti za pobudu ulaza bistabila to obuhvaa i
optimizaciju logike realizacije pobudnih i izlaznih Booleovih jednakosti, to e omoguiti da
se nacrta logika shemu, koja e posluiti kao osnova za generiranje vremenskih dijagrama.
Posljednji korak u postupku sinteze sekvencijalnih logikih sklopova je simulacija logike
sheme i komparacija izlaza sa izvedenim vremenskim dijagramima kao bi se utvrdilo da li
logika shema realizira eljeno ponaanje.

13
16

5.1. Unos modela konanog automata

Projektiranja sekvencijalnih logikih sklopova poinje generiranjem dijagrama stanja i/ili
tabela sljedeeg stanja i izlaza. Inicijalno, ove tabele moraju biti izvedene na osnovu opisa
ponaanja sekvencijalnog sklopa danog u prirodnom jeziku. Naalost opisi u prirodnom
jeziku esto mogu biti dvosmisleni, nepotpuni i obino su fokusirani samo na glavnu funkciju,
bez nabrajanja svih moguih sluajeva ponaanja konanog automata. Iz tog razloga, opis u
prirodnom jeziku se ponekada dopunjuje vremenskim dijagramima. No meutim, i vremenski
dijagrami mogu biti nepotpuni, zato to oni ne pokazuju odziv sklopa za sve mogue ulazne
sekvence, ve samo na one najvanije. Stoga je u veini sluajeva optimalno, umjesto opisa u
prirodnom jeziku koristiti jezik za opis hardvera, kao to je VHDL ili Verilog, ili neku
grafiku formu kao to je dijagram toka ili ASM dijagram. Bez obzira na to koji se od
navedenih naina koristi za modeliranje konanog automata, konstrukcija modela konanog
automata predstavlja kreativni dio procesa projektiranja.

5.2. Reduciranje broja stanja

Cilj reduciranja broja stanja je smanjenje broja stanja sekvencijalnog sklopa. Sekvencijalni
sklop sa manjim brojem stanja zahtijeva manji broj bistabila, a time je i cijena realizacije
sklopa nia. Treba napomenuti da smanjenje broja stanja ne mora obavezno da smanji broj
potrebnih bistabila, osim ako se broj stanja ne smanji ispod tekueg nivoa stupnja dvojke. Na
primjer, sekvencijalni sklop sa m stanja zahtijeva [log2m] bistabila. S obzirom da e
smanjenje broja stanja za zahtijevati [log m- )] stanja, mora biti takav broj da je
[logm] [logm- )] 1.
Meutim, ak iako smanjenje broja stanja ne dovodi do smanjenja broja bistabila, sklop sa
manjim brojem stanja imati e jednostavnije funkcije sljedeeg stanja i izlaza, u smislu da e
broj gateova (vratiju) potrebnih za realizaciju ovih funkcija biti manji i/ili e broj potrebnih
ulaza u gateove biti manji. Prednost koritenja gateova sa manjim brojem ulaza je u tome to
su takvi gateovi bri, to ujedno reducira kanjenje sekvencijalnog sklopa i omoguava
poveanje taktne frekvencije i ukupnih performansi sklopa.

17

U opem sluaju, reduciranje broja stanja je zasnovano na konceptu ekvivalentnog ponaanja

konanih automata. Dva konana automata su ekvivalentna ako za svaku sekvencu ulaznih
simbola generiraju istu sekvencu izlaznih simbola.
U nekim sluajevima, ekvivalentni konani automati mogu imati razliiti broj stanja i mogu
prolaziti kroz razliita stanja za istu ulaznu sekvencu, ali, bez obzira na to, sve dok generiraju
istu izlaznu sekvencu oni se smatraju ekvivalentnima. Dakle, moemo se zakljuiti da u
konanom automatu sa veim brojem stanja postoje stanja koja su ekvivalentna i mogu se
spojiti u jedno stanje. Ekvivalentnost stanja moe se definirati na osnovi vrijednosti izlaza i
sljedeeg stanja koje se vae u stanjima ija se ekvivalentnost ispituje. Formalno, dva stanja s j
i sk su ekvivalentna, sj = sk ako su ispunjena sljedea dva uvjeta:14
Oba stanja, sj i sk, generiraju iste izlazne simbole za svaki ulazni simbol i, tj. h(sj,i) =
h(sk,i).
Oba stanja imaju ekvivalentna sljedea stanja za svaki ulazni simbol i, tj. f(sj,i) =
f(sk,i).
Na osnovu definicije ekvivalentnosti stanja, moemo formulirati jednostavnu proceduru za
reduciranje stanja konanog automata. Shodno ovoj proceduri, najprije se stanja konanog
automata grupiraju u razrede ekvivalencije, a zatim se konstruira novi konani automat, sa
minimalnim brojem stanja, ije svako stanje reprezentira jedan razred ekvivalencije polaznog
automata. U praksi, ova procedura se obavlja u dva koraka. U prvom koraku, usporede se
izlazni simboli za svako stanje i svaki ulazni simbol. Cilj ove komparacije je grupiranje stanja
na takav nain da sva stanja iz iste grupe generiraju isti izlazni simbol za svaki ulazni simbol.
U drugom koraku, grupe se dijele na podgrupe na takav nain da za isti ulazni simbol,
sljedea stanja svih stanja iz iste podgrupe pripadaju istoj grupi. U nekim sluajevima, nakon
podjele, sljedea stanja svih stanja iz iste podgrupe u istoj grupi nee pripadati istoj podgrupi.
U takvim sluajevima, drugi korak procedure mora biti ponovljen i to, ako je potrebno, vie
puta, sve dok je daljnja podjela mogua. Svaka podgrupa predstavlja razred ekvivalencije
kojem odgovara jedno stanje u minimalnom konanom automatu.

5.3. Optimizacija i tajming

Pretposljednji korak procedure sinteze sekvencijalnih logikih sklopova sastoji se u mapiranju
ulazne i izlazne logike na komponente iz raspoloivih gateova. Nakon tehnolokog mapiranja,
14

18

crta se logika shema koja e na vizualni nain predstaviti sve gateove i veze brojaa. U
posljednjem koraku procedure za sintezu sekvencijalnih logikih sklopova, a na osnovu
logike sheme i poznatih kanjenja signala kroz gateove i bistabile, kreira se vremenski
dijagram.

ZAKLJUAK

Prilikom analize ili sinteze digitalnih sklopova(struktura), algebarski izrazi se esto koriste za
karakterizaciju ponaanja postojeih sklopova ili eljenog ponaanja sklopova koji se
projektiraju. Logiki sudovi i teoremi nam omoguavaju da manipuliramo algebarskim
izrazima, to nam tada uvelike olakava analizu i poveava efikasnost sinteze odgovarajuih
sklopova.
Sinteza se primjenjuje uvijek kada treba konvertirati bihevioralni u strukturalni opis koji
sadri raspoloive komponente. Na primjer, alati za logiku sintezu omoguavaju konverziju
logikih jednakosti u mree vrata (gateova), minimalizujui pri tome broj vrata, propagirano
kanjenje, potronju ili neki drugi unaprijed postavljeni cilj. Alati za logiku sintezu koriste se
za projektiranje kombinacijskih sklopova kao to su aritmetiki sklopovi, komparatori, koderi,
dekoderi i upravljaka logika.

19

LITERATURA

KNJIGE:
1. Peruko, U., Glavini, V.: Digitalni sustavi, kolska knjiga, Zagreb, 2005.

2. Paunovi, S.: Digitalna elektronika, kolska knjiga, Zagreb, 2005.

INTERNET:
http://www.tf.uns.ac.rs/~omorr/radovan_omorjan_003_prI/Predavanja/skripta2.pdf
http://es.elfak.ni.ac.rs/mps/materijal/2-PLD.pdf

20