Professional Documents
Culture Documents
Predavanje 02 Arhitektura
programirljivih logikih kontrolera
Saetak Predavanja 01
Kod sustava automatizacije sloenijih tehnikih
procesa informacijsko-komunikacijski sustav
izgrauje se modularno i hijerarhijski
I sama procesna raunala kod ovakvih se
sustava izvode modularno i nazivamo ih
programirljivim logikim kontrolerima
Modularnost omoguuje:
smanjenje cijene razvoja sklopovskog dijela sustava
visoka pouzdanost modula omoguuje pouzdanost
sustava u cjelini
koritenje gotovih programskih blokova pri
programiranju modula
Praktikum automatizacije -- Predavanje 02
Pregled predavanja 02
Kratak povijesni pregled razvoja PLCa
Tipina arhitektura programirljivih logikih
kontrolera
Organizacija procesora i memorije
Organizacija ulazno-izlaznih jedinica
Sloeno oienje
Traenje pogreke kod neispravnog funkcioniranja sustava
Naknadne preinake sustava
Vijek trajanja mehanikih kontakata
Prostorno zauzee
Potronja energije
Slika 2.1. Relej
Praktikum automatizacije -- Predavanje 02
S2
H1
S1
S2
ul1
PLC
ul2
iz1
Program:
iz1:=ul1&ul2
H1
10
Arhitektura PLC-a
Arhitektura PLC-a u
osnovi je standardna
arhitektura digitalnog
raunala koja se
sastoji od
Procesora (CPU)
Memorije
Ulazno/izlaznih
ureaja (I/O)
Sabirnice
CPU
I/O
Memorija
sabirnica
11
Procesor PLC-a
Posjeduje mogunost aritmetike i s cjelobrojnim i
s realnim podacima
Po broju dostupnih instrukcija blii CISC
procesorima
Sastoji se od
Registara (akumulatori, adresni registri, registri sa
zastavicama,...) svi registri nisu vidljivi programeru
Aritmetiko-logike jedinice (ALU) aritmetiki/logiki
obrauje podatke iz akumulatora i rezultat vraa u
jedan od akumulatora
Upravljake jedinice dekodira instrukcije i
sinkronizira mehanizme u procesoru
12
13
Memorija PLC-a
U memoriju PLC-a
spremljeni su kd,
korisniki i sistemski
podatci, te slike stanja
ulaza/izlaza
Memorija PLC-a sastoji
se od ROM-a i RAM-a
I ROM i RAM mogu se
sastojati od vie adresno i
fiziki razdvojenih
memorijskih polja
Operacijski sustav
Backup za kd i
podatke kod power-off
ROM
Kd kojeg se izvodi i
korisniki podatci
RAM
Sistemski podatci
Zastavice ope namjene
Counter-i
Timer-i
14
15
Sabirnica
Modul u kojem se nalazi procesor s memorijom
naziva se CPU modul
Interna sabirnica u CPU modulu sastoji se od
adresnih, podatkovnih i kontrolnih linija
Izmeu CPU modula i ostalih I/O modula kojima
se moe proiriti sklopovska konfiguracija PLC-a
protee se tzv. stranja sabirnica (backplane
bus) kojom oni komuniciraju
Broj modula koje se moe povezati stranjom
sabirnicom ogranien je obino na nekoliko
desetaka
16
Digitalni ulazi/izlazi
Napajanje
(ili 24 VDC ili
110/220 VAC)
24 VDC/
110/220 VAC
Napajanje
(ili 24 VDC ili
110/220 VAC)
Napajanje
24 VDC
u
l
a
z
n
i
m
o
d
u Stranja
l sabirnica
CPU modul
(procesor +
memorija)
i
z
l
a
Stranja z
sabirnica n
i
m
o
d
u
l
5V-tna logika
Optika
izolacija
Optika
izolacija
Praktikum automatizacije -- Predavanje 02
17
Interpretacija digitalnih 1 i 0
Kod digitalnih ulaza/izlaza PLC-a, 1 i 0
interpretiraju se
naponskim razinama kod istosmjernog napajanja
senzora i aktuatora (24 VDC):
-30 V 5 V: 0
13 V 30 V: 1
18
19
Zatita
Paziti na
maksimalno
dopustivi teret
Optika sprega
Suelje prema
stranjoj
sabirnici
Suelje prema
stranjoj
sabirnici
Signalizacija na
modulu
Mogui
prenaponi kod
isklapanja
induktivnih
tereta!!
20
Stranja sabirnica
Sa
stranje
sabirnice
21
22
23
Mapiranje digitalnihByteulaza/izlaza
7
Svaka od memorija I, Q i M
moe se predstaviti byte-ovno
orjentiranom tablicom
Memorijske lokacije u I,Q,M
adresiraju se u programu na
sljedei nain:
Identifikator
memorijskog
polja
I,Q,M
Identifikator
duljine
podatka
Numerika
oznaka poetka
podatka
6 5
3 2 1
0
1
2
3
...
i
i+1
i+2
i+3
i+4
...
24
Bit
6 5
3 2 1
Bit
0
1
I2.3 ili IX2.3 (ovisno o proizvoau)
IB3
2
3
...
IWi
IDi+1
i+1
i+2
i+3
i+4
...
25
26
27
Programski ciklus
Pokretanje nadzornog
vremena ciklusa
Uitavanje stanja
digitalnih ulaza u polje I
prekidi
Obavljanje
kda
namijenjenog
neprestanom
ponavljanju
(I,Q,M Q,M)
Osvjeavanje stanja
digitalnih izlaza poljem Q
28
Posluivanje prekida
29
neprestanom izvoenju:
I0.0 I0.1 Q0.0
I0.2 Q0.1
R
Kod u potprogramu za
posluivanje time-of-day
prekida (prekid u 17:00
se parametrira):
Q0.0 Q0.1
S
30
Analogni ulazi
Ch 1
registri
Ch 1
V/A
Ch 2
...
V/A
Ch i
...
Ch n
V/A
M
u
x
A/D
Galvanska
izolacija
D
e
m
u
x
V/A
Ch 2
...
Ch i
...
Ch n
s
t
r
a
n
j
a
s
a
b
i
r
n
i
c
a
31
Analogni ulazi
Nazivni naponski ili strujni raspon ulaznog signala moe
se odabrati izmeu nekoliko standardnih vrijednosti
+/- 10 V
0-10 V
0-20 mA
4-20 mA
32
Analogni izlazi
s
t
r
a
n
j
a
s
a
b
i
r
n
i
c
a
Registri Galvanska
kanala
izolacija
Ch 1
Ch 1
D/A1
Ch 2
...
D/A2
Ch i
...
D/Ai
Ch n
D/An
...
Ch 2
+/-10 V, 0-10 V,
+/-20 mA, 4-20 mA
Ch i
...
Ch n
33
34
35
36
Siemens
Budui da u laboratoriju imamo na raspolaganju
PLC-e tvrtke Siemens (serija S7-300),
razmatranja na predmetu e mahom biti
kompatibilna s ovom serijom PLC-a
Meutim, budui da se svi proizvoai PLC-a
pridravaju preporuka o izvedbi PLC-a
sadranih u standrardu IEC 1131, steena
znanja bit e lako prenosiva i na rad s PLC-ima
drugih proizvoaa
37
Saetak (1)
Programabilni logiki kontroleri (PLC-i) se danas
neizostavno susreu u industrijskoj automatizaciji
U svojoj arhitekturi sadri sve osnovne elemente
standardnog digitalnog raunala
Proizvoai s PLC-om isporuuju i operacijski sustav
PLC-a koji preuzima na sebe mnoge funkcije:
osvjeavanje slike digitalnih ulaza i digitalnih izlaza
spremanje konteksta
dijagnostika
38
Saetak (2)
Korisniki program na PLC-u se izvodi samo u RUN
modu rada, i to ponavljajui sljedee korake
1. osvjeavanje I-memorije trenutnim stanjem digitalnih ulaza
2. izvoenje koda za neprestano ponavljanje, prihvaanje
prekida
3. osvjeavanje digitalnih izlaza sadrajem Q-memorije
39