Electrònica Digital Unitat 6 “ Sistemes Seqüencials”

6. SISTEMES SEQÜENCIALS

6.1 Introducció

- Sistema combinacional: L’eixida serà funció de les entrades, no te memòria.

- Sistema seqüencial: L’eixida és funció de les entrades i del valor anterior de

les mateixes, per tant, te memòria. Consta d’un circuit combinacional i un
altre dedicat a la memorització.

Memòria: Circuit capaç d’emmagatzemar una informació subministrada per les

entrades. Aquest circuit es constitueix amb portes lògiques.

S: Entrada d’informació
R: Esborrat informació
Q: Eixida
Q´: Eixida negada

Elements de memòria bàsics

Posseeixen dos estats estables , indistintament: Bascules, Biestables, Flip-flip.

Segons la tecnologia emprada es classifiquen en quatre classes principals:

- Flip-flip R-S
- Flip-flip D
- Flip-flip J-K
- Flip-flip T

El dispar del biestable pot realitzar-se:

- Al arribar una determinada tensió.

- En flanc positiu o de pujada.
- En flanc negatiu o de baixada.

Tanmateix el dispar pot ser:

- Asíncron: Automàtic, amb les seues entrades.

- Síncron: Automàtic, amb les seues entrades i una senyal de rellotge

______________________________________________________________________
Joan Baptiste Sempere i Sànchez Pàgina 1
Electrònica Digital Unitat 6 “ Sistemes Seqüencials”

6.2 Biestable R-S.

És el mes simple, i la base de tots els demés.

- Bàscula R-S amb NOR (asíncron i síncron).

- Bàscula R-S amb NAND (asíncron i síncron).
- Bàscula R-S MESTRE- ESCLAU.

Esquema bàsic:

Els nivells de R i S no poden ser permanents!

6.2.1 Bàscula R-S asíncrona amb NOR (impuls ascendent)

Símbol lògic:

Taula de la veritat:

R S Q Q’

0 0 0 1
0 1 1 0
1 0 0 1
1 1 0 0 ←
Indeterminació !

Diagrama de temps:

______________________________________________________________________
Joan Baptiste Sempere i Sànchez Pàgina 2
Electrònica Digital Unitat 6 “ Sistemes Seqüencials”

6.2.2 Bàscula R-S asíncrona amb portes NAND (impuls descendent)

Símbol lògic:

Taula de la veritat:

S R Q Q’

0 0 - - ←
Indeterminació !
0 1 1 0
1 0 0 1
1 1 Qn-1 Qn-1

Diagrama de temps:

6.2.3 Bàscula R-S síncrona amb portes NOR (impuls ascendent)

Símbol lògic:
Taula de la veritat:

S R Q Q’

0 0 Qn-1 Qn-1
0 1 - -
1 0 - -
1 1 - - ←
Indeterminació !

Diagrama de temps:

6.2.4 Bàscula R-S síncrones amb portes NAND (impuls descendent)

______________________________________________________________________
Joan Baptiste Sempere i Sànchez Pàgina 3
Electrònica Digital Unitat 6 “ Sistemes Seqüencials”

Símbol lògic:

Taula de la veritat:

S R Q Q’

0 0 - - ←
Indeterminació !
0 1 1 0
1 0 0 1
1 1 Qn-1 Qn-1

6.3 Biestable D

Element utilitzat per a retardar la transferència del senyal aplicat a l’entrada D

fins a l’eixida. És dir, l’entrada arriba a l’eixida a l’arribar el senyal de rellotge.

______________________________________________________________________
Joan Baptiste Sempere i Sànchez Pàgina 4
Electrònica Digital Unitat 6 “ Sistemes Seqüencials”

Per tant, és un registre

de desplaçament.

6.4 Biestable J-K

-Problemes amb biestables R-S → Indeterminacions → Portes NOR → S=R=1

Portes NAND → S=R=0

Les biestables J-K solucionen aquest problema, l’esquema d’un J-K és similar al d’una
R-S MESTRE-ESCLAU amb una xicoteta modificació.

J K Q

0 0 Qn − 1
0 1 0
1 0 1
1 1 Qn − 1

6.4.1 Posta a “0” (clear) i posta a “1” (preset)

- S’utilitza per a posar a “0” o a “1”

______________________________________________________________________
Joan Baptiste Sempere i Sànchez Pàgina 5
Electrònica Digital Unitat 6 “ Sistemes Seqüencials”

en qualsevol
moment l’eixida
del biestable J-K.

6.4.2 Bàscula J-K en circuit integrat

Portes utilitzades per a implementar un circuit J-K → 9 NAND.

Hi ha un circuit integrat que podem utilitzar, és el 7476 :

6.5 Biestable T

- Pot considerar-se una revisió simplificada del J-K , ja que “bascula a tots els
impulsos de rellotge”.
- Utilitzant NAND flanc positiu i utilitzant NOR flanc negatiu.
- És molt utilitzat a controladors, divisors i aplicacions diverses relacionades.

6.6 Registres de desplaçament.

Consisteix en la unió en sèrie d’un num “n” d’elements de memòria, be siguen

J-K o R-S. Tenint en compte que cada Flip-flip pot emmagatzemar una informació d’un
bit, un registre tindrà la informació de tants biestables com hi havera.

______________________________________________________________________
Joan Baptiste Sempere i Sànchez Pàgina 6
Electrònica Digital Unitat 6 “ Sistemes Seqüencials”

6.6.1 Registre de desplaçament de 3 bits. Entrada sèrie, eixida sèrie.

6.6.2 Registre de desplaçament. Entrada sèrie, eixida paral·lel.

A.6.2

A partir del registre anterior implementa un altre amb entrada sèrie i eixida
paral·lel de 3 bits.

6.6.3 Registre desplaçament 3 bits. Entrada paral·lel, eixida sèrie.

______________________________________________________________________
Joan Baptiste Sempere i Sànchez Pàgina 7
Electrònica Digital Unitat 6 “ Sistemes Seqüencials”

6.6.4 Registre desplaçament 3 bits. Entrada paral·lel, eixida paral·lel.

Activitat d’ampliació

Contador pre-seleccionable.

______________________________________________________________________
Joan Baptiste Sempere i Sànchez Pàgina 8
Electrònica Digital Unitat 6 “ Sistemes Seqüencials”

Dissenya un contador per a la següent seqüència: 0, 2, 3, 7, 6, 4, 0.

Taula veritat ampliada j-k

Taula veritat j-k
(Estat pròxim)
J K Q ↓
Qn Qn+1 J K
0 0 Qn − 1
0 1 0 0 0 0 X
1 0 1 0 1 0 X
1 1 1 0 X 0
Qn − 1 1 1 X 1

Per tant, ens farà falta 3 biestables per a fer el 7 què és el major, amb el què
hi haurà 3 j i 3 k.

NUM Q2 Q1 Q0 J0 K0 J1 K1 J2 K2

0 0 0 0 0 X 1 X 0 X
2 0 1 0 1 X X 0 0 X
3 0 1 1 X 0 X 0 1 X
7 1 1 1 X 1 X 0 X 0
6 1 1 0 0 X X 1 X 0
4 1 0 0 0 X 0 X X 1
0 0 0 0 0 X

Després d’aplicar Karnaugh a les Biestables obtenim:

J0= Q1 · Q2´ J1= Q2 J2= Q0

K0= Q2 K1= Q0´ · Q2 K2= Q1´

I d´ell, el següent circuit:

______________________________________________________________________
Joan Baptiste Sempere i Sànchez Pàgina 9