Môn h͍c k͹ thuɪt điʄn tͭ s͑ cho ta hiʀu đưͣc các mɞch s͑ cơ bɠn và phương pháp thiɼt kɼ

m͙t mɞch s͑ đơn giɠn. Vì vɪy môn k͹ thuɪt s͑ là môn cơ s͟ đʀ cho ta tiɼn t͛i các môn h͍c
khác như là vi điɾu khiʀn, mɞch điʄn tͭ....Hôm nay tôi sɺ trình bày cơ bɠn vɾ các c͕ng Logic
mà ta thư͝ng hay dùng nhưng c͕ng này trong mɞch điʄn tͭ hay đưͣc sͭ dͥng! Có 7 loɞi
hàm trong mɞch s͑ :NOT, AND, OR, NOR, NAND , XOR , NXOR.

Chú ý : Chúng ta không thʀ mua đưͣc 1 c͕ng logic ví dͥ như AND ngoài thʈ trư͝ng đưͣc mà
chúng ta phɠi mua tͫ 4 con c͕ng AND đóng trong cùng 1 v͏ IC. Tɞi sao lɞi như vɪy thì h͍
tính giá thành theo cách đóng v͏ IC.
M͙t s͑ quy đʈnh vɾ mͩc 0 và mͩc 1 :

+ Nɼu IC cͧa TTL thì điʄn áp vào là 5V khi đó mͩc 1 = 5V và mͩc 0 là = 0V.
+ Nɼu IC cͧa CMOS thì điʄn áp đɤu vào Vdd = 3V - 18V nên mͩc 1 = Vdd và mͩc 0 = 0V.

1) C͕ng NOT

Kí hiʄu và bɠng chân lý IO đưͣc thʀ hiʄn ͟ hình a và b. Nguyên tɬc hoɞt đ͙ng cͧa nó dͱa
vào hiʄn tưͣng phân cͱc cͧa BJT!

Cái hàm này không cɤn phɠi bàn nhiɾu.Nó chʆ có 1 đɤu vào và 1 đɤu ra. Đɤu vào 0 cho đɤu
ra bɮng 1 và ngưͣc lɞi

2) C͕ng AND.

Hình vɺ và cɢu tɞo cͧa c͕ng AND .

Ký hiʄu cͧa c͕ng AND đưͣc thʀ hiʄn trên hình vɺ hình (a) và nó đưͣc đ͍c A && B và kí hiʄu
cͧa nó trong các mɞch điʄn như trên hình (a). Đʀ xét đɼn c͕ng AND này nó hoɞt đ͙ng thɼ
nào bây gi͝ ta nhìn sơ đ͓ cɢu trúc bên trong cͧa con AND này. C͕ng AND có hai đɤu vào
A,B và 1 đɤu ra là tích s͑ cͧa A và B (Y = A.B)
Cɢu tɞo cͧa nó g͓m 2 con Diode và 1 con điʄn tr͟ và sơ đ͓ cɢu tɞo cͧa nó đưͣc lɬp như
trên hình (b).
Nguyên lý hoɞt đ͙ng cͧa nó như sau : Nhìn trên hình (b) ta thɢy đưͣc là nɼu đɤu vào A và
B mà là ͟ mͩc 1 (5V) khi đó hai D1 và D2 đưͣc phân cͱc nghʈch nên không có dòng chɞy
qua hai diode này nên ͟ A.B sɺ có điʄn áp bɮng điʄn áp 5V (Mͩc 1). Nɼu A ͟ mͩc 1 và B ͟
mͩc 0 lúc này D1 đưͣc phân cͱc nghʈch và B đưͣc phân cͱc thuɪn nên dòng tͫ điʄn tr͟ qua
D2 làm cho ͟ A.B ko có dòng điʄn ==> A.B = 0 (0V). Tiɼp tͥc nɼu A mà ͟ 0V còn B ͟ mͩc
1 thì lúc này D1 đưͣc phân cͱc thuɪn và D2 đưͣc phân cͱc nghʈch, dòng điʄn sɺ tͫ điʄn tr͟
qua D1 cũng làm cho A.B ko có dòng điʄn ==>A.B = 0 (0V). Trư͝ng hͣp cu͑i cɠ hai đɤu A
và B đɾu ͟ mͩc 0 (0V) thì cɠ hai diode D1 và D2 đɾu phân cͱc thuɪn nên dɨn dòng tͫ điʄn
tr͟ qua 2 diode làm cho đɤu A.B ko có dòng điʄn ==> A.B = 0 (0V).
Bɠng chân lý giá trʈ IO cͧa c͕ng AND đưͣc thʀ hiʄn như hình (c).
Hình (d) là giɠn đ͓ xung đɤu vào và giɠn đ͓ xung đɤu ra cͧa c͕ng AND.
Qua đó cho ta nhɪn thɢy rɮng là chʆ có đɤu vào A = B = 1 thì cho đɤu ra mͩc 1 và các
trư͝ng hͣp còn cho ta ͟ mͩc 0.
3 ) C͕ng OR

Hình vɺ và cɢu tɞo cͧa c͕ng OR.

Kí hiʄu cͧa c͕ng OR đưͣc thʀ hiʄn trên hình vɺ (a) và nó đưͣc đ͍c là a|| b. Và nó cũng có
hai tín hiʄu đɤu vào và 1 tín hiʄu đɤu ra (Y = A+ B)
Đʀ xem con c͕ng OR này hoɞt đ͙ng như thɼ nào ta phɠi xem xét đɼn cɢu trúc mɞch bên
trong cͧa con c͕ng OR này. Sơ đ͓ cɢu tɞo bên trong cͧa nó thʀ hiʄn như trên hình (b). Nó
cɢu tɞo khá là đơn giɠn như mɞch c͕ng AND nhưng cách lɬp linh kiʄn có hơi ngưͣc so v͛i
AND cũng chʆ g͓m 1 con điʄn tr͟ và 2 con diode. M͙t đɤu điʄn tr͟ đưͣc n͑i v͛i (-) và m͙t
đɤu đưͣc n͑i v͛i đɤu ra v͛i chung (K) v͛i hai diode.
Nguyên lý hoɞt đ͙ng như sau : Nɼu cɠ hai đɤu vào A và B đɾu ͟ mͩc 1 thì lúc này 2 diode
đưͣc phân cͱc thuɪn và dòng điʄn sɺ qua diode khi đó tɞi đɤu ra A và B sɺ ͟ mͩc 1 (5V) .
Dòng điʄn không đi xu͑ng GND vì điʄn tr͟ ͟ đây có tr͟ kháng l͛n.Nɼu Đɤu A ͟ mͩc 1 và B ͟
mͩc 0 thì D1 đưͣc phân cͱc thuɪn và D2 đưͣc phân cͱc nghʈch. Khi đó có dòng chɞy qua
D1 mà không qua D2 nên A+B vɨn ͟ mͩc 1. Còn nɼu A ͟ mͩc 0 và B ͟ mͩc 1 lúc đó có
dòng điʄn chɞy qua D2 mà ko có dòng chɞy qua D1 nên A + B vɨn ͟ mͩc 1. Trong trư͝ng
hͣp cu͑i thì A và B đɾu ͟ mͩc 0 và đɤu ra A+ B ͟ mͩc 0 b͟i vì khi đó 2 diode phân cͱc
nghʈch không cho dòng chɞy qua diode nên A+ B không có dòng điʄn.
Hình (c) là bɠng chân lý giá trʈ vào ra cͧa c͕ng OR
Hình (d) là giɠn đ͓ xung và giɠn đ͓ xung đɤu ra cͧa c͕ng OR.
Qua đó ta cũng có 1 nhɪn xét chʆ có A = B = 0 thì m͛i cho A+B = 0 còn các các trư͝ng hͣp
còn lɞi đɾu cho 1.

4 ) C͕ng NOR.

Hình vɺ và cɢu tɞo cͧa NOR.

Tôi kí hiʄu phͧ đʈnh cͧa NOR cͧa A+B là 1/A+B
Hình a thʀ hiʄn kí hiʄu cͧa c͕ng Logic v͛i cũng hai đɤu vào A ,B và 1 đɤu ra bɮng phͧ đʈnh
cͧa A+B (Y = 1/A+B). Hiʀu ngɤm ͟ đây nó là hàm phͧ đʈnh cͧa hàm OR.
Con NOR nó cɢu tɞo hơi khác so v͛i OR và AND là ͟ ch͗ là nó có thêm 1 con BJT. Và tín
hiʄu đưͣc lɢy ra tɞi chân Colector cͧa BJT. Cɢu tɞo cͧa nó g͓m : 3 điʄn tr͟, 2 diode , 1 BJT
và BJT ͟ đây là BJT kênh N. Kiʀu lɬp mɞch nó đưͣc lɬp theo hình b. Nhìn vào hình vɺ ta có
thʀ hiʀu đưͣc nguyên lý hoɞt đ͙ng như thɼ nào:
Nɼu A = 0 và B = 0 thì hai hai diode không đưͣc phân cͱc không dɨn dòng nên tɞi cͱc Bazo
cͧa BJT cũng không đưͣc phân cͱc vì là 0V (Điɾu kiʄn đʀ phân cͱc thuɪn cho BJT là
Ube>0V) khi đó BJT ͟ trɞng thái khóa nên tɞi đɤu ra cͧa Bazo 1/A+B là ͟ mͩc 1. Còn các
trư͝ng hͣp còn lɞi cho A=0 và B=1 hay ngưͣc lɞi và A=B=1 thì khi đó sɺ có 1 hoɴc hai
diode đưͣc phân cͱc dɨn dòng qua diode khi đó Bazo sɺ xuɢt hiʄn dòng điʄn tͫ A hoɴc B
làm cho BJT phân cͱc khi đó BJT sɺ m͟ và làm cho dòng điʄn tͭ 5V qua điʄn tr͟ đi xu͑ng
toàn b͙ GND nên tɞi đɤu ra cͧa 1/A+B không có dòng điʄn nên nó ͟ mͩc 0.
Hình c là bɠng chân lý các giá trʈ cͧa c͕ng NOR.
Hình d là giɠn đ͓ xung đɤu vào và đɤu ra cͧa c͕ng NOR.
Lɞi có 1 sͱ nhɪn xét ͟ đây là chʆ có A=0 và B= 0 cho đɤu ra ͟ mͩc 1 và các trư͝ng hͣp còn
lɞi cho đɤu ra ͟ mͩc 0.

5) C͕ng NAND

Kí hiʄu , sơ đ͓ cͧa NAND.

Tôi kí hiʄu giá trʈ đɤu ra cͧa NAND là 1/A.B
Nhìn hình a là kí hiʄu cͧa c͕ng NAND trong các sơ đ͓ mɞch. Nó cũng có 2 đɤu vào và 1 đɤu
ra và giá trʈ đɤu ra bɮng phͧ đʈnh cͧa tích đɤu vào A và B (Y = 1/A.B) và nó cũng tương tͱ
như hàm NOR hɤm hiʀu là phͧ điʈnh cͧa hàm AND.
Cɢu tɞo cͧa c͕ng này hơi khác só v͛i các c͕ng khác là nó hɰn 3 diode và 2 điʄn tr͟ và kɼt
hͣp v͛i 1 transitor. Cách l͛p kiʀu sơ đ͓ này đưͣc lɬp theo hình c.Nên nh͛ ͟ đây là BJT kênh
N. Và nguyên tɬc hoɞt đ͙ngc ͧa nó như sau:
Nɼu A = 1 và B = 1 . Như vɪy thì hai diode D1 và D2 sɺ phân cͱc nghʈch không dɨn dòng
khi đó D3 lɞi dɨn dòng tͫ ngu͓n vào Baze làm cho BJT phân cͱc thuɪn và m͟ hoàn toàn BJT
nên khi đó dòng điʄn lɞi tͫ ngu͓n qua Colector xu͑ng Emiter xu͑ng đɢt làm cho đɤu ra
1/A.B không có điʄn áp nên nó bɮng 0V.
Nɼu các trư͝ng hͣp A=B=0 và A=1,B=0 hay B=1, A=0 thì lúc này hai diode D1 và D2 đɾu
đưͣc phân cͱc trong tͫng trư͝ng hͣp nên dòng điʄn tͫ ngu͓n qua m͙t trong hai diode D1
và D2 xu͑ng đɢt ==> không có dòng điʄn qua D3 do đó BJT không đưͣc phân cͱc khóa
hoàn toàn BJT nên đɤu ra cͧa 1/A.B = 1.
Hình b là bɠng biʀu diʂn ra trʈ vào ra cͧa NAND
Hình d là bɠng xung đɤu vào và đɤu ra cͧa NAND
NHɪn xét rɮng là cái c͕ng này là phͧ đʈnh cͧa c͕ng NAND.
Ê