PRACTICA 1

„ Diseñar un controlador de alarma para un automóvil, el

circuito lógico tiene 3 entradas que corresponden a los
sensores de la puerta del lado del conductor, el encendido
de arranque del motor y las luces, y tiene una salida de
alarma que se activa mediante las siguientes condiciones.
„ 1).- Las luces están encendidos (1 lógico) mientras el
encendido del arranque del auto esta apagado (0 lógico).
„ 2).- La puerta esta abierta (1 lógico) mientras el
encendido de arranque del motor esta activo (1 lógico).

Puerta
Encendido Alarma
CONTROLADOR
Luces
 Circuito de Alarma
P
Circuito
E A
Digital
P E L A L

0 0 0 0
0 0 1 1 P
00
P 01 11 10
0 1 0 0 0
L 00 0 2 1 6 04
0 1 1 0 A = PE+ LE
L
1 11 0 3 1 7 1 5

1 0 0 0
1 0 1 1 E E E
1 1 0 1
1 1 1 1
„ Entidad Alarma
„ Library ieee;
„ use ieee.std_logic_1164.all;

Entity alarma is
P
E
A Port (P,E,L: in bit;
E
L
A : out bit);
End alarma;
architecture RTL of alarma is
BEGIN
A <= (P and E) or (L and (not E));
end RTL;
 PRACTICA 1
Ejemplo de display de 7 segmentos
a
a
X1 b f b 0 apagado
Decodificador
X2 c
g 1 encendido
Para display de e
X3 e e c
7 segmentos
X4 f
g d

NBCD : Número Decimal Codificado

Pantalla Típica
 Ejemplo de display de 7 segmentos

Para este decodificador las entradas son:X1, X2, X3, X4, y

las salidas son: a, b, c, d, e, f, g.

Los números NBCD están en el rango de 0 a 9.

Las combinaciones posibles con 4 entradas son 16 pero
solo 10 serán ocupadas.

Las que no se ocupan en las salidas serán ø

.
# X1 X2 X3 X4 a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
F 1 0 1 0 ø ø ø ø ø ø ø
u
e 1 0 1 1 ø ø ø ø ø ø ø
r
1 1 0 0 ø ø ø ø ø ø ø
a
r 1 1 0 1 ø ø ø ø ø ø ø
a
1 1 1 0 ø ø ø ø ø ø ø
n
g 1 1 1 1 ø ø ø ø ø ø ø
o
 A B
X1 X1

1 0 0 4 ø 12
1 8 1 16 1 20 ø 28
1 24

0 1 1 1 17 0 21
ø 29 1 25
ø 13
1 5 9

X4 X4
1 3 1 7 ø 15
ø 11 1 19 1 23 ø 31
ø 27

X3 X3
1 2 1 6 ø 14
ø 10
1 18 0 22 ø 30
ø 26

X2 X2

„ a = X1 + X3 + X2 X4+ X2 . X4 b = X2 + X1 + X3 X4+ X3 X4
 DEBER 1
„ Entidad Entity pract1 is
A Port (x1,x2,x3,x4: in bit;
B a,b,c,d,e,f,g: out bit);
E
X1 C End pract1;
X2 D
X3 E architecture RTL of pract1 is
X4 F BEGIN
G a <= x1 or x3 or (x2 and x4) or ((not x2)
and (not x4));
b <= x1 or (not x2) or (x3 and x4) or ((not
x3) and (not x4));
c <= _________; d <= _________;
e <= _________; f <= _________;
end RTL;
 DEBER 2
„ Entidad Entity nombre is
A Port (x1,x2,x3,x4: in bit;
B a,b,c,d,e,f,g: out bit);
E
X1 C End nombre;
X2 D
X3 E architecture RTL of nombre is
X4 F BEGIN
G a <= _________;
b <= _________;
c <= _________;
d <= _________;
e <= _________;
f <= _________;
end RTL;