Professional Documents
Culture Documents
Circuitos Sequenciais
Aula - Projeto de Circuitos Sequenciais
Sadas atuais so funes das entradas externas atuais e dos estados das sadas anteriores => No possvel descrever o comportamento de um circuito sequencial simplesmente atravs de uma tabela que relacione as entradas com as sadas.
Para saber para onde vai evoluir um circuito sequencial, preciso conhecer em que situao ele se encontra atualmente. Ou seja, o estado desse circuito deve ser memorizado => Possuem elementos de armazenamento.
Entrada
Lgica Combinacional
Sada
Estado Atual
Prximo Estado
Armazenamento
Circuitos sequenciais sncronos => funcionamento cadenciado pelo sinal de clock. Circuitos sequenciais assncronos => a transio de estado no cadenciada pelo sinal de clock, ou onde o sinal de relgio no peridico.
Um flip-flop um dispositivo sequencial que amostra as suas entradas e que altera as suas sadas apenas em instantes determinados por um sinal de clock.
Procedimentos de Projeto
Os estados so indicados por crculos e definidos por combinaes de valores lgicos presentes nas variveis de estado (os FF que constituem a memria do circuito). O estado seguinte e o valor das sadas so definidos pelo estado atual e pelo valor das entradas, quando ocorre uma transio ativa no sinal de relgio.
X=0
Estado
Transio
Evento
Interpretao do diagrama
Quando o circuito se encontra no estado A, sendo a entrada exterior for 0 (X = 0), a prxima transio ativa no sinal de relgio provocar a passagem para o estado A (mantm-se o estado atual); mas se a entrada exterior for 1 (X=1), o circuito passar para o estado B.
X=0
O estado da entrada entre os clocks irrelevante, o que conta o seu valor no momento em que ocorre a transio ativa neste sinal.
Exemplo
Diagrama de transio de estados para um circuito com uma entrada e uma sada, que dever ser colocada em 1 sempre que a entrada se mantiver no mesmo estado durante pelo menos dois clocks consecutivos (voltando a 0 quando esta situao no existir mais).
Exemplo
Uma entrada e uma sada Sada em 1: entrada no mesmo estado durante pelo menos 2 clocks Sada em 0: situao diferente da sada em 1.
1 C
Exemplo
Uma entrada e uma sada Sada em 1: entrada no mesmo estado durante pelo menos 2 clocks Sada em 0: situao diferente da sada em 1.
A: Estado inicial B: Foi lido o primeiro 0 C: Foi lido o primeiro 1 D: Foram lidos dois 0 (sada est em 1) E: Foram lidos dois 1 (sada est em 1).
A D 1 0 0
1 C
Exemplo
Uma entrada e uma sada Sada em 1: entrada no mesmo estado durante pelo menos 2 clocks Sada em 0: situao diferente da sada em 1.
A: Estado inicial B: Foi lido 0 C: Foi lido 1 D: Foram lidos dois 0 (sada est em 1) E: Foram lidos dois 1 (sada est em 1) Completo para as leituras subsequentes.
A 0 D 1 0 E 1 B 0 0 0
1 C
Procedimentos de Projeto
A tabela de transio de estados contem a mesma informao que o diagrama de transio de estados. Voltando ao diagrama anterior.
A X=1 B
X=0
Estado atual
X=1
Sada 0 0 0 1
X=1
X=0 C X=1 D
X=0
A B C D
X=0
Procedimentos de Projeto
A partir da especificao, obter o diagrama de estados Obter a tabela de estados. Atribuir cdigos binrios a cada estado do diagrama.
Tabela verdade
A = 00 B = 01 C = 10 D = 11
S => valor atual das variveis de estado (state). NS => valor seguinte das variveis de estado (next state).
1a linha da tabela:
Se o circuito se encontrar no estado A (S1,S0=00) e a entrada exterior for X=0, ento a prxima transio ativa do clockmanter o circuito no estado A (NS1,NS0=00) e a sada continuar em Z=0.
S0 0 0 1 1 0 0 1 1 X 0 1 0 1 0 1 0 1 NS1 NS0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 1 1
A = 00 D = 11 B = 01 C = 10
S1 0 0 0 0 1 1 1 1
Estado atual A B C D
Sada 0 0 0 1
Procedimentos de Projeto
A partir da especificao, obter o diagrama de estados Obter a tabela de estados. Atribuir cdigos binrios a cada estado do diagrama. Escolher o tipo de flip-flops a utilizar (implementar as variveis de estado)
Flip-flops D (Lembrando...)
A sada assume o valor da entrada por cada transio ativa no sinal de relgio. O estado atual (S) corresponde s sadas Q e o estado seguinte (NS) s entradas D.
D 0 1 X X X CLK Q 0 1 Qant Qant Qant /Q 1
D Q
o o
0 1
CLK Q
Utilizao dos FF D
S1 0 0 0 0 1 1 1 1
S0 0 0 1 1 0 0 1 1
X 0 1 0 1 0 1 0 1
NS1 0 0 1 0 0 1 0 0
NS0 0 1 0 1 0 1 0 1
Z 0 0 0 0 0 0 1 1
No circuito considerado, o uso de FF D para as variveis de estado levaria a uma soluo como a seguinte:
Q1 0 0 0 0 1 1 1 1 Q0 0 0 1 1 0 0 1 1 X 0 1 0 1 0 1 0 1 D1 0 0 1 0 0 1 0 0 D0 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 1 1
Estado atual X
Procedimentos de Projeto
A partir da especificao, obter o diagrama de estados Obter a tabela de estados. Atribuir cdigos binrios a cada estado do diagrama. Escolher o tipo de flip-flops a utilizar (implementar as variveis de estado) Obter as funes de excitao.
Procedimentos
Q1 0 0
Q0 0 0 1 1 0 0 1 1
X 0 1 0 1 0 1 0 1
D1 0 0 1 0 0 1 0 0
D0 0 1 0 1 0 1 0 1
Z 0 0 0 0 0 0 1 1
Funes de excitao
X Q2 00 01 11 10 0 0 0 0 0 0 1 0 1 0 1 1
0 0 1 1 1 1
00 01 11 10 1 0 1
00 01 11 10 1 1 1 1 D0 = X
Q1 1
Z = Q1Q0
D1 = Q1Q0X + Q1Q0X
Procedimentos de Projeto
A partir da especificao, obter o diagrama de estados Atribuir cdigos binrios a cada estado do diagrama. Obter a tabela de estados. Escolher o tipo de flip-flops a utilizar (implementar as
variveis de estado)
Flip-flops JK
(lembrando...)
Nos FF J-K, o valor da sada definido pelo valor presente nas duas entradas (J e K), quando ocorre a transio activa no sinal de relgio.
J
0 0 1 1 X X X
K
0 1 0 1 X X X
CLK
o o o o 0 1 q
Q
Qant 0 1 /Qant Qant Qant Qant
/Q
/Qant
4
J CLK K
5 1
Projetos com flip-flops D, as equaes entrada dos flip-flops so obtidas diretamente a partir do prximo estado. Projetos com flip-flops JK, necessrio derivar equaes para as entradas J e K baseando-se na tabela de excitao do flip-flop.
Q t Qt+1 0 0 1 1 0 1 0 1 J 0 1 X X K X X 1 0
Sada
S1 S0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1
X 0 1 0 1 0 1 0 1
NS1 NS0 J1 K1 0 0 1 0 1 1 1 0 0 1 0 1 0 1 1 0 0 0 1 0 X X X X X X X X 0 0 0 1
J0 K0 0 1 X X 0 1 X X X X 1 0 X X 0 1
Y 0 0 0 0 0 0 1 1
Fli -flo J
0 0 1 1
0 1
0 1
Q t Qt
J 0 1 X X
X X 1 0
Procedimentos de Projeto
A partir da especificao, obter o diagrama de estados Atribuir cdigos binrios a cada estado do diagrama. Obter a tabela de estados. Escolher o tipo de flip-flops a utilizar (implementar as
variveis de estado)
Flip-flops D x flip-flops JK
Flip-flops D o projeto do circuito mais simples, mas o circuito resultante geralmente mais complexo (mais portas lgicas e mais ligaes).
Flip-flops JK o projeto do circuito mais complicado, mas o circuito resultante geralmente mais simples.