LABORATORIO 5. 5.

1 OBJETIVOS

MULTIPLEXORES Y DECODIFICADORES

Desarrollar el uso de multiplexores y decodificadores en el diseo de la lgica combinacional. 5.2 INTRODUCCION Los problemas presentados a continuacin mostrarn la lgica de la circuitera combinacional usada en los los IC comparadores y multiplexores como tales. 5.3 EQUIPOS A EMPLEAR Tablero de conexiones y la lista de chips a utilizar en su laboratorio. 5.4 PROCEDIMIENTO 1. Un circuito lgico tiene 3 interruptores a su entrada, disee el circuito que muestre en un display la cantidad de interruptores que se encuentran cerrados, por ejemplo si el interruptor 1 y 2 estn cerrados, el display mostrar el nmero 2. Implemente el circuito utilizando multiplexores de 8 entradas (74LS151). 2) Una compaa pequea tiene 10 acciones de capital; en una junta de accionista, cada accin significa un voto de su propietario. Las 10 acciones de capital son propiedad de cuatro personas como se describe a continuacin: Sr. Sr. Sr. Sr. W:1 Accin X:2 Acciones Y:3 Acciones Z:4 acciones

Cada una de estas personas acciona un interruptor. Cuando da su voto a su favor, cierra el interruptor y cuando vota en contra de alguna medida, abre el interruptor. Es necesario disear un circuito que exhiba el nmero total de acciones que votan a favor de cada medida. Use un display de siete segmentos y un decodificador para mostrar el nmero requerido. Si todas las acciones votan en contra para una medida, el display deber quedar en blanco (Se sabe que la entrada binaria de 15 en el circuito decodificador (7447) muestra en blanco todos los siete segmentos). Si 10 acciones votan a favor para alguna medida el display debe mostrar 0, en otra forma mostrar un nmero decimal igual al nmero de acciones que dan voto aprobatorio.

Electrnica Digital I Lab 5 -

Utilice cuatro multiplexores 74151 para disear el circuito que convierta las entradas desde los interruptores de los propietarios del capital en el dgito BCD para el 7447, estas salidas son asertadas en bajo. 5.5 ORIENTACIONES DEL PROFESOR. Utilice para el diseo con multiplexores la tcnica de reduccin de variables, guese por el siguiente esquema general: Donde: W,X,Y,Z son los interruptores de entrada. A,B,C,D son la salida de cada multiplexor mostrando el nmero de votos en binario. W X Y Z +-----------+ +------------+ +-----------+ -----| DISEO +--A----| DECODIFI- | |EXHIBIDOR | -----| CON +--B----| CADO DE | | DE | -----| MUX +--C----| BINARIO A +--7----| SIETE | -----| +--D----| B.C.D. |LINEAS |SEGMENTOS | +-----------+ +------------+ | | +-----------+

5.6 TRABAJO PREVIO Presentar al inicio del laboratorio los circuitos obtenidos. 5.7 OBLIGACIONES DEL ESTUDIANTE. Entregar un reporte que incluya el resultado obtenido en los laboratorios as como las conclusiones finales.

Electrnica Digital I Lab 5 -