Sayisal Devreler Lojik Devreler

Saysal Devreler (Lojik Devreleri)
SAYISAL DEVRELER
Yrd.Do.Dr. Feza BUZLUCA stanbul Teknik niversitesi Bilgisayar Mhendislii Blm www.buzluca.info/sayisal
http://www.buzluca.info/sayisal 2000-2006 Yrd.Do.Dr. Feza BUZLUCA
1.1
Analog - Saysal (Dijital) aretler:

Gerek dnyada karlatmz bir ok fiziksel bykln (akm, gerilim, scaklk, k iddeti vb.) deeri srekli bir aralk iinde deimektedir. Snrlar arasndaki her trl olas deeri alabilen bu tr iaretlere analog iaretler denir. kili (binary) saysal iaretler ise belli bir anda sadece olas iki deerden birini alabilirler: 0 - 1, yksek alak, doru yanl, ak - kapal.
V
H L
t
Analog iaret
http://www.buzluca.info/sayisal
t
kili saysal iaret
2000-2006 Yrd.Do.Dr. Feza BUZLUCA
1.2
Eskiden analog sistemlerin kullanld bir ok alanda gnmzde daha avantajl olduundan saysal sistemler kullanlmaktadr. rnekler: Fotoraflk, video, ses kaytlar, otomobil motorlar, telefon sistemleri vb. Saysal Sistemlerin Avantajlar: Bir saysal sisteme belli bir giri kmesi defalarca uygulandnda hep ayn k kmesi elde edilir. Burada ayn giri kmesinin uygulanmas demek her defasnda ayn deer dizisinin ayn srada uygulanmas demektir. Analog sistemler ise evre koullarndan daha ok etkilenirler. Saysal tasarm (lojik tasarm) dayand matematiksel temeller asndan daha kolaydr. Ayrca saysal sistemleri test etmek ve hatalardan arndrmak da analog sistemlere gre daha kolaydr. Esneklik ve programlanabilirlik. Gnmzde saysal sistemleri programlanabilir bilgisayarlar eklinde gereklemek mmkndr. Bu sayede ayn tasarm yeni gereksinimlere gre yeniden programlanarak tekrar kullanlabilmektedir. Saysal verileri bilgisayar ortamnda saklamak ve ilemek mmkndr. Saysal sistemler daha hzl almaktadr. Saysal sistemler klmekte ve ucuzlamaktadr. Saysal sistemler gelimeye devam ediyor.
Saysal Sistemlerin Avantajlar:
1.3
Saysal Devre Gerekleme Aamalar:
Gerilim Scaklk Akm Basn Grnt Hz 0, 1 ve, veya tmleme HDL Program
Matematiksel Dnya
(Hardware Description Language)
Anahtar
Gerek Dnya Fiziksel Dnya Problem Domeni
Modelleme,soyutlama Tasarm
Gerekleme
1.4
Saysal Kodlama:
Saysal sistemler ikili saysal iaretler zerinde ilemler yaptklarndan sadece iki farkl deeri ileyebilirler. Bu nedenle saysal devreler yardmyla zerinde ilem yaplacak olan fiziksel byklklere (gerilim, scaklk vs.) ve her trl veriye (harf, say, renk, ses) ikili saylar kar drlr. rnein 8 basamakl (8 bitlik Binary digit) bir ikili say kullanarak 28 tane (256) farkl ey ifade edebiliriz. Bunlar 256 farkl renk, 256 sembol, 0 ile 255 aras tamsaylar, 1 ile 256 aras tamsaylar, -128 ile +127 aras tamsaylar olabilir. Bir ikili deerin (rnein 10001101) ne anlama geldiine o deeri kullanacak olan sistem (donanm ya da yazlm sistemi olabilir) ya da kii belirler. Bu deer bir say da olabilir bir renk de. zellikle saylarn kodlanmas byk nem tar. Bu konu mikroilemci sistemleri dersinde ele alnacaktr. Bu derste baz temel kodlama yntemlerine ilikin bilgiler verilecektir.
1.5
BCD (Binary Coded Decimal) kili kodlanm onlu saylar: 0-9 arasndaki rakamlara 4 bitlik bir ikili kod kar drlr. Doal BCD: Say: 0: 1: 2: 3: 4: Kod: 0000 0001 0010 0011 0100 Say: 5: 6: 7: 8: 9: Kod: 0101 0110 0111 1000 1001 rnek: Say: 805 Kod:1000 0000 0101
Artkl kodlamadr. nk 4 bit ile 16 farkl kodlama yaplabilmekte ancak bunlardan sadece 10 tanesi kullanlmaktadr. BCD saylar zerinde ilem yapmak zor olduundan gnmz bilgisayarlarnda saylar gstermek iin bu kodlama kullanlmamaktadr.
1.6
Arlkl Kodlama: Bitlerin konumlarna birer arlk verilir. Doal ikili kodlama: Saylarn arlkl kodlama ile 2 tabannda gsterilmesidir. rnein: 11010 = 124 + 123 + 022 + 121 + 020 = 26 Soldaki ilk basamaa yksek anlaml bit (Most Significant Bit MSB) Sondaki basmaa dk anlaml bit (Least Significant Bit LSB) denir. Bilgisayarlarda saylar gstermek iin doal ikili kodlama kullanlr. Hamming uzakl: n uzunluundaki iki kod szcnn arasndaki Hamming uzakl, o szcklerdeki ayn srada olup deerleri farkl olan bileenlerin saysdr. rnein: 011 ile 101 arasndaki uzaklk 2 dir. Bitiik kodlar: Bir birini izleyen saylara kar gelen kodlar arasndaki uzaklk 1 ise o kodlama bitiiktir. Ayrca son say ile ilk say arasndaki uzaklk da 1 olursa kod evrimlidir.
1.7
rnek: Say: 0: 1: 2: 3: 4:
evrimli bir BCD kodu (doal BCDden farkl) Kod: Say: Kod: 0000 5: 1110 0001 6: 1010 0011 7: 1000 0010 8: 1100 0110 9: 0100
Gray Kodu: 2n elemanl bir kme iin 2 tabannda artksz ve evrimli bir kodlama yaplrsa gray kodu elde edilir. rnek: Say: 0: 1: 2: 3: 2 bitlik bir Gray kodu: Kod: 00 01 11 10
1.8
Saylarn Bilgisayarda Gsterilimi Bu derste tamsaylarn gsterilimine ilikin bilgiler verilecektir. Kayan noktal (floating point) saylarn gsterilimi Bilgisayar Mimarisi dersinde ele alnmaktadr (Bkz. http://www.buzluca.info/mimari). Saylar kodlanmadan nce iaretsiz ya da iaretli saylarla allaca belirlenmelidir. nk iaretsiz ve iaretli saylarn kodlanmasnda farkl yntemler kullanlmaktadr. aretsiz (Unsigned) Saylarn Kodlanmas: Bilgisayarlarda iaretsiz tamsaylarn ifade edilmesinde doal arlkl ikili kodlama kullanlr. rnek: 21510 = (1101 0111)2 = 127 + 126 + 025 + 124 + 023 + 122 + 121 + 120
215/2 = 107 kalan 1 (dk anlaml bit Least Significant Bit LSB) son basmak 107/2 = 53 kalan 1 8 bit ile ifade edilebilecek en byk iaretsiz say: 53/2 = 26 kalan 1 1111 11112 = 25510 26/2 = 13 kalan 0 8 bit ile ifade edilebilecek en kk iaretsiz say: 13/2 = 6 kalan 1 0000 00002 = 010 6/2 = 3 kalan 0 3/2 = 1 kalan 1 1/2 = 0 kalan 1 (yksek anlaml bit Most Significant Bit MSB) ilk basamak
1.9
aretli (Signed) Saylarn Kodlanmas: Pozitif ve negatif saylar ayrt etmek iin ikili saynn ilk basamaktaki en yksek anlaml bitine baklr. 0 ile balayan saylarn pozitif, 1 ile balayan saylarn negatif olduu kabul edilir. Pozitif saylarn kodlanmasnda (iaretsiz saylarda olduu gibi) doal arlkl ikili kodlama kullanlr. Dikkat edilmesi gereken nokta saynn 0 ile balamasdr. Buna gre 8 bit ile temsil edilebilecek pozitif iretli saylar: 0000 0000 ile 0111 1111 arasnda (yani 0 ile +127 arasnda) deiecektir. Negatif saylarn kodlanmasnda 2ye tmleme yntemi kullanlmaktadr. Bu yntemde pozitif bir saynn 2ye tmleyeni hesaplandnda o saynn negatif gsterilimi elde edilmi olur. Bir saynn 2ye tmleyenini elde etmek iin nce say 1e tmlenir, yani 0lar 1, 1ler 0 yaplr, 1e tmlenmi sayya 1 eklenir. 2ye tmleme yntemi aritmetik ilemlerde kolaylk salad iin tercih edilmektedir.
1.10
Negatif Saylara rnekler: 8 bitlik +510 : 0000 0101 1e tmleme : 1111 1010 1 ekleme :+ 1 Sonu -510 : 1111 1011
4 bitlik +710 1e tmleme 1 ekleme Sonu -710
: 0111 : 1000 :+ 1 : 1001
2ye tmleme ilemi bir saynn iaretini deitirmek iin kullanlr. Bir negatif sayya 2ye tmleme ilemi uygulandnda o saynn pozitif deeri elde edilmi olur. Negatif bir saynn pozitif yaplmas:
8 bitlik -510 1e tmleme 1 ekleme Sonu -510
: 1111 1011 : 0000 0100 :+ 1 : 0000 0101
1.11
aretli saylar bir grafik zerinde gsterilebilir. Aada 4 bitlik saylar gsterilmitir.
karma yn
Toplama yn
4 bit ile ifade edilebilecek mutlak deeri en byk negatif say 1000 = -8 Mutlak deeri en kk negatif say 1111 = -1 8 bit mutlak deeri en byk negatif say 1000 0000 = -128 Mutlak deeri en kk negatif say 1111 1111 = -1
1.12
kili Saylarn Uzatlmas Saysal istemlerde ikili saylar iin belli uzunlukta yerler (bellek gzleri) ayrlr. Baz durumlarda daha az bit ile ifade edilebilen bir sayy daha byk bir yere yazmak ya da daha uzun bir say ile ileme sokmak gerekebilir. Bu durumda ksa olan say uzatlr. rnein 4 bitten 8 bite veya 8 bitten 16 bite uzatma. Uzatma ileminde saynn iaretsiz ya da iaretli olmasna gre farkl yollar izlenir. aretsiz Saylar: Saynn bana (yksek anlaml ksmna) gerektii kadar sfr 0 eklenir. 8 bitlik 310: 0000 0011 rnek: 4 bitlik 310: 0011 8 bitlik 910: 0000 1001 rnek: 4 bitlik 910: 1001 aretli Saylar: Saynn bana (yksek anlaml ksmna) saynn iareti gerektii kadar eklenir. Buna iaret uzatma (sign extension) denir. rnek: 4 bitlik +310: 0011 8 bitlik +310: 0000 0011 rnek: 4 bitlik -710: 1001 8 bitlik -710: 1111 1001 rnek: 4 bitlik -110: 1111 8 bitlik -110: 1111 1111
1.13
16 Tabannn Kullanlmas Saysal devrelerin yaplar 2li saylarn kullanlmasn zorunlu hale getirmitir. Ancak 2li saylarn yazlmas ve okunmas uzunluklar nedeniyle zor olmaktadr. Bu nedenle kat stndeki gsterilimlerde kolaylk salad iin 16 tabannda (hexadecimal) saylar kullanlmaktadr. 2li 16l Dnm: 2li say 4 bitlik gruplar halinde yazlr, Her drtl iin 16lk karl yazlr. rnek:
Decimal
Binary Hexadecimal
Sonu: 010111012 = 5D16 = 9310 16 tabanndaki saylar gstermek iin genellikle $ ve h simgeleri kullanlr. rnek: $5D veya 5Dh.
0 1 2 3 4 5 6 7 8 9 10 11 12 010111012 = 0101 1101 (kili - Binary) = 5 D (Onaltl - Hexadecimal) 13 14 10 tabanna dnm : 15 5D16 = (5 x 16) + 13 = 93
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
0 1 2 3 4 5 6 7 8 9 A B C D E F
1.14
Saysal Sistemlerde Toplama ve karma lemleri

Bilgisayarlarda tamsay aritmetik ilemleri Aritmetik/Lojik Birim (ALB) tarafndan yaplr (Arithmetic Logic Unit ALU). Tamsay toplama ve karma ilemleri iaretsiz ve iaretli saylar zerinde ayn ekilde yaplr. Ancak kan sonucun yorumlanmas iaretsiz ve iaretli saylarda farkl olmaktadr. Farkl uzunluklarda saylar ile ilem yaparken ksa saynn uzatlmas gerekir. Uzatma ilemi iaretsiz ve iretli saylarda farkl olur. (Bkz. 1.13)
Toplama: aretsiz Tamsaylar: n bitlik iki iaretsiz saynn toplanmas sonucu n+1 bitlik bir say oluabilir. (n+1). bit elde (carry) adn alr. rnek: 8 bitlik iaretsiz saylarn toplanmas 01110101: 117 + 01100011: 99 11011000: 216 Elde olumad.
a b Elde Sonu
11111111: 255 + 00000001: 1 100000000: 256 Elde olutu.
00 01 10 11
0 0 0 1
0 1 1 0
1.15
Toplama: aretli Tamsaylar: lem iaretsiz saylarda olduu gibi yaplr. Ancak sonucun yorumlanmas farkldr. n bitlik iaretli iki saynn toplanmas sonucu (n+1). bit oluursa bu bit gz ard edilir. rnek: 8 bitlik iaretli saylarn toplanmas 11111111: + 00000001: 100000000: -1 +1 0 11111111: + 11111111: 111111110: -1 -1 -2
Gz ard edilir. aret (+)
Gz ard edilir. aret (-)
Dikkat: Eer n bitlik saylarla allyorsa iaret her zaman (sadan sola doru sayldnda) n. bittir (n+1. deil).
1.16
Tama (Overflow): aretli saylarda toplama sonucu oluan deer n bit ile gsterilemeyebilir. rnein 8 bit ile gsterilebilecek saylar -128, +127 arasndadr. Oluan sonu bu araln dna kyorsa tama oluur. Toplama sonucunda tama olutuu toplanan saylarn ve sonucun iaretinden anlalr. Toplamada iki durumda tama oluabilir: poz + poz neg ve neg + neg poz rnek: 10000000:-128 01111111:+127 + 11111111: -1 + 00000010: +2 10000001: Gsterilemiyor 101111111:Gsterilemiyor ki pozitif say topland. Sonu negatif kt. Tama vardr. Not: n+1. bit olumad. Bu bit gz ard edilir.
ki negatif say topland. Sonu pozitif kt. Tama vardr. Not: n+1. bit olutu. Bu bit gz ard edilir.
1.17
karma: Bilgisayarlar, karma ilemi iin kartlacak olan saynn iaretini deitirip (2ye tmleyip) dier say ile toplarlar. Bylece tek bir toplama devresi ile hem toplama hem karma yapmak mmkn olur. aretsiz Tamsaylar: n bitlik iki iaretsiz say arasnda 2ye tmleyen yntemine gre karma yapldnda n+1. bit oluursa sonu geerlidir, bor (borrow) yoktur. Eer n+1. bit olumazsa (sfrsa) birinci say ikinciden kktr, bor vardr. rnek: 8 bitlik iaretsiz saylar ile karma 00000101: 5 00000101: 5 2ye tmleme + 11111111:-1 - 00000001: 1 100000100: 4 Elde olutu : Bor Yok 00000001: 1 2ye tmleme - 00000101: 5 00000001: 1 + 11111011:-5 11111100: Bor(Sonu Elde olumad : Bor Var
negatif)
1.18
karma: aretli Tamsaylar: aretli tamsaylar arasndaki karma da iaretsizlerde olduu gibi 2ye tmleyen yntemine gre yaplr. Elde biti gz ard edilir. Toplama da olduu gibi iaretli saylarn karlmasnda da tama olabilir. karmada iki durumda tama oluabilir: poz - neg neg ve neg - poz poz rnek: 8 bitlik iaretli saylar ile karma 00000101: 5 2ye tmleme - 00001100:12 00000101: 5
+ 11110100:-12
11111001: 2ye tm.:00000111:-7 aret 1 sonu negatif
11111101: -3 - 01111111: 127
2ye tmleme
Neg poz = poz. Tama vardr.

11111101: -3 + 10000001:-127 101111110: aret biti 0, Sonu pozitif.

1.19
Elde (Carry), Bor (Borrow), Tama (Overflow) Kavramlarnn zeti Elde: aretsiz saylarn toplanmasnda oluabilir. Sonucun n bite smadn (n+1). bitin gerekli olduunu gsterir. Bor: aretsiz saylarn kartlmasnda oluabilir. Birinci saynn ikinciden kk olduunu, sonucun negatif ktn gsterir. 2ye tmleyen yntemine gre yaplan karmada n+1. bit oluursa bor yoktur. Tama: Sadece iaretli saylar zerinde yaplan toplama ve karma ilemlerinde oluur. Sonucun, ayrlan bit says ile ifade edilemediini gsterir. Tama olduu, ileme giren saylarn ve sonucun iareti incelenerek anlalr. Aadaki durumlar olutuunda tama var demektir: poz + poz neg neg + neg poz poz neg neg neg poz poz
1.20
Boole Cebri
B={0,1} kmesi zerinde tanml ab
b 0 1 0 0 0 1 0 1 b a 0 1
a+b
0 0 1 1 1 1
Tmleme
a 0 1 a' 1 0
kili ilemler: VEYA, VE { + , } a Birli ilem: Tmleme { ' } Aksiyomlar: 1.Kapallk: a + b B 2.Deime: a + b = b + a 3.Birleme: a + (b + c) = (a + b) + c 4.Etkisiz eleman: a + 0 = a 5.Dalma: a + (b c) = (a + b) (a + c) 6.Tmleme: a + a' = 1
abB ab=ba a (b c) = (a b) c a1=a a (b + c) = (a b) + (a c) a a' = 0

1.21
zellikler ve Teoremler: Burada gsterilen tm zellikler ve teoremler Boole cebrinin tanmnda yer alan ilemler ve aksiyomlar ile kantlanabilirler.
1. Yutma: a+1=1 a0=0
2. Dnme (Involution): (a')' = a 3. Sabit kuvvet (Idempotency): a+a+a+.+a = a 4. Sourma (Absorption): a + ab = a 5. De Morgan Teoremi: (a + b + ...)' = a' b' ... a(a+b) = a (a b ...)' = a' + b' + ... aaa a = a
Genel De Morgan Teoremi: f'(X1,X2,...,Xn,0,1,+,) = f(X1',X2',...,Xn',1,0,,+) kili ilemler arasnda iliki salar: ve + arasnda
1.22
6.Dalite Bir lojik ifadenin dali, yerine +, + yerine , 0 yerine 1, 1 yerine 0, koyarak ve deikenler deitirilmeden elde edilir. Kantlanan her teorem dali iin de geerlidir. a + b + ... a b ... Genelletirilmi dalite: f (X1,X2,...,Xn,0,1,+,) f(X1,X2,...,Xn,1,0,,+) De Morgan Teoreminden farkldr Teoremlerin kantlar arasnda iliki salar Lojik ifadelerin dntrlmesini salayan bir yntem deildir.
1.23
lemler Aras ncelik: Bir lojik ifade deerlendirilirken ilemler arasndaki ncelik yksekten ncelikten balayarak yledir: 1. Parantez, 2. Tmleme, 3. VE, 4. VEYA
Teoremlerin Kantlanmas: a) Aksiyomlar ile

Teorem: Dalma Tmleme Etkisiz Teorem: Etkisiz Dalma Yutma Etkisiz
X Y + X Y' = X Y + X Y' = X (Y + Y') = X (1) =
X X (Y + Y') X (1) X
X+XY = X X + XY = X1 + XY X 1 + X Y = X (1 + Y) X (1 + Y) = X (1) X (1) = X

1.24
Teoremlerin Kantlanmas: b) Doruluk Tablosu

De Morgan: (X + Y)' = X' Y'
X 0 0 1 1 X 0 0 1 1 Y 0 1 0 1 Y 0 1 0 1 X' 1 1 0 0 X' 1 1 0 0 Y' 1 0 1 0 Y' 1 0 1 0 (X + Y)' X' Y' 1 1 0 0 0 0 0 0 (X Y)' X' + Y' 1 1 1 1 1 1 0 0
(X Y)' = X' + Y'
1.25
Teoremler lojik ifadelerin sadeletirilmesinde kullanlabilir.

rnek: Z = = = = = = = = = = = = A' B C + A B' C + A B C' + A B C A' B C + A B' C + A B C' + A B C + A B C A' B C + A B C + A B' C + A B C' + A B C (A' + A) B C + A B' C + A B C' + A B C (1) B C + A B' C + A B C' + A B C B C + A B' C + A B C' + A B C + A B C B C + A B' C + A B C + A B C' + A B C B C + A (B' + B) C + A B C' + A B C B C + A (1) C + A B C' + A B C B C + A C + A B (C' + C) B C + A C + A B (1) BC + AC + AB
1.26
Lojik fadeler (Expressions)

Lojik ifade, deikenlerin, sabitlerin ve ilemlerin kurallara uygun ekilde yazlm sonlu kombinezonudur. X= (x1, x2, .... xn), Her xi {0,1} olmak zere E(X) eklinde gsterilir. E1 ve E2 lojik ifade ise, E1', E2', E1 + E2 , E1 E2 gibi tm kombinezonlar da birer lojik ifadedir. Lojik fadelerin Yaplar: Monoform ifadelerde deikenlerin sadece kendileri ya da sadece tmleyenleri bulunur. Biform ifadeler belli bir x deikenine gre tanmlanrlar. x'e gre biform bir ifadede hem x hem de tmleyeni bulunur. arpm ifadeleri, deikenlerin sadece lojik arpmlarndan oluurlar. rnek: ab'cd arpm (product) yerine monom szc de kullanlr. Toplam ifadeleri, deikenlerin sadece lojik toplamlarndan oluurlar. rnek: a'+b'+c+d Toplam (sum) yerine monal szc de kullanlr. arpm bleni, bir arpmdan (monomdan) bir ya da daha fazla deiken kaldrldnda elde edilen arpm ifadesidir. rnek: ab'cd nin baz blenleri: a, b',c,d,ab', b'c, acd,b'd
1.27
fadelerin yazlma ekilleri: : Lojik arpmlarn lojik toplam ya da monomlarn veyalanmas bc'+ad+a'b gibi : Lojik toplamlarn lojik arpm ya da monallarn "ve"lenmesi (a+b+c')(a+d)(a'+b) gibi rnek: E(X) =x1x2+x3 ifadesinin doruluk tablosu x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 E(X) 0 1 0 1 0 1 1 1
1.28
Bir lojik ifadenin deeri: E(X) ifadesi X=(x1, .... xn) vektrnn her deeri iin B={0,1} kmesinden bir deer retir. Bu deerler ifadenin doruluk tablosunu oluturur.
Sra bants: B'nin elemanlar arasnda u sra bants tanmlanr: 0 < 1 0, 1'den "nce gelir" ya da "kktr" diye okunur. Buna gre X vektrleri arasnda da bir sra bants tanmlanabilir. Eer X1 vektrnn tm elemanlar X2 vektrnn ayn sradaki elemanlarndan yukarda tanmland anlamda "kk"se (nce geliyorsa) ya da eitse X1 X2 sralamas geerlidir. rnek: X1=1001 , X2 = 1101 ise X1 X2 dir. ki vektr arasnda sra bants olmayabilir. rnein, X1=0011 , X2 = 1001 ise X1 ile X2 arasnda sra bants yoktur.
1.29
fadeler zerinde sra bants: E1(X) E2(X) yazl, X'in tm kombinezonlar iin E1'in alaca deerlerin E2'nin alaca deerlere eit ya da kk olduunu belirtir.
rnek x1 x2 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
: x3 E1(X) E2(X) 0 0 0 1 1 1 0 0 1 1 1 1 0 0 0 1 1 1 0 0 1 1 1 1
Tm giri kombinezonlar (X) uzay
E2(X)nin 1 deeri rettii (rtt) kombinezonlar

E1(X)nin 1 deeri rettii (rtt) kombinezonlar
000 100
E2 010 E1 110 001 011 101 111
E1(X)in 1 deerini ald her giri kombinezonu iin E2(X) de 1 deerini alr.
E1(X)E2(X) ise E1(X), E2(X)yi gerektirir, E1(X)E2(X), E2(X), E1(X)i rter.

1.30
E ve F lojik ifadeler olmak zere, EF E E+F ve EF F E+F eitsizlikleri her zaman geerlidir.
Yutma zellikleri: E+EF = E ve dali E(E+F) = E
Kant: E(E+F) = EE+EF = E+EF = E(1+F) = E E+E'F = E+F ve dali E(E'+F) = EF
Kant: E+E'F = (E+E')(E+F) = 1(E+F) = E+F
1.31
Biform kareler: E1 ve E2 iinde x1 olmayan iki ifade olsun: E1(x2, .... xn) ve E2(x2, .... xm) E=x1E1+x1'E2 ve dali ifadeleri x1 in biform kareleridir. ED= (x1+E1D)(x1'+E2D)
rnek: x1(x2+x3')+x1'(x3+x4) , (x1+x2+x3')(x1'+x3+x4) ve (x1+x2x3')(x1'+x3x4) x1'in biform karelerine dair rneklerdir. Konsenss: arpmlarn toplam eklinde yazlm olan xE1 + x'E2 biform karesinde E1E2 kesiimine konsenss ad verilir. Toplamlarn arpm eklinde yazlm olan (x+E1)(x'+E2) biform karesinde E1+E2 toplam konsensstr. Teorem: Biform kareler konsensslerini yutarlar.
xE1 + x'E2 + E1E2 = xE1 + x'E2 (x+E1)(x'+E2)(E1+E2) = (x+E1)(x'+E2)

Teorem: Biform kareler arasnda dnme zellii vardr.
xE1 + x'E2 = (x+E2)(x'+E1)

1.32
Lojik Fonksiyonlar
Lojik fonksiyonlar Bn kmesi (n elemanl 2'li kodlarn kmesi) zerinde tanmlanrlar ve e ayrlrlar: Yaln fonksiyonlar: ok girili bir kl
x1 x2 x3 y 000 001 010 011 100 101 110 111 1 1 0 0 1 0 0 1
x1 x2 x3
1.33
Genel fonksiyonlar: ok girili, ok kl
x1 x2 x3 y1 y2 000 001 010 011 100 101 110 111 1 1 0 0 1 0 0 1 1 0 0 0 1 1 1 0
x1 x2 x3
y1 y2
1.34
I8 0 0 0 0 I1 O1 0 I2 O2 0 I4 O4 0 I8 O8 0 1 1 1 Bu giriler iin devrenin (fonksiyonun) 1 klarnn alaca deer belirsizdir. 1 Belirsiz deerleri gstermek iin 1 X yerine sembol de kullanlr. 1 1
Tmyle tanmlanmam fonksiyonlar: Baz giri kombinezonlar iin fonksiyonun alaca deer belirsizdir. rnek BCD saylar 1 arttran fonksiyon:
I4 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 I2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 I1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 O8 0 0 0 0 0 0 0 1 1 0 X X X X X X O4 0 0 0 1 1 1 1 0 0 0 X X X X X X O2 0 1 1 0 0 1 1 0 0 0 X X X X X X O1 1 0 1 0 1 0 1 0 1 0 X X X X X X
1.35
Yaln Lojik Fonksiyonlar:

X0Bn ; ! y0 B ; y=f(X) Bn kmesinden deer alan X0 kombinezonuna f fonksiyonu uygulandnda B kmesinden deer alan bir y0 deeri elde edilir ve bu deer tektir. Yaln lojik fonksiyonlar Bn kmesinin kombinezonlarn 2 snfa ayrrlar: a) Doru kombinezonlar snf. f(X) in 1 deeri kar drd kombinezonlardan oluur. b) Yanl kombinezonlar snf. f(X) in 0 deeri kar drd kombinezonlardan oluur. n girili 2**(2**n) adet yaln lojik fonksiyon vardr. ki girili 16 adet yaln lojik fonksiyon vardr:
x y
1.36
2 girili 16 adet yaln lojik fonksiyon (F0F15) X 0 0 1 1 Y 0 1 0 1

0 X VE Y
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15
0 0 0 0
0 0 0 1
0 0 1 0
X
0 0 1 1
Y
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
Y'
1 1 0 0
1 1 0 1
X'
1 1 1 0
1 1 1 1
X YA DA Y
X=Y X TVEYA Y X VEYA Y (X VEYA Y)'
1 X TVE Y (X VE Y)'
1.37
Lojik Fonksiyonlarn Gsterilii Ayn lojik fonksiyon farkl yntemler ile gsterilebilir. Bu fonksiyona ilikin devre tasarlanrken bu gsterilimlerden uygun olan kullanlr. Doruluk Tablosu le Gsterilim Tm giri kombinezonlar iin kn (veya klarn) alaca deerler tablo halinde yazlr. Saysal Gsterilim Giri kombinezonlar 2'li saylarla kodlandna gre her kombinezona 10 tabannda bir numara verilir. Fonksiyon hangi giri kombinezonlar iin lojik "1" deeri (ya da lojik "0") retiyorsa o kombinezonlarn numaralar listelenir.
1.38
rnek: Tmyle tanmlanm, yaln bir fonksiyonun gsterilimi:

No 0 1 2 3 x1 0 0 1 1 x2 0 1 0 1 y 1 0 1 0 y=f(x1,x2)= 1(0,2)
Ayn fonksiyon lojik 0 reten kombinezonlar ile de gsterilebilir.

y=f(x1,x2)= 0(1,3)
rnek: Tmyle tanmlanm, genel bir fonksiyonun gsterilimi: Her k iin yukardaki gsterilim uygulanr.
No 0 1 2 3 x1 0 0 1 1 x2 0 1 0 1 y1 y2 1 1 0 1 1 0 0 0 y1=f(x1,x2)= 1(0,2) y2=f(x1,x2)= 1(0,1)
Ayn fonksiyon lojik 0 reten kombinezonlar ile de gsterilebilir.

y1=f(x1,x2)= 0(1,3) y2=f(x1,x2)= 0(2,3)
1.39
rnek: Tmyle tanmlanmam, genel bir fonksiyonun gsterilimi: Bu durumda sadece lojik "1" veya lojik "0" reten klar gstermek yeterli deildir.
No 0 1 2 3 x1 0 0 1 1 x2 0 1 0 1 y1 y2 1 1 0 0 0 y1 = f(x1,x2) = 1(0) + 0(1,3) veya y1 = f(x1,x2) = 1(0) + (2) veya y1 = f(x1,x2) = 0(1,3) + (2) y2 = f(x1,x2) = 1(0) + 0(2) veya y2 = f(x1,x2) = 1(0) + (1,3) veya y2 = f(x1,x2) = 0(2) + (1,3)
1.40
Grafik Gsterilim
Girii kombinezonlar Bn kmesinin elemanlar olduklarna gre n boyutlu uzaydaki bir hiperkpn kelerini olutururlar. Fonksiyonun doru noktalarn (lojik 1) reten kombinezonlar kp zerinde iaretlenir. Fonksiyonun giri says kpn boyutunu belirler.
n giri n boyutlu kp Boole Kpleri:

1-boyutlu 0 X 1 01 Y 00 111 X 10 0111 1111 11 2-boyutlu
4-boyutlu 3-boyutlu Y Z 000 X 101 Y 0000 Z X W 1000

1.41
rnek:
A 0 0 1 1
B 0 1 0 1
F 1 0 1 0
01 B 00 A
11
10
rnek:
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
F 0 0 0 1 0 1 1 1
111
B C 000 A
101
Giri says arttka izimin zorlamas nedeniyle, Boole kpleri lojik fonksiyonlarn gsterilmesi iin pratikte kullanlan bir yntem deildir. Grafik gsterilim lojik fonksiyonlarn anlalmas ve bundan sonraki konularn anlatlmas asndan yararldr.
1.42
Karnaugh Diyagramlar (Karnaugh Map)
Boole kplerinin dzlem zerindeki iz dmleri olarak dnlebilir.

No 0 1 2 3 A 0 0 1 1 B 0 1 0 1 F 1 0 1 0 B 0 A 10 1
0 2
01 B 00
11
0 1 1
1 3
1 0 0
A 0 1
0 1
0 1 0
2 3
1 1 0
veya
Tablolarn gzleri Gray koduna gre dzenlenir. Yan yana gzlere ait kombinezonlarn bitiik olmas salanr.
A BC 0 1 011 00
1 5
111 110 001 100 101 A
01
3 7
11
2 6
10
010 B C 000
BC
000 001 011 100 101 111 010 110
0 4
1.43
4 girili bir fonksiyona ilikin Karnaugh diyagram:
CD 00 AB
00 01 11 10 0 4 12 8 1
01
11 10 3 7 15 11 2 6 14 10
5 13 9
rnek:
No 0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
111 A B C 000 A 101 BC 00
1
01
11
3 7
10
2 6
0 0 1
0 40
1 1
0 1
51
1.44
arpmlarn toplam () eklindeki cebirsel gsterilime doruluk tablosundan 1. kanonik alm ile geilir. Toplamlarn arpm () eklindeki cebirsel gsterilime doruluk tablosundan 2. kanonik alm ile geilir. 1. Kanonik Alm: arpmlarn Toplamlar eklindeki gsterilim fonksiyonun "doru" noktalarna ilikin arpmlarn (monomlarn) toplamndan oluur. Bu arpmlara minterim denir. Bir minterimde fonksiyonun tm giri deikenleri bulunur ve her minterim sadece bir doru kombinezona kar gelir.
"Doru" deer reten kombinezonlar: F = 001 011 101 110 111 Minterimlerin Toplam: F = A'B'C + A'BC + AB'C + ABC' + ABC A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 0 1 0 1 1 1 F' 1 0 1 0 1 0 0 0
Cebirsel Gsterilim
Fonksiyonun tmleyeni de benzer ekilde "yanl" noktalardan hareket edilerek yazlr:
F' = A'B'C' + A'BC' + AB'C'

1.45
Minterimlerde her deikenin ya kendisi ya da tmleyeni yer alr (kisi ayn anda olamaz). Kanonik alm fonksiyonun en basit cebirsel ifadesi deildir. ounlukla kanonik almlar yalnlatrlabilir (basitletirilebilir).
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 minterimler A'B'C' m0 A'B'C m1 A'BC' m2 A'BC m3 AB'C' m4 AB'C m5 ABC' m6 ABC m7
F nin Kanonik alm: F(A, B, C) = m(1,3,5,6,7) = m1 + m3 + m5 + m6 + m7 = A'B'C + A'BC + AB'C + ABC' + ABC F = A, B, C (1,3,5,6,7) eklinde de yazlabilir.
Kanonik almn basitletirilmesi F(A, B, C) = A'B'C + A'BC + AB'C + ABC + ABC' = (A'B' + A'B + AB' + AB)C + ABC' = ((A' + A)(B' + B))C + ABC' = C + ABC' = ABC' + C 3 deikenli minterimlerin = AB + C
simgesel gsterilimi
1.46
2. Kanonik Alm: Toplamlarn arpm eklindeki gsterilim fonksiyonun "yanl" noktalarna ilikin maksterimlerin arpmndan oluur. Maksterimler tm deikenleri ieren toplamlardr (monallardir). Maksterimler oluturulurken, giri kombinezonunda 0 deerine kar den deikenlerin kendisi, 1 deeri kar denlerin tmleyeni alnr (Minterim oluturmann tersi).
"Yanl" deer reten kombinezonlar: F = 000 010 100 Maksterimlerin arpm: F =(A + B + C) (A + B' + C) (A' + B + C) A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 0 1 0 1 1 1 F' 1 0 1 0 1 0 0 0
Fonksiyonun tmleyeninin 2.kanonik alm benzer ekilde doru" noktalardan hareket edilerek yazlr:
1.47
F' = (A + B + C') (A + B' + C') (A' + B + C') (A' + B' + C) (A' + B' + C')
Maksterimlerde her deikenin ya kendisi ya da tmleyeni yer alr (kisi ayn anda olamaz). Kanonik alm fonksiyonun en basit cebirsel ifadesi deildir. ounlukla kanonik almlar indirgenebilir (basitletirilebilir).
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
maksterimler A+B+C M0 A+B+C' M1 A+B'+C M2 A+B'+C' M3 A'+B+C M4 A'+B+C' M5 A'+B'+C M6 A'+B'+C' M7
F nin kanonik alm: F(A, B, C) = M(0,2,4) = M0 M2 M4 = (A + B + C) (A + B' + C) (A' + B + C) F = A,B,C(0,2,4) eklinde de yazlabilir. ndirgeme F(A, B, C) = (A + B + C) (A + B' + C) (A' + B + C) = (A + B + C) (A + B' + C) = (A + B + C) (A' + B + C) = (A + C) (B + C)
3 deikenli maksterimlerin simgesel gsterilimi

1.48
Kanonik Almlarn Dntrlmesi
Minterim'den maksterime dnm

1. kanonik almda yer almayan minterimlerin indisleri maksterim olarak seilir F(A,B,C) = m(1,3,5,6,7) = M(0,2,4)
Maksterim'den minterime dnm

2. kanonik almda yer almayan maksterimlerin indisleri minterim olarak seilir F(A,B,C) = M(0,2,4) = m(1,3,5,6,7)
Mintermier ile tmleyen ifadenin bulunmas

Almda yer almayan minterimler seilir F(A,B,C) = m(1,3,5,6,7) F'(A,B,C) = m(0,2,4)
Maksterimler ile tmleyen ifadenin bulunmas

Almda yer almayan maksterimler seilir F(A,B,C) = M(0,2,4) F'(A,B,C) = M(1,3,5,6,7)
1.49
Kanonik Almlar ve De Morgan Teoremi

arpmlarn Toplam (Fonksiyonun tmleyeni)
F' = A'B'C' + A'BC' + AB'C'
De Morgan
(F')' = (A'B'C' + A'BC' + AB'C')' F = (A + B + C) (A + B' + C) (A' + B + C) 2. kanonik alm elde edildi
Toplamlarn arpm (Fonksiyonun tmleyeni)

F' = (A + B + C') (A + B' + C') (A' + B + C') (A' + B' + C) (A' + B' + C')
De Morgan
(F')' = ( (A + B + C')(A + B' + C')(A' + B + C')(A' + B' + C)(A' + B' + C') )' F = A'B'C + A'BC + AB'C + ABC' + ABC 1. kanonik alm elde edildi
1.50
Lojik Balalar (Logic Gates)

SRC (BUFFER) Y=X
ANSI/IEEE-1973 ANSI/IEEE-1984
X Y X
X 0 1 X 0 1 X 0 0 1 1 X 0 0 1 1 Y 0 1 0 1 Y 0 1 0 1
Y 0 1 Y 1 0 Z 0 0 0 1 Z 0 1 1 1
TMLEME (NOT) X'
VE (AND)
XY
X Y
X y
&
VEYA (OR)
X+Y
X Y
X y
2.1
TVE (NAND)
(xy)'
X Y
X y
&
X 0 0 1 1 X 0 0 1 1 X 0 0 1 1 X 0 0 1 1
Y 0 1 0 1 Y 0 1 0 1 Y 0 1 0 1 Y 0 1 0 1
Z 1 1 1 0 Z 1 0 0 0 Z 0 1 1 0 Z 1 0 0 1
TVEYA (NOR)
(x+y)' X
Y
X y
YA DA (XOR) xy'+x'y
XY
X Y
X Z y
=1
EDEER (XNOR) xy+x'y'
X Y Y
X Z y
=1
2.2
Tmdevreler ( Integrated Circuits IC ) Lojik balalar, tmdevrelerin iinde yer alacak ekilde retilir ve pazarlanrlar. Bir tmdevrede, byklne ve balacn giri saysna bal olarak birden fazla lojik bala yer alr. Tmdevreler, farkl ekillerde retilirler. Laboratuvar ortamnda en ok karlaacanz tip, dikdrtgen eklinde olan, bacaklar iki sra halinde kenarlarda yer alan tmdevrelerdir. Bu tmdevreler dual in-line pin (DIP) olarak adlandrlrlar. Dual in-line Pin (DIP) Tmdevreler
pin 1 pin 1 pin 1 pin 14 pin 20 pin 28
1" 0.
1" 0.
pin 8
pin 11
0 .3 "
pin 15
0.6"
1" 0.
(a)
0. 3"
(b)
(c)
2.3
74xx Serisi Tmdevrelere rnekler
Tmdevreler ile ilgili bilgiler tmdevre kataloglarnda yer alrlar.

2.4
Pozitif ve Negatif Lojik Sfr ve 1 deerini alan giriler ve klar, genel olarak, fiziksel bir bykln 2 farkl seviyesine kar der: Gerilim, akm, basn v.b. Yksek seviyeye 1, alak seviyeye 0 kar drlyorsa buna pozitif lojik, aksi halde negatif lojik denir. L (Low) dk seviye, H (High) yksek seviye olmak zere, 2 girili 1 kl bir kapnn giri-k ilikisi aada gsterilmitir. Pozitif lojik kullanld takdirde fiziksel devre bir VE kaps, negatif lojik kullanld takdirde de bir VEYA kaps gereklemektedir. Bir lojik devrenin tmnde ya pozitif ya da negatif lojik kullanlr. Fiziksel Devre Giriler: x1 L L H H x2 L H L H k: z L L L H x1 0 0 1 1 Pozitif Lojik Giriler: x2 0 1 0 1 k: z 0 0 0 1 x1 1 1 0 0 Negatif Lojik Giriler: x2 1 0 1 0 k: z 1 1 1 0
2.5
Lojik Fonksiyonlarn Balalar le Gereklenmesi

ABC
arpmlarn Toplam
VE (AND) kaplar arpmlar gerekler VEYA (OR) kaps toplamay gerekletirir
Toplamlarn arpm
VEYA (OR) kaplar toplamalar gerekler VE (AND) kaps arpm gerekletirir
2.6
A 0 0 0 0 1 1 1 1
A
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
F 0 1 0 1 0 1 1 1
F' 1 0 1 0 1 0 0 0
Doruluk tablosu verilen fonksiyonun lojik balalar ile gereklenmesi

F(A, B, C)= = = F(A, B, C)= = = m(1,3,5,6,7) 1. kanonik alm A'B'C + A'BC + AB'C + ABC' + ABC = F1 AB+C = F2 (sadeletirilmi) M(0,2,4) 2. kanonik alm (A + B + C) (A + B' + C) (A' + B + C) = F3 (A + C) (B + C) = F4 (sadeletirilmi)
F1 = F2 = F3 = F4
B F1 C
1. kanonik alm (arpmlarn topl.)
F2
indirgenmi arpmlarn topl.
F3
2. kanonik alm (toplamlarn arp.) indirgenmi toplamlarn arp.
F4
Bir lojik ifade farkl ekillerde lojik balalar kullanlarak gereklenebilir. rnek: Z = A' B' (C + D) = (A' (B' (C + D)))
A B C D Z
A B C D C+D B'(C+D)
3 girili kap
Sadece 2 girili kaplar
Elinizde var olan fiziksel kaplara gre lojik ifadeyi dzenlemek gerekir.
2.8
Yetkin lemler
VE, VEYA, TMLEME ilemleri ile tm lojik fonksiyonlar gereklemek mmkndr (Boole cebrinin tanmndan). Bu nedenle bu ilemler yetkin bir ilem kmesi olutururlar. Bu ilemelerin dnda TVE (NAND) ilemi de tek bana yetkin bir ilemdir. Benzer ekilde TVEYA (NOR) da yetkin bir ilemdir. VE, VEYA, TMLEME ilemlerinin her birini sadece TVE veya TVEYA kaplar kullanarak gerekletirmek mmkndr. simgesi TVE ilemini, / simgesi ise TVEYA'y gstermek iin kullanlmtr. Buna gre aadaki eitlikler yazlabilir. x'=x x = (x x)' = x' x y=(x y)' x+y=(x' y') de Morgan
x x'
x'= x/x
x'
x y=(x' / y') x+y=(x / y)'
de Morgan
2.9
TVE - TVEYA Arasndaki liki TVE - TVEYA Dnmleri de Morgan: (A + B)'= A' B' (A B)' = A' + B' dier bir yazm ekli: A + B = (A' B')' (A B) = (A' + B')' Buna gre: Girileri tmlenmi TVE kaps, VEYA kapsnn edeeridir. Girileri tmlenmi TVEYA kaps, VE kapsnn edeeridir. Girileri tmlenmi VEYA kaps, TVE kapsnn edeeridir. Girileri tmlenmi VE kaps, TVEYA kapsnn edeeridir.
2.10
Lojik fonksiyonlarn TVE veya TVEYA balalar ile gereklenmesi

TVE yetkin bir ilem olduundan tm lojik fonksiyonlar sadece TVE balalar kullanlarak gereklenebilir. Ayn durum TVEYA balalar iin de geerlidir. arpmlarn toplam (VElerin VEYAs) eklindeki fonksiyonlarn TVE ile gereklenmesi: Bu tr devrelerde tm VE kaplar ve VEYA kaplarnn yerine TVE kaplar yerletirilebilir. Bu deiiklik devrenin k fonksiyonunu etkilemez. Aada gsterildii gibi VE kaplarnn klar, VEYA kaplarnn da girilerine tmleme eleman yerletirilirse TVE kaplar elde edilir. Bir hatta pe pee iki tmleme eleman yerletirilmesi herhangi bir deiiklie neden olmaz.
A B C D
A B Z C D
2.11
Cebirsel olarak snama:

A B C D Z A B C D Z
Z = [ (A B)' (C D)' ]' = [ (A' + B') (C' + D') ]' = [ (A' + B')' + (C' + D')' ] = (A B) + (C D)
2.12
VE lerin VEYA lanmas eklinde devreler sadece TVEYA kullanlarak da gerekletirilebilir. Bu durumda girilere ve ka tmleme elemanlar yerletirmek gerekir.
A B C D A B Z C D NOR 1. Adm NOR A B NOR C D NOR 2. Adm Z NOR Z
Hatrlatma: Tmleme balalar TVE balalar ile gereklenebilir.

2.13
Toplamlarn arpm (VEYAlarn VEsi) eklindeki fonksiyonlarn TVEYA ile gereklenmesi: Bu tr devrelerde tm VEYA kaplar ve VE kaplarnn yerine TVEYA kaplar yerletirilebilir. Bu deiiklik devrenin k fonksiyonunu etkilemez. Aada gsterildii gibi VEYA kaplarnn klarna, VE kaplarnn da girilerine tmleme eleman yerletirilirse TVEYA kaplar elde edilir. Bir hatta pe pee iki tmleme eleman yerletirilmesi herhangi bir deiiklie neden olmaz.
A B C D A B C D
A B Z C D Z
2.14
Lojik Fonksiyonlarn Yalnlatrlmas (ndirgenmesi)

Bir lojik fonksiyonun birok cebirsel ifadesi vardr. Yalnlatrmada ama, belli bir maliyet kriterine gre bu cebirsel ifadeler iinden en uygun olann semektir. Maliyet kriteri uygulamaya gre deiebilir. rnein tasarm aamasnda istenen zellikler unlar olabilir: fadenin az sayda arpm (ya da toplam) iermesi, her arpmda az sayda deiken olmas, devrenin ayn tip balalar (rnein TVE) ile tasarlanabilmesi, elde var olan balalarn kullanlabilmesi gibi. Yalnlatrma le lgili Tanmlar Asal arpm (Temel eren) Prime Implicant: Bir fonksiyonun 1. kanonik almn oluturan arpmlar (minterimler) bu fonksiyon tarafndan rtlrler (ierilirler). Buradaki her arpm sadece bir "doru" noktaya kar gelir. Bu arpmlardan bazlarnn blenleri de o fonksiyon tarafndan rtlrler. Buna gre 1. kanonik almda yer alan baz arpmlar birletirerek daha az deiken ieren ve birden fazla "doru" noktaya kar gelen yeni arpmlar elde edilebilir.
3.1
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
F 0 1 0 1 0 1 1 1
F(A, B, C)= m(1,3,5,6,7) 1. kanonik alm = A'B'C + A'BC + AB'C + ABC' + ABC Bu arpmlar, asal arpm (temel ieren) deildir, nk onlardan daha az deikene sahip olan blenleri de bu fonksiyonun iinde yer almaktadr. Bu durum basitletirme sonucu grlmt ve fonksiyon iin aadaki ifade elde edilmiti. F= AB+C
Buna gre asal arpm (temel ieren) kendi blenleri fonksiyonda yer almayan arpmlardr. rnein yukardaki rnekte ABC' bir asal arpm deildir, nk onun bleni olan AB de fonksiyon tarafndan rtlmektedir. AB monomu ise bir asal arpmdr, nk onun blenleri A ve B fonksiyon tarafndan rtlmez (daha fazla 1 retiyorlar, fonksiyonun ifadesinde yer alamazlar). Yalnlatrma ilemi 2 aamadan olumaktadr: 1. Tm asal arpmlar kmesinin (Tm temel ierenlerin) bulunmas 2. Fonksiyonun tm "doru" noktalarn rtecek ekilde, asal arpmlardan en uygun olanlarn seilmesi.
3.2
Asal arpmlarn Bulunmas: arpm terimlerini (monomlar) birletirmek iin Boole cebrinden yararlanlr. Bu ilemi zellikle byk fonksiyonlar iin elle kat stnde yapmak zor olur. Bu ilemler bilgisayar programlar ile yaplr. Konuyu anlayabilmek iin kat zerinde uygulanabilecek bir yntem ise doruluk tablosunda "1" reten kombinezonlar inceleyerek, bir veya daha fazla deikenin sabit kald kombinezonlar birletirmektir. Deeri sabit kalan deikenler arpmda kalr, deienler arpmdan karlr. rnek: A 0 0 1 1 B 0 1 0 1 F 1 0 1 0 F = A'B'+AB' = (A'+A)B' = B' B sabit. Her ikisinde de B=0. B deikeni yeni arpmda yer alacak.
A nn deeri deiiyor. A yeni arpmda olmayacak. B=0 olduu iin yeni arpm: B'
3.3
Yaplan ilemin Boole kpnde gsterilmesi:

A 0 0 1 1 B 0 1 0 1 F 1 0 1 0 01 B 00 A 10 11
Yaplan ilemin Karnaugh diyagramnda gsterilmesi:

A B 0 1
0 2
0 1 1
1 3
1 0 0
Boyutu 0 olan iki nokta birletirilerek boyutu 1 olan bir izgi elde edildi. Bu izgi B=0' yani Bnin tmleyenini temsil etmektedir.
Bu tr gruplamalar Karnaugh diyagramlar ile yapmak daha kolaydr. Bitiiklilik zelliinden yararlanlarak komu noktalar gruplanabilir. Yukarda gruplamann yapld stunda B=0 (sabit), A ise deikendir. Bu stun Bnin tmleyenini temsil etmektedir.
3.4
Ayn anda birden fazla deiken sabit kalyorsa gruplama sonucu bu deikenlerin arpm oluur. rnek: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1
011 010 B 000 C 110 001 A 100 101
C 0 1 0 1 0 1 0 1
F 0 0 0 0 0 1 1 1
111
A=1 , C=1 ve sabit. B ise deiiyor. Bu gruplama sonucu AC arpm oluur A=1 , B=1 ve sabit. C ise deiiyor. Bu gruplama sonucu AB arpm oluur
BC 0 A 1 B
AB AC
00
01
11
10
0 0
0 1
C
0 1
0 1
AB
3.5
AC
Gruplamalarda 2'den daha fazla nokta da birletirilebilir. rnek:

011 010 B C 000 110 001 A 100 101
F(A,B,C) = (4,5,6,7)
111
A=1 ve sabit. B ve C ise deiiyor. Kpn bu yz A y temsil ediyor.
BC 0
00
01
1 5
11
3 7
B
2 6
10
A 1
0 4
0 1
0 1
0 1
0 1
3.6
Asal arpmlarn Karnaugh Diyagramlar le Bulunmas:
Karnaugh diyagramlarndaki bitiiklilik ve evrimlilik zellii nedeniyle komu gzler arasndaki geilerde sadece 1 deiken (giri) deer deitirir, dierleri sabit kalr. Girilerin sabit kald komu gzlerdeki "doru" noktalar 2'li, 4'l, 8'li gruplarda toplamak mmkndr. Aada 3 ve 4 deikenli Karnaugh diyagramlar iin girilerin sabit kaldklar alanlar gsterilmitir
A BC 0 00
1 5
01
3 7
11
B
2 6
10
A 1
0 4
Ayn diyagram, deikenler farkl ekillerde yerletirilerek de yandaki gibi oluturulabilir. CD 00 AB 00 0 01 4 C 01

1 5 13 9
AB 0
00
2 3
01
6 7
11
A
4 5
10
C 1
0 1
11
3 7 15 11
10
2 6 14 10
11 12 10 8
3.7
rnek: Aada verilen fonksiyonun asal arpmlarnn bulunmas F(A,B,C,D) = (0,2,5,8,9,10,11,12,13,14,15)

F CD 00 AB 00 1 01 A 11 10
0 1 1
01
0 1 1 1
C 11 10
0 0 1 1 1 0 1 1
Asal arpmlar: A , B'D , BC'D
Asal arpmlar bulunurken fonksiyonun "doru" noktalar mmkn olan en byk gruplara yerletirilirler. Bir grupta yer alan "doru" nokta daha kk bir gruba yerletirilmez. rnein ayr ayr 4 'l gruplarda bulunan iki nokta birletirilerek 2'li yeni bir grup oluturmaya gerek yoktur. Ancak noktalardan biri daha byk bir gruba ait deilse (yukardaki 0101 gibi) o nokta gruptaki baka bir nokta ile kmelenebilir.
3.8
Tm Asal arpmlar Kmesinin (Temel eren Tabannn) Bulunmas: Lojik devre tasarmnda yalnlatrma ilemi o fonksiyonun btn asal arpmlarnn bulunmasyla balar. Btn asal arpmlarn oluturduu kmeye tm asal arpmlar kmesi (tm temel ieren taban) denir. ndirgemenin 2. aamasnda fonksiyonun btn doru noktalarn rtecek ekilde, tm asal arpmlar kmesinden en uygun asal arpmlar seilir. Fonksiyonun btn doru noktalarn rten asal arpmlarn oluturduu kmeye yeterli taban denir. Yeterli tabandan bir asal arpm kaldrlrsa fonksiyonun tm doru noktalar rtlmemi olur. Buna gre bir fonksiyonu yalnlatrma ilemi en uygun (ucuz) yeterli taban bulmak demektir. rnek: Aadaki fonksiyonun tm asal arpmlar kmesini bulunuz.
A BC 0 A 1 00 01 11 B 10
Asal arpmlar: BC' , A'B , A'C , AB' , B'C , AC'
1 1 1
C
1 1
3.9
Ayn fonksiyonun bir ok yeterli taban olabilir.

A BC 0 A 1 BC 0 A 1 BC 0 A 1 BC 0 A 1 00 01 11 B 10
1 1
00
1
C
1 1
F(A,B,C)= A'B + B'C + AC'
1
01 11 B
10
1 1
00
1
C
1 1
F(A,B,C)= A'B + BC' + B'C + AB'
1
01 11 B
10
1 1
00
1
C
1 1
F(A,B,C)= BC' + A'C + AB'
1
01 11 B
10
Yeterli tabandan bir asal arpm kaldrldnda tm doru noktalar kapsanmam olur.
F(A,B,C)= BC' + A'C + B'C + AC'
1 1 1
C
1 1
Balca Nokta ve Gerekli Asal arpm:

Baz fonksiyonlarda baz doru noktalar sadece bir asal arpm tarafndan rtlrler. Bu noktalara balca nokta denir. Bu noktalar rten asal arpmlara da gerekli asal arpm denir. Gerekli asal arpmlar fonksiyonun yeterli tabannda mutlaka yer alrlar. nk balca noktalarn baka asal arpmlar tarafndan rtlmesi mmkn deildir. rnek:
F CD 00 AB 00 01 A 11 10 1 1 1 01 1 1 1 1 D 1 11 10 1 1 1 B C
Tm Asal arpmlar Kmesi

, BC' , AC' , BD' , A'CD'
C'D
, AB'D
Balca Noktalar 0001 0010 1000 1110 1011
Gerekli arpmlar C'D A'CD' AC' BD' AB'D
Buradaki gerekli asal arpmlar fonksiyonun tm doru noktalarn rtmektedir. F= C'D + A'CD' + AC' + BD' + AB'D
3.11
rnek: Bir fonksiyonun tm asal arpmlar kmesinin, balca noktalarnn ve gerekli arpmlarn bulunmas.
F CD 00 AB 00 1 01 A 11 10 D 1 1 1 01 C 11 10 1 1 1 1 1 1 1 B
Tm Asal arpmlar Kmesi:

CD , AB , A'C , BC , A'D' , BD'
Balca Noktalar 0000 1101 1011
Gerekli arpmlar A'D' AB CD
3.12
Yalnlatrma: Uygun Asal arpmlarn Seilmesi

Tm asal arpmlar kmesi bulunduktan sonra, fonksiyonun tm doru noktalarn rtecek ekilde en uygun (ucuz) asal arpmlarn seilmesi gerekir. Bu seimi yapmak iin kullanlan yntemlerden biri seenekler tablosu yntemidir. Seenekler Tablosu: Fonksiyonun asal arpmlar bulunduktan sonra bu arpmlara isimler verilir. rnein A, B, C, .. gibi. Verilen bir maliyet kriterine gre her asal arpmn maliyeti hesaplanr. Seenekler tablosu bir matris eklinde hazrlanr. Tablonun satrlarnda, fonksiyonun asal arpmlarnn isimleri yer alr. Stunlarda ise o fonksiyonun doru noktalarnn numaralar bulunur. En son stuna asal arpmlarn maliyetleri yazlr. Bir asal arpm bir noktay rtyorsa matrisin ilgili gzne X konur.
3.13
rnek: Verilen fonksiyonun tm asal arpmlar kmesini bulunuz ve seenekler tablosunu oluturunuz. f(x1, x2, x3, x4)=m(2, 4, 6, 8, 9, 10, 12, 13, 15) Maliyet hesabnda her deiken 2 birim, her tmleme ilemi 1 birim maliyete sahip olacaktr. x3 f xx
3 4
x1x2
00
01
11 10 1
00 01 1 1 1 1 1 1
x1
11 10
x2
1
x4
x1 x3'

x2 x3' x4' x1'x2 x4' x1 x2 x4 x1'x3 x4' x2' x3 x4' x1 x2' x4'
rtt Noktalar:8,9,12,13 4,12

Semboller: Maliyetler:
A 5
B 8
C 8
4, 6
D 6
13, 15
E 8
2, 6
F 8
2, 10
G 8
8, 10
3.14

x1 x3' x2 x3' x4' x1'x2 x4' x1 x2 x4 x1'x3 x4' x2' x3 x4' x1 x2' x4'
rtt Noktalar:8,9,12,13 4,12
A 5
B 8
C 8
4, 6
D 6
13, 15
E 8
2, 6
F 8
2, 10
G 8
8, 10
Fonksiyonun "doru" noktalar

A B C D E F G 2 4 6 8 9 10 12 13 15 Maliyet X X X X 5 X X 8 X X 8 X X 6 X X 8 X X 8 X X 8
Asal arpmlar
3.15
Seenekler Tablosunun ndirgenmesi 1. Balca noktalar belirlenir. Bir stunda sadece bir tane X varsa o stundaki nokta balca noktadr. Balca noktay rten asal arpm (gerekli asal arpm) mutlaka fonksiyonun ifadesinde yer alacandan seilir. Bu asal arpma ait satr ve onun rtt noktalara ait stunlar tablodan kaldrlr. 2. Tabloda j. satrn X olan her gznde i. satrda da X varsa i. satr, j. satr rtyor denir. Yani j. satrn rtt btn noktalar i. satr da rtyordur. Eer i. satr j. satr rtyorsa ve i. satrdaki maliyet j. satrdaki maliyetten kkse veya ona eitse j. satr (rtlen satr) tablodan kaldrlr. 3. Bir stun baka bir stunu rtyorsa rten stun (daha fazla X'e sahip olan) tablodan silinir. Bu kurallar pe pee uygulanarak fonksiyonun doru noktalar toplam maliyet en az olacak ekilde rtlmeye allr.
3.16
rnek: Aada verilen fonksiyona ait seenekler tablosunu indirgenmesi. f(x1, x2, x3, x4)=m(2, 4, 6, 8, 9, 10, 12, 13, 15) Fonksiyonun "doru" noktalar
x1 x3'
A B C D E F G
2 4 6 8 9 10 12 13 15 Maliyet X X X X 5 X X 8 X X 8 X X 6 X X 8 X X 8 X X 8
1. Adm: Bu tabloda 9 ve 15 balca noktalardr. A ve D gerekli arpmlar olduklar iin onlara ait satr ve rttkleri stunlar tablodan kaldrlr. Bu arpmlar daha sonra sonucu olutururken kullanlmak zere iaretlenir.
3.17
x2 x3' x4' x1'x2 x4' x1'x3 x4' x2' x3 x4' x1 x2' x4'
2 4 6 10 Maliyet B x 8 C x x 8 E x x 8 F x x 8 G x 8
2. Adm: Bu tabloda C, B'yi rter. Maliyetleri ayn olduu iin rtlen satr(B) tablodan silinir. Benzer ekilde F, G'yi rter ve maliyetleri ayndr. Bu nedenle G satr tablodan silinir. Bu arpmlar sonu ifadede yer almayacaktr.
x1'x2 x4'
x1'x3 x4'
x2' x3 x4'
2 4 6 10 Maliyet C x x 8 E x x 8 F x x 8
3. Adm: Bu tabloda 4 ve 10 balca noktalardr. Bu nedenle C ve F arpmlarn almak gerekir. Bu iki asal arpm seildiinde tm noktalar rtlm olur.
3.18
Sonu: aretlenmi olan asal arpmlar fonksiyonun en ucuz ifadesini olutururlar. Seilen asal arpmlar: A + D + C + F Toplam Maliyet= 5 + 6 + 8 + 8 = 27 f(x1, x2, x3, x4) = x1 x3' + x1 x2 x4 + x1'x2 x4' + x2' x3 x4' Karnaugh diyagram ile hangi asal arpmlarn seildiini grebiliriz. f x3x4
x1x2
00 01 1 1 1 1 1 1 1 00 01 11 10 1 1
x3
x1
11 10
x2
x4
x1 x3'
Bu seimde tm 1ler rtlmeli ve bir fazlalk olmamal. Seilmi olan asal arpmlar bir yeterli taban oluturmal. Yani arpmlardan biri kaldrldnda tm noktalar rtlememeli.
x1'x2 x4' x1 x2 x4 x2' x3 x4'
3.19
Tmyle Tanmlanmam Fonksiyonlarn Yalnlatrlmas Hatrlatma:Tmyle tanmlanmam fonksiyonlarda, baz giri kombinezonlar iin fonksiyonun alaca deer belirsizdir (nemli deildir). nk bu giri kombinezonlar ilgili devrede fiziksel olarak oluamazlar ya da tasarmc tarafndan yasaklanmlardr. I8 I4 I2 I1 O8 O4 O2 O1 rnek BCD saylar 1 arttran devre:
I1 I2 I4 I8 O1 O2 O4 O8 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 X X X X X X 0 0 0 1 1 1 1 0 0 0 X X X X X X 0 1 1 0 0 1 1 0 0 0 X X X X X X 1 0 1 0 1 0 1 0 1 0 X X X X X X
Bu giriler iin devrenin (fonksiyonun) klarnn alaca deer belirsizdir. Belirsiz deerleri gstermek iin X yerine sembol de kullanlr.
3.20
Yalnlatrma ileminde, belirsiz deerler () en ucuz ifadeyi elde edecek ekilde gerektiinde lojik 0 gerektiinde lojik 1 olarak seilebilirler. Tm asal arpmlar kmesi bulunurken daha basit arpmlar elde etmek iin (Karnaugh diyagramnda daha byk gruplamalar yapabilmek iin) ler 1 olarak seilir. Seenekler tablosunda kapsanmas gereken noktalar yazlrken ler 0 olarak seilir. nk bu noktalarn arpmlar tarafndan rtlmesine gerek yoktur. rnek: Aada verilen tmyle tanmlanmam fonksiyonu en dk maliyetle tasarlaynz. f(x1, x2, x3, x4)=m(2, 4, 8, 9, 13, 15 ) + (6,10,12) (Not: f(x1, x2, x3, x4)=1(2, 4, 8, 9, 13, 15 ) + (6,10,12) eklinde de yazlabilir.) Maliyet hesabnda her deiken 2 birim, her tmleme ilemi 1 birim maliyete sahip olacaktr.
3.21
f x3x4
x1x2
00 01
00
01
11 10 1
x3
1 1 1 1 1
x1
11 10
x2
Asal arpmlar bulunurken ler 1 olarak seilir.
x4
x1 x3'

rtt Noktalar: 8,9,13
A 5
B 8
4
C 8
4
D 6
13,15
E 8
2
F 8
2
G 8
8
3.22

x1 x3' x2 x3' x4' x1'x2 x4' x1 x2 x4 x1'x3 x4' x2' x3 x4' x1 x2' x4'
rtt Noktalar: 8,9,13
A 5
B 8
4
C 8
4
D 6
13,15
E 8
2
F 8
2
G 8
8

A B C D E F G 2 4 8 9 13 15 Maliyet X X X 5 X 8 X 8 X X 6 X 8 X 8 X 8
Asal arpmlar
Tablo oluturulurken ler 0 olarak seilir. Bu noktalarn rtlmesine gerek olmadndan ler seenekler tablosunda yer almazlar.
3.23

Asal arpmlar
A B C D E F G 2 4 8 9 13 15 Maliyet X X X 5 X 8 X 8 X X 6 X 8 X 8 X 8
1. Adm: Bu tabloda 9 ve 15 balca noktalardr. A ve D gerekli arpmlar olduklar iin onlara ait satr ve rttkleri stunlar tablodan kaldrlr. Bu arpmlar daha sonra sonucu olutururken kullanlmak zere iaretlenir.
3.24
x2 x3' x4' x1'x2 x4' x1'x3 x4' x2' x3 x4'
2 4 Maliyet B x 8 C x 8 E x 8 F x 8
2. Adm: B ve C ayn noktalar rtmektedir ve maliyetleri eittir. Bu nedenle bu iki arpm arasnda bir seim yapmak mmkn deildir. Verilen maliyet kriterine gre herhangi biri seilebilir. Ayn durum E ve F arpmlar iin de geerlidir. Buna gre fonksiyon aadaki ifadelerden herhangi biri kullanlarak gereklenebilir: f= A + D + B + E = x1 x3' + x1 x2 x4 + x2 x3' x4' + x1'x3x4' f= A + D + B + F = x1 x3' + x1 x2 x4 + x2 x3' x4' + x2' x3x4' f= A + D + C + E = x1 x3' + x1 x2 x4 + x1'x2 x4' + x1'x3x4' f= A + D + C + F = x1 x3' + x1 x2 x4 + x1'x2 x4' + x2' x3x4' Tm tasarmlarn maliyeti eittir (27).
3.25
Genel Fonksiyonlarn Yalnlatrlmas Hatrlatma: Genel fonksiyonlarn birden fazla k vardr. x1 x2 x3 y1 y2 000 001 010 011 100 101 110 111 1 1 0 1 0 0 1 0 0 1 1 0
x1 x2 x3
y1= f1(x1,x2 ,x3) y2= f2(x1,x2 ,x3)
y1 y2
Genel fonksiyonlar yalnlatrlrken her ka ait fonksiyon iin ayr ayr tm asal arpmlar kmesi bulunur ve bunlarn iinden seim yaplr. Burada dikkat edilmesi gereken nokta her iki k iin ortak arpmlarn kullanlmaya allmasdr.
3.26
Tm Asal arpmlar Kmesinin Tablo Yntemiyle (Quine-McCluskey) Bulunmas

Karnaugh diyagramlar grsel zellikleri nedeniyle az deikenli fonksiyonlarla ilgili almalarda kolaylk salarlar. Ancak deiken says 5 ve daha fazla olduunda Karnaugh diyagramlarn izmek ve bitiiklilik zelliini kullanmak zorlar. Tablo yntemi (Quine-McCluskey) ise sistematik baz ilemlerin pe pee tekrarlanmasndan olumaktadr. Bu ilemleri elle yapmak fazla zaman alabilir, ancak sz konusu ilemleri bilgisayar program ile gerekletirmek kolaydr. Tablo Yntemi: Hatrlanaca gibi, asal arpmlar bulmak iin 1 deeri reten ve bitiik olan giri kombinezonlar (minterimler) gruplanmaya allyordu. Sadece bir deikenin deitii (bitiik) olan kombinezonlar ayn gruba alnyordu. Tablo ynteminde 1 deeri olan her kombinezon (minterim) dier minterimler ile karlatrlr. Eer iki kombinezon arasnda sadece bir giri (deiken) farklysa o iki kombinezon gruplanr. Farkl olan deiken silinerek yeni terim elde edilir. Bu durum hi gruplama yaplamayana kadar devam eder. Hi bir gruba girmeyen terimler asal arpmlardr.
3.27
Yntem: Karlatrma kolayl salamak iin iindeki 1'lerin saysna gre kombinezonlar kmeleyin. Komu kmlerdeki kombinezonlar karlatrn. Tek giriin farkl olduu kombinezonlar gruplayp yeni kombinezonlar oluturun. Yeni kombinezonlarda deeri deien giri yer almayacaktr. Bir gruba girmi olan kombinezonlar iaretleyin. Yeni oluan kombinezonlar zerinde de ayn gruplama ilemlerini yeni gruplar olumayncaya kadar srdrn. Hi bir gruba girmemi olan kombinezonlar (iaretsizler) tm asal arpmlar kmesini olutururlar. Quine-McCluskey yntemi sadece tm asal arpmlar kmesini (tm temel ieren tabann) bulmamz salar. Yalnlatrma ilemi iin yine seenekler tablosunu kullanmamz gerekecektir.
3.28
rnek: Aada verilen fonksiyonun tm asal arpmlar kmesini Quine-McCluskey yntemiyle bulunuz. f(x1, x2, x3, x4)= m(0, 1, 2, 8, 10, 11, 14, 15 ) K.No x1 x2 x3 x4 0 1 2 8 10 11 14 15 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0

K.No x1 x2 x3 x4 0,1 0,2 0,8 2,10 8,10 10,11 10,14 11,15 14,15 0 0 1 1 1 1 1 0 0 0 0 0 0 1 0 0 1 1 1 1 1 0 0 0 0 0 1 -
K.No x1 x2 x3 x4 0,2,8,10 - 0 - 0
0,8,2,10 - 0 - 0 10,11,14,15 1 - 1 10,11,14,15 1 - 1
1 0 1 1 1 1 1 0 1 1 1 1
Ayn olanlar yazmaya gerek yok
Tm asal arpmlar kmesi (aretsiz olanlar): x1' x2' x3' , x2' x4' , x1 x3 En ucuz zm elde etmek iin bu aamadan sonra seenekler tablosu oluturulur ve en ucuz yeterli taban bulunur.
3.29
Tmletirilmi Kombinezonsal Devre Elemanlar Saysal sistemlerin gerekletirilmesinde oka kullanlan lojik devreler, klasik balalarn bir araya getirilmesiyle tmletirilmi devre olarak retilirler ve satlrlar. Balalar yerine bu devrelerin kullanlmas tasarmlar kolaylatrr. Tmdevreler ierdikleri kap saysna gre eitli gruplara ayrlrlar. Tmletirme dzeylerine gre gruplama: Kk lekli Tmletirme (Small-Scale Integration SSI): Bu gruptaki tmdevreler 10 taneden az lojik kap ierirler. rnein 7400 4 adet TVE kaps ierir. Orta lekli Tmletirme (Medium-Scale Integration MSI): Bu gruptaki tmdevreler 10 ile 1000 tane arasnda lojik kap ierirler. Toplayc, veri seici, kod zc elemanlar bu gruba girer. Byk lekli Tmletirme (Large-Scale Integration LSI): Bu gruptaki tmdevreler binler mertebesinde lojik kap ierirler. Mikroilemciler, bellekler bu grupta yer alrlar. ok Byk lekli Tmletirme (Veri Large-Scale Integration VLSI): Bu gruptaki tmdevreler yzbinlerce ve daha fazla sayda lojik kap ierirler. rnek: Gelimi mikroilemciler ve byk bellek tmdevreleri.
4.1
Yarm Toplayc (Half Adder): ki adet birer bitlik sayy toplayan bir devredir. a: Birinci Say a s b: kinci Say Yarm s: Sonu c b Toplayc c: Elde k Doruluk tablosundan devrenin ifadesi elde edilir. s= ab' + a'b c= ab Bu devre yanda gsterildii gibi YA DA (DARVEYA) balac kullanlarak da gereklenebilir. s= a b c= ab
a 0 0 1 1
b 0 1 0 1
c 0 0 0 1
s 0 1 1 0
a b a b a b a b s
4.2
Tam Toplayc (Full Adder):: ki adet birer bitlik sayy eldeli olarak toplayan devredir. a: Birinci Say b: kinci Say ci: Elde Girii s: Sonu co: Elde k
a 0 0 0 0 1 1 1 1
01 11
a b ci
Tam Toplayc
s co
s bc i a 00 0 0
a 1
b 01 11 10
b 0 0 1 1 0 0 1 1
b
ci 0 1 0 1 0 1 0 1
10
co 0 0 0 1 0 1 1 1
s 0 1 1 0 1 0 0 1
1 0
ci
0 1
1 0
co a
bci
0
00
0 0
0 1
ci
1 1
0 1
a 1
s= a'b'ci + a'bci'+ ab'ci'+ abci s= a (b ci) s= a b ci

co = aci + bci+ ab
4.3
ki adet yarm toplayc ve bir adet VEYA kaps kullanarak bir tam toplayc gereklenebilir: a b ci
a1 b1 s1 Yarm Toplayc c1 1 a2 b2 s2 Yarm Toplayc c2 2
s c0
a b
a1 b1
s1
a2 b2
s2
c1
s= (a b) ci s= a b ci co = (ab)ci+ ab co = (ab' + a'b)ci+ ab co = ab'ci + a'bci+ ab co = aci + bci+ ab
c2
Yarm Toplayc 1
Yarm Toplayc 2
co ci
4.4
ki adet n bitlik 2li sayy toplayan devredir. Toplanmak istenen saylarn basamak saysna bal olarak bir bitlik tam toplayclar pe pee balanarak ikili paralel toplayclar gereklenebilir. Aada 4 bitlik bir ikili toplayc gsterilmitir.
n-Bitlik kili Paralel Toplayc:
B3 A3
b s a
B2 A2
b s a
B1 A1
b s a
B0 A0
b s a
co TT ci
c3
co TT ci
c2
co TT ci
c1
co TT ci
co
c4
S3
S2
S1
S0 7483 tmdevresi 4 bitlik bir ikili toplaycdr. Bu tmdevre MSI tipindedir.
1. Say: A3A2A1A0 2.Say: B3B2B1B0 Sonu: S3S2S1S0 Elde Girii: c0 Elde k: c4

rnek: 1. Say: 0110 2.Say: 1100 Sonu: 0010 Elde : 1
4.5
Veri Seiciler (Multiplexer): 2n adet veri girii, n adet seme (denetim) girii, 1 adet k vardr. Seme girilerine gelen deere gre, veri girilerinden birindeki deer ka aktarlr. Seme girilerindeki n bitlik ikili say hangi veri giriinin seileceini belirler. Veri seiciler giri saylarna gre m:1 olarak adlandrlr. Burada m veri girilerinin saysn gsterir. rnek: 2:1 Veri seici (kiye bir veri seici olarak okunur)
I0 I1 2:1 VS s Z
lev Tablosu:
s 0 1 Z I0 I1
Doruluk Tablosu:
I1 0 0 0 0 1 1 1 1 I0 0 0 1 1 0 0 1 1 s 0 1 0 1 0 1 0 1 Z 0 0 1 0 0 1 1 1
Lojik ifade:
Z = s' I0 + s I1
4.6
Dier Veri Seici (MUX) rnekleri:

I0 I1 I2 I3
lev Tablosu:
4:1 mux s1 s0 Z
s1s0 00 01 10 11
Z I0 I1 I2 I3
I0 I1 I2 I3 I4 I5 I6 I7
lev Tablosu:
8:1 mux
Lojik fadeler: 2:1 mux: 4:1 mux: 8:1 mux:
s2 s1 s0
s2s1s0 000 001 010 011 100 101 110 111
Z I0 I1 I2 I3 I4 I5 I6 I7
Z = s' I0 + s I1 Z = s1' s0' I0 + s1' s0 I1 + s1 s0' I2 + s1 s0 I3 Z = s2's1's0' I0 + s2's1's0 I1 + s2's1s0' I2 + s2's1s0 I3 + s2s1's0' I4 + s2s1's0 I5 + s2s1s0' I6 + s2s1s0 I7
Genel fade (k:1 Mux):
Z = (m j I j )
j =0
k 1
k=2n , mj= j. minterim
4.7
Veri Seiciler lojik balalar kullanlarak aadaki gibi gereklenebilirler.
2:1 mux
I1 s I0 s1 s0 I0
I1 s I0 s1 s0 I0 I1 I2 I3
4:1 mux
I1 I2 I3
4.8
Byk boyutlardaki veri seiciler, daha kklerin uygun ekilde balanmasyla gereklenebilir. Aada 8:1 veri seicinin 2 farkl ekilde gereklenmesi gsterilmitir. 1. Yntem
I0 I1 I2 I3 I4 I5 I6 I7
0 1 2 3
4:1 mux
1 0 0 1
8:1 mux 2:1 mux Z I0 I1 I2 I3 I4 I5
2. Yntem
0 1 0 1 0 1 0 1
2:1 mux 2:1 mux 2:1 mux 2:1 mux s0

0 1 2 3
8:1 mux
0 1 2 3
4:1 mux
4:1 mux
1 0
s1 s0
s2
Burada s0 ve s1 seme girileri 4:1 veri seicileri iin ortaktr. ki veri seicinin de ayn girii seilir. Hangi veri seicinin knn seileceini ise s2 belirler.
I6 I7
s2 s1
4.9
Veri seicilerin kullanmna bir rnek: Bir toplaycnn giriine istee bal olarak farkl saylar uygulanabilir.
X Sa s
0
Y
1
W
0
Z
1
MUX 1 A
MUX 2 B
Sb
Sa Sb 0 0 0 1 1 0 1 1
Sonu X+W X+Z Y+W Y+Z
Toplayc
Sonu
4.10
Veri Seiciler ile Genel Amal Lojik Devre Tasarm 1:

2n:1 boyutlu bir adet veri seici kullanlarak n girili herhangi bir lojik devre baka bir bala kullanmadan gereklenebilir. Yntem: Tasarlanacak olan fonksiyonun deikenleri (devrenin girileri) veri seicinin seme ularna balanr. Her seme deeri bir giri kombinezonuna kar dtne gre, tasarlanmak istenen fonksiyonun doruluk tablosuna gre veri seicinin veri girilerine lojik "0" veya "1" sabitleri balanr.
rnek: F(A,B,C) = m0 + m2 + m6 + m7 = 1(0,2,6,7) No. A B C F 0 000 1 1 001 0 2 010 1 3 011 0 4 100 0 5 101 0 6 110 1 7 111 1
1 0 1 0 0 0 1 1
0 1 2 3 4 8:1 MUX 5 6 7 S2 S1 S0 A B
C 4.11
Veri Seiciler ile Genel Amal Lojik Devre Tasarm 2:

2n-1:1 boyutlu bir adet veri seici kullanlarak n girili herhangi bir lojik devre ek olarak sadece bir adet tmleme balac kullanlarak gereklenebilir. Yntem: Tasarlanacak olan fonksiyonun deikenlerinden n-1 tanesi veri seicinin seme ularna balanr. Arta kalan deikenin kendisi ya da tmleyeni, doruluk tablosuna gre veri seicinin veri girilerine balanr.
rnek: F(A,B,C) = m0 + m2 + m6 + m7 = 1(0,2,6,7)

Hatrlatma: 1 0 8:1 VS ile zm: 1 Bir nceki yntem 0
0 0 1 1 0 1 2 3 4 8:1 MUX 5 6 7 S2 S1 S0 A
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
F 1 0 1 0 0 0 1 1
4:1 VS ile zm: C' C' 0 1

C' C' 0 1 0 1 4:1 MUX 2 3 S1 S0 A B F
Burada her iki c deeri de ayn tmleme kapsndan elde edilebilir.

4.12
Yayc Makas (Demultiplexer): 1 adet veri girii, n adet seme (denetim) girii, 2n adet k vardr.
Seme girilerine gelen deere gre, veri giriindeki deer klardan birine aktarlr. Dier klar "0" deerini alr. Seme girilerindeki n bitlik ikili say giriteki deerin hangi ka aktarlacan belirler. Yayclar k saylarna gre 1:m olarak adlandrlr. Burada m k saysn gsterir. rnek: 1:2 Yayc Makas (Bire iki yayc olarak okunur) G 1:2 Yayc s
G S O1
O0 O1
lev Tablosu:
s 0 1 O1 O0 0 G G 0
Doruluk Tablosu:
s 0 0 1 1 G 0 1 0 1 O1 0 0 0 1 O0 0 1 0 0
O0
4.13
Kod zcler (Decoder): n adet seme (denetim) girii, 2n adet k vardr.

Seme girilerine gelen deere gre, klardan bir tanesi "1" deerini dierleri "0" deerini alr. Seme girilerindeki n bitlik ikili say hangi kn "1" deerini alacan belirler. Kod zc, giriine sabit "1" deeri verilmi bir yayc makas gibi dnlebilir. Kod zcler seme girii ve k saylarna gre n:2n olarak adlandrlr. Burada n seme girii says, 2n k saysdr. rnek: 3:8 Kod zc
0 1 2 3 3:8 DEC 4 5 6 7 O0 O1 O2 O3 O4 O5 O6 O7
S2 S1 S0
S2 S1 S0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
O7 0 0 0 0 0 0 0 1
O6 0 0 0 0 0 0 1 0
O5 0 0 0 0 0 1 0 0
O4 0 0 0 0 1 0 0 0
O3 O2 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0
O1 0 1 0 0 0 0 0 0
O0 1 0 0 0 0 0 0 0
4.14
3:8 Kod zcnn Yaps
O O O
s0
s1
O O O O O
s2
4.15
Kod zcler ile Genel Amal Lojik Devre Tasarm:

n:2n boyutlu bir kod zc kullanlarak n girili m kl herhangi bir genel fonksiyon ek olarak VEYA balalar kullanlarak gereklenebilir. Yntem: Tasarlanacak olan fonksiyonun deikenleri (devrenin girileri) kod zcnn seme ularna balanr. Kod zcnn her k bir minterime kar der. Gereklenecek olan fonksiyonu oluturan minterimlere ilikin klar VEYA kaplar ile toplanr.
rnek: F(A,B,C) = m0 + m2 + m6 + m7 = 1(0,2,6,7)

0 1 2 3 3:8 DEC 4 5 6 7 S2 S1 S0 A B C
A'B'C' A'B'C A'BC' A'BC AB'C' AB'C ABC' ABC
4.16
rnek: 4 girili 3 kl genel fonksiyon tasarm F1(A,B,C,D) = A' B C' D + A' B' C D + A B C D F2 (A,B,C,D) = A B C' D + A B C F3 (A,B,C,D) = (A' + B' + C' + D')
0 1 2 3 4 5 6 4:16 7 DEC 8 9 10 11 12 13 14 s3 s2 s1 s0 15 A B C D
A'B'C'D' A'B'C'D A'B'CD' A'B'CD A'BC'D' A'BC'D A'BCD' A'BCD AB'C'D' AB'C'D AB'CD' AB'CD ABC'D' ABC'D ABCD' ABCD
F1
F2
F3
4.17
zin Girili (EN) Kod zc:

Kod zclerde izin girii (Enable EN) olabilir. EN girii lojik 1 olduunda kod zc normal ilevini grr. EN girii lojik 0 olduunda kod zcnn tm klar 0 olur. Aada izin girili bir 2:4 kod zc gsterilmitir:
2: 4
Kod zc
4.18
Programlanabilir Lojik Elemanlar (Programmable Logic Device- PLD)

Lojik devre gereklemenin pratik yollarndan biri de programlanabilir lojik elemanlar kullanmaktr. Bu elemanlar, iinde ok sayda TMLEME, VE, VEYA balac bulunduran tmdevrelerdir. Tasarmc bir "programlama" cihaz kullanarak bu balalarn arasnda belli snrlar iinde istedii balantlar gerekletirebilir. Bylece sadece tek bir tmdevre kullanlarak karmak lojik devreler gerekletirilebilir.
giriler
VE dizisi
arpm terimleri
VEYA dizisi
klar
4.19
PLDler iki gruba ayrlrlar: 1. Programmable Logic Array - PLA , 2. Programmable Array Logic - PAL PLAlar VE, VEYA gruplarnn esnek olarak programlanabildii elemanlardr. Bu elemanlarn snrlarn belirleyen parametreleri unlardr:
Programlanabilir Lojik Dizi (Programmable Logic Array - PLA)
Giri says: n k says: m VE kaps says:p Bu tr bir eleman, p arpml n x m PLA olarak adlandrlr. Yandaki ekilde 5 arpml 3x4 bir PLA gsterilmitir.
I2 I1 I0
O3
O2
O1
O0
4.20
Balalarn girilerinde "sigortalar" (fuse) bulunur. PLA'larn trlerine gre iki trl programlama yaplr: a) Normalde (programlamadan nce) tm balantlar vardr. stenmeyen balantlar koparmak iin ilgili sigortalar devre d braklr. b) Normalde (programlamadan nce) hi bir balant yoktur. stenen balantlar gerekletirmek iin ilgili sigortalar devreye sokulur. Bu ilemleri gerekletirmek iin zel yazlmlar ve cihazlar vardr.
A B C
Programlama:
rnek:
F0 = A + B' C' F1 = A C' + A B F2 = B' C' + A B F3 = B' C + A
AB B'C AC' B'C' A
3x4PLA nn i balantlar, programlamadan sonra bu ekilde oluur.

F0
F1
F2
F3
4.21
Basit Gsterilim: izimleri karmak hale getirmemek iin PLA izimlerinde tm hatlar gsterilmez. Onun yerine ilgili kapnn giriine hangi hatlar balanacaksa o hattn stne X konur. rnek: F0 = A B + A' B' F1 = C D' + C' D
A B C D AB A'B' CD' C'D
AB+A'B' CD'+C'D
4.22
Programlanabilir Dizi Lojii (Programmable Array Logic - PAL)

VE Balalarnn girileri PLA'larda olduu gibi esnek bir biimde programlanabilir. Ancak VEYA balalarnn girileri esnek deildir. Her VEYA balacnn giriine sadece belli VE balalarnn klar baldr. rnein ilk VEYA balacnn giriine sadece ilk iki VE balacnn klar gelebilir. PAL'ler daha kolay programlanabilirler, daha ucuzdurlar, daha ok eleman ierebilirler.
4.23
Zaman Diyagramlar (Timing Diagrams) Lojik devrelerin zaman iindeki davranlarn (giri/k ilikisini) gsteren diyagramlardr. x ekseninde zaman, y ekseninde ise girilerin ve klarn lojik deerleri (0/1 veya L/H) yer alr. Daha ayrntl zaman diyagramlarnda y ekseninde elektriksel byklkler de (gerilim veya akm) yazlr. Fiziksel elemanlarn elektriksel zeliklerinden dolay ortaya kan baz durumlarn doruluk tablosu ile gsterilmesi mmkn deildir. Byle durumlarda devrelerin zaman diyagramlarn incelemek gerekir. rnek:
A B C F
A B C AB F
0 0 0 0 0
0 0 1 0 1
5.1
Yandaki diyagramda devrenin sadece lojik davran gsterilmi, daha sonra anlatlacak olan gecikmeler dikkate alnmamtr.
Propagasyon Gecikmesi (Propagation Delay) Lojik elemanlar oluturan elektronik devrelerin fiziksel yaplarndan dolay bir lojik elemann giriine uygulanan iaret (lojik deer) ancak belli bir sre getikten sonra o elemann knda etkili olur. Giri iaretinin elemann iinde yol alarak k etkilemesi iin geen zaman o elamann propagasyon gecikmesini belirler. Propagasyon gecikmesi lojik devrenin alma hzn belirler.
Giri k
tPHL:H'den L'ye gei gecikmesi tPLH:L'den H'ye gei gecikmesi
Giri k tPHL tPLH

5.2
Gecikmeler nedeniyle oluan problemler: Kaza (Hazard) Bir giri deerinin, farkl bir ka yoldan k etkilemesi nedeniyle kta beklenmedik deer deiiklikleri (kazalar) oluur. rnein aadaki devrede B giriinin deeri Z kna iki farkl yoldan etki eder.
A B 1 Z 2 C B'
A C B B' Z
0 0 0 1 0
0 0 1
Tmleme kapsnn gecikmesi
Bu devrenin doruluk tablosu incelendiinde A=0, B=0,C=0 girii iin Z=0 olduu grlr. Bu durumdayken B=1 olursa devrenin knn Z=0 olarak kalmas gerekir. Ancak 1. yol, 2. yola gre gecikmeler asndan daha "ksa" olduundan Z knda anlk bir deiim (kaza) oluur.
Statik - 0 Kaza
5.3
tr kaza (hazard) vardr: a) Statik 0: k lojik 0'da kalmas gerekirken ksa bir sre "1" olup tekrar 0'a iner. Statik 0 kaza, toplamlarn arpm eklinde gereklenen devrelerde oluur. b) Statik 1: k lojik 1'de kalmas gerekirken ksa bir sre "0" olup tekrar 1'e kar. Statik 1 kaza, arpmlarn toplam eklinde gereklenen devrelerde oluur. b) Dinamik: k bir kez deer deitirmesi gerekirken bir ka defa deer deitirir.
Statik 0
Statik 1
Dinamik
5.4
Kazalarn nlenmesi:
A B Z C
B' Bir devrede kaza tehlikesi olup olmad Karnaugh diyagramndan da anlalabilir.
A BC 0 A 1 00 01 11 B 10
arpmlarn toplam eklinde gereklenen yandaki devrenin doruluk tablosu incelendiinde A=1, B=1, C=1 girii iin Z=1 olduu grlr. Bu durumdayken B=1'den 0'a inerse devrenin knn Z=1 olarak kalmas gerekir. Ancak Z knda anlk bir deiim (statik 1 kaza) oluur.
1 1
C
B'deki deiim bir asal arpmdan dierine geilmesine neden olmaktadr. Byle geiler gecikmelerden dolay kazalara neden olurlar. Eer kazalar kesinlikle nlenmek isteniyorsa devrenin maliyeti arttrlarak, aralarnda gei olan iki monomun konsanss de tasarma eklenir.
A BC 0 A 1 00 01 11 B 10
Z= AB + B'C
1 1
C
Z= AB + B'C + AC
1
5.5
ARDIIL DEVRELER
(Sequential Circuits)
Dersin ilk blmnde kombinezonsal devreleri inceledik. Bu tr devrelerde kn deeri o andaki girilerin deerlerine baldr. Ardl (sequential) devrelerde ise k deeri, hem girilerden gelen deerlere hem de devrenin bir nceki "durumuna" baldr. Durum bilgisini tutmak iin bu devrelerde bellek elemanlar bulunur. Ardl devrelere rnek olarak bozuk parayla alan merubat makinelerindeki lojik devreler gsterilebilir. Byle bir lojik devre, rn vermek iin sadece o anda atlan paray deil, daha nce atlm olan paray da dikkate almaldr. Ardl devreler "sonlu durumlu makine" (Finite State Machine- FSM) modeli kullanlarak tasarlanrlar.
5.6
Bu modelleme yntemi sadece lojik devrelerde deil, bir ok baka sistemin tasarmnda da kullanlr. Byle bir makine ilk almaya baladnda belli bir durumda bulunur. Gelen giri deerine gre ve iinde bulunduu duruma gre makine bir k retir. Gelen giri deerine gre ve iinde bulunduu duruma gre yeni bir duruma geer. Sonlu durumlu makineler, lojik devre olarak olarak gerekletirilirken iki ksmdan oluturulurlar: a) Lojik ilemleri yapan kombinezonsal devre, b) Durum bilgisini tutan bellek elemanlar.
Sonlu Durumlu Makine (Finite State Machine- FSM) Modeli
Giriler (I0-In)
Kombinezonal Devre
klar (O0-Om)
imdiki Durumlar (d0-dk) Senkronizasyon Saat iareti

Sonraki Durumlar (d0+- dk+) Bellek

5.7
Veri Saklama (Bellek) Elemanlar 'Flip-flop': Bir bitlik bellek elemanlardr. ok girili, bir kl lojik bir devre olarak tasarlanrlar. Veri Girileri
I0 I1 In
FF
Q(t+)= f( Q(t), I0, I1, ., In )

Saat Girii
Q k flip-flopun o anda iindeki ikili deeri (0,1) dar yanstr. Bu deer ayn zamanda flip-flopun durum bilgisidir. Q knn alaca yeni deer Q(t+), veri girilerinin ve o andaki durumun Q(t) bir fonksiyonu olarak belirlenir. Saat iareti, veri girilerindeki deerlerin ne zaman deerlendirileceini, yani flip-flop'un ne zaman deer deitireceini belirten iarettir. Sadece saat iaretinin etkin olduu anlarda flip-flop'un ierii yukardaki fonksiyona gre belirlenerek deitirilir. Saat iareti etkin deilse, veri girileri deise bile flip-flop bir nceki ieriini korur.
5.8
tPER Saat iaretiyle denetlenen elemanlar (rnein flip-flop) sadece saat iareti etkin olunca ilem yaparlar. Onun dnda eski durumlarn korurlar. Saat iaretinin kullanlmas asndan elemanlar ikiye ayrlr. a) Dzey tetiklemeli elemanlar, b) Kenar tetiklemeli elemanlar Dzey tetiklemeli elemanlar: Saat iaretinin bir dzeyini (pozitif lojikte "1" dzeyini) etkin dzey olarak kabul ederler. Bu elemanlar saat iareti "1" dzeyindeyken ilem yaparak durumlarn ve klarn deitirirler; saat iareti "0" dzeyindeyken eski durumlarn korurlar. Saat iaretinin "1" dzeyindeyken giriler ileme sokulduundan, bu sre boyunca giri deerleri sabit tutulmaldr. Aksi durumda ardl elemann knn alaca deer belirsiz olur. Bu sreye kayt sresi denir. Saat iaretinin "0" olduu srede ise giriler deitirilebilir. Bu sreye yerleme sresi denir.
Yerleme Sresi
Saat (Clock) areti: Saysal sistemlerdeki elemanlarn e zamanl (senkronize) almasn salayan dikdrtgen dalga eklinde bir iarettir.
tH
tL
Kayt Sresi
5.9
Kenar tetiklemeli elemanlar: Saat iaretinin bir kenarn (pozitif lojikte kan kenar) etkin kenar olarak kabul ederler. Bu elemanlar saat iareti 01 geii yapnca (kan kenar) ilem yaparak durumlarn ve klarn deitirirler; saat iareti gei yapmazsa eski durumlarn korurlar. Negatif lojikte ise ilemler 10 geiinde (inen kenar) yaplr. Saat iaretinin 01 geii yaparken giriler ileme sokulduundan, bu kenardan belli bir sre nce ve sonra giri deerleri sabit tutulmaldr. Aksi durumda ardl elemann knn alaca deer belirsiz olur. Kurma sresi "Set-up time" Tutma sresi "Hold time" Kayt sresi, kurma ve tutma srelerinin toplamndan oluur. Ardl devrenin salkl almas iin bu sre boyunca girilerin sabit kalmas gerekir.
Kurma Tutma Sresi Sresi
Kayt Yerleme Sresi Sresi
5.10
rnek: Kenar tetiklemeli T Flip-Flopu (Toggle Flip-flop)

T Saat Girii
T FF
Q(t+)= T Q(t)
T flip-flopunun knn (ierii) alaca deer, o andaki deer ile giriinin YA DA ilemine sokulmasyla bulunur. Buna gre giriine T=0 uygulanrsa flip-flopun ierii deimez. nk: 0 x = x Flip-flopun giriine T=1 uygulanrsa flip-flopun ierii tmlenir. nk: 1 x = x'
Saat T Q
5.11
ki Kararl (Bistable) Devre Bellek elemanlarn aklamadan nce, onlarn almasn anlamakta yardmc olacak iki kararl elemandan sz edilecektir. ki kararl eleman, iki adet tmleme kapsnn geri beslemeli (feedback) olarak balanmasyla oluturulan, girii olmayan, 2 tane k olan bir lojik devredir. Bu devre iki durumdan birinde bulunur. stteki tmleme kapsnn k (Q) sfrsa, alttaki tmleme kapsnn girii 0, k (Q_L) 1 olur. Bu da zaten Qnun 0 olmasn gerektirdiinden bu kararl bir durumdur. stteki tmleme kapsnn k (Q) 1 ise, alttaki tmleme kapsnn girii 1, k (Q_L) 0 olur. Bu da zaten Qnun 1 olmasn gerektirdiinden bu da kararl bir durumdur. Bu elemann iki kararl durumu vardr. Q=0 ve Q=1 Girii olmadndan elemann durumunu dardan denetlemek (deitirmek) mmkn deildir. lk gerilim verildiinde eleman rasgele bir duruma geer.
5.12
S-R (Set-Reset) Bilgi Saklama Eleman ki adet TVEYA veya iki adet TVE balac ile oluturulabilen bir bitlik saklama elemandr. Tm flip-floplar, bu temel saklama elemanna yaplan eklemeler ile oluturulabilir. TVEYA ile oluturulan S-R Saklama Eleman: S
1000 00 11
QN
S: Set (Birleme) R: Reset (Sfrlama) Q: k (Durum) QN: Tmleyen k (Q')

Hatrlatma: Bir TVEYA balacnn bir girii "1" olduunda k mutlaka "0" olur
Q
0010 S 1 0 0 0 1 R 0 0 1 0 1 Q 1 1 0 0 0 11 0 0 QN 0 0 1 1 0
S girii saklama elemanna "1" yazmak iin, R girii de "0" yazS=1, R=0'dan sonra mak iin kullanlr. Her iki giri de "0" olduunda SR eleman bir S=0, R=1'den sonra nceki durumunu korur. Yasakl giriler Girilerin her ikisine birden "1" verilmez.
5.13
Q kn bir sonraki deeri Q(t+1), girilere ve saklama elemannn o anki durumuna Q(t) baldr. Buna gre S-R saklama elemannn doruluk tablosu ve lojik ifadesi aadaki gibi yazlabilir.
Q(t) S 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 S R R 0 1 0 1 0 1 0 1 Q QN Q(t+1) 0 0 1 Yasak 1 0 1 Yasak S R Q Q
SR Q(t) 0 Q 1 00 01 11 S 10
1
R
1 1 SR=0
Q(t+1)= S + Q(t)R',
Saat iareti ile tetiklenmeyen bu elemana tutucu (latch) denir. Flip-flop ad saat iareti ile tetiklenen bellek elemanlarna verilir.
5.14
Elemann iindeki propagasyon gecikmesinden dolay S veya R girilerindeki deiimlerin etkisi belli bir sre getikten sonra kta etkili olur. Bu sre boyunca giriler sabit kalmaldr. Aksi durumda kn alaca deer belirsiz olur.
S
k belirsiz
tpLH( SQ)
tpHL(RQ)
tpw(min)
tpLH(SQ): S deitiinde kn 0-1 deiim yapmas iin geen sre. tpHL(RQ): R deitiinde kn 1-0 deiim yapmas iin geen sre. tpW(min): Girilerin sabit kalmas gereken en kk sre.
5.15
zin Girili S-R Bilgi Saklama Eleman S ve R girilerinin sadece istenen (izin verilen) zamanlarda etkili olabilmesi iin bu girilere VE kaplar balanr. S S: Set (Birleme) QN R: Reset (Sfrlama) C Q R
zin Yok
S R C Q QN
Q: k (Durum) QN: Tmleyen k (Q') C: zin girii

Ancak C=1 olduunda elemann ierii deitirilebilir. C=0 olduunda elemann ierii korunur.
SR=11
Ancak C=1 olunca etkili olur
Belirsizlik oluur
5.16
Tutucu (Latch), Flip-flop Fark: Buraya kadar tantlan S-R saklama elemannn bir saat iareti ile tetiklenmesi sz konusu deildir. zin girii etkin olduu srece bu elemann ierii deitirilebilir. Bu tip elemanlara tutucu (latch) denir. Saat iareti ile tetiklenen saklama elemanlarna ise flip-flop denir. TVE Balal S -R Tutucu (Latch) S-R veri saklama elemanlar TVEYA kaplar yerine TVE kaplar kullanlarak da tasarlanabilir. S' Q S': Set (Birleme) Tmleyeni R': Reset (Sfrlama) Tmleyeni Q: k (Durum) QN: Tmleyen k (Q')
S' 0 1 1 1 0 R' 1 1 0 1 0 Q 1 1 0 0 1 QN 0 0 1 1 1 S'=0, R'=1'den sonra S'=1, R'=0'dan sonra Yasakl giriler
5.17
R'
QN
Hatrlatma: Bir TVE balacnn bir girii "0" olduunda k mutlaka "1" olur
S C
zin Girili S-R Tutucu Q
Yans 5.16da, TVEYA ve VE kaplar kullanlarak gereklenmi olan izin girili S-R tutucu sadece TVE balalar kullanlarak yandaki ekilde gereklenebilir.
R
C 0 1 1 1 1 S X 1 0 0 1 R Q(t+1) X Q(t) S C 0 1 R 1 0 0 Q(t) 1 Yasak zin Yok
S R C Q QN
Q Q
Tutucunu giriine yasakl deerler (SR=11) uygulanrsa Q ve Q' klarnn ikisi de 1 olur. Bu durumdayken izin kaldrlrsa tutucunun deeri belirsiz olur. Ancak C=1 olunca SR=11 etkili olur
QN
5.18
D tipi Tutucu (Delay Latch) S-R tutucunun yapsna baz eklemeler yaparak deiik fonksiyonlara sahip baka tipte tutucular elde edilebilir. C=1 olduu srece D'den S gelen deer tutucuya D yazlr. C=0 olduu srece Q tutucu bir nceki deerini korur. C QN
R
D C Q Q
C 1 1 0
D 0 1 X
Q(t+) 0 1 Q(t)
QN(t+) 1 0 QN(t)
D C Q
5.19
Pozitif (kan) kenar tetiklemeli D tipi Flip-flop Tutucular izin girileri etkin olduu srece veri girilerindeki deerlere gre ieriklerini deitirirler. Flip-floplar ise ancak bir saat iareti etkin olduunda veri girilerindeki deerlerden etkilenirler.
D
D C Q
QM
D C
Q Q
Q QN
D CLK 0 1 x
Q 0 1
QN
D
1 0
CLK Q
CLK
0 nceki Q nceki QN 1 nceki Q nceki QN
D Tipi tutucu
D CLK QM Q QN http://www.buzluca.info/sayisal
5.20
Pozitif kenar tetiklemeli D tipi flip-flopunun zamanlama zelikleri

Kurma sresine (setup time) uyulmad iin k belirsizdir. k tekrar belirli bir deer ( rnekte 1) alr.
CLK
tpLH(CQ)
tpHL(CQ)
thold tsetup
tpLH(CQ): Etkin kenardan sonra kn 0-1 geii yapmas iin geen sre. tpHL(CQ): Etkin kenardan sonra kn 1-0 geii yapmas iin geen sre. tsetup : Etkin kenardan nce giriin sabit kalmas gereken sre. thold : Etkin kenardan sonra giriin sabit kalmas gereken sre.
5.21
Negatif (inen) kenar tetiklemeli D tipi Flip-flopu Saat iaretinin inen kenarlarnda D giriindeki veri flip-flopa yazlr.
D D C Q D C Q Q Q QN CLK CLK_L Q D Q
D Tipi tutucu
QN 1 0
D CLK_L Q 0 1 x x 0 1 0 1
eski Q eski QN eski Q eski QN
Flip-floparda, zellikle balang deeri yazabilmek iin saat iaretinden bamsz olarak (asenkron) alan giriler de bulunabilir. Flip-flopa 1 yazmak iin PR (Preset), 0 yazmak iin CLR (Clear) girii kullanlr. Asenkron giriler, saat iareti etkin olmasa da flip-flopu etkilerler.
D PR Q CLK Q CLR
5.22
Kenar tetiklemeli ve izin girili D tipi Flip-flopu Flip-floplarda da izin girii (enable) bulunabilir. Flip-flopun ieriinin deitirilebilmesi iin izin girii etkin olmaldr. Aksi durumda flip-flopun ierii korunur.
D EN
D CLK Q Q
Q QN
D EN CL K
CLK
D E N CL K 0 1 x x x 1 1 0 x x 0 1
Q 0 1 eski Q eski Q eski Q
QN 1 0 eski Q N eski Q N eski Q N
5.23
Ana/Uydu (Master/Slave) tipi SR Flip-flopu Ana/uydu tipi flip-floplar darbe tetiklemeli (pulse-triggered) trden elemanlardr. Bu tip flip-flopun ierii (k) sadece saat iaretinin inen kenarnda deiir. Ancak flip-flopun alaca deer saat iaretinin 1 olduu sre boyunca belirlenir.
S
S
S C Q Q
R x 0 1 0 1
QN S C R Q Q
QM Q M_ L
S C R
Q Q
0 ncekiQ nceki QN
ncekiQ nceki QN
QN 0
0
C
0 1
1 0
Ana
Gzard C=0
S R C QM Q M_ L Q QN
Uydu
tanmsz tanmsz
C=1 olunca etkili
C=1 olunca etkili
5.24
JK Tutucu SR flip-floplarndaki yasakl giri (S=1,R=1) problemi JK tipi saklama elemanlar ile zlmtr. Bu elemanlar SR elemanlar gibi alr. J girii birleme, K girii ise sfrlama ilemi yapar. J=1, K=1 girii uygulanmas durumunda elemann ierii tmlenmi olur.
J J K C S C R Q Q Q QN J C K Q Q x 0 0 1 1 K x 0 1 0 1 C 0 1 1 1 Q QN
eski Q eski QN eski Q eski QN 0 1
1 0 1 eski QN eski Q
Q(t+1)=JQ(t)' + K'Q(t)
5.25
Kenar Tetiklemeli JK Flip-flopu Kenar tetiklemeli bir D flip-flopu ve lojik balalar kullanlarak kenar tetiklemeli bir JK flip-flopu tasarlanabilir. Bu flip-flopta JK girileri sadece saat iaretinin etkin geilerinde (kenarlarnda) deerlendirilir.
J
J
D Q Q
K CLK x x 0 1 0 1 0 1
QN J Q CLK Q K
Q QN
K CL K
CLK
x x 0 0 1 1
eski Q eski QN eski Q eski QN eski Q eski QN 0 1 1 0 eski QN eski Q
Q(t+1)=JQ(t)' + K'Q(t)
5.26
Kenar tetiklemeli T Flip-Flopu (Toggle Flip-flop)

T
T FF
Q(t+)= T Q(t)
Saat Girii
T flip-flopunun knn (ierii) alaca deer, o andaki deer ile giriinin YA DA ilemine sokulmasyla bulunur. Buna gre giriine T=0 uygulanrsa flip-flopun ierii deimez. nk: 0 x = x Flip-flopun giriine T=1 uygulanrsa flip-flopun ierii tmlenir. nk: 1 x = x'
Saat T Q
5.27
Senkron Ardl Devreler (Synchronous Sequential Circuits) Ardl (sequential) devrelerde k deeri, hem girilerden gelen deerlere hem de devrenin "durumuna" baldr.
Sonlu durumlu makine modeline gre oluturulan bu devrelerde durum bilgileri flipfloplarda tutulur. Tm flip-floplar ayn saat iareti ile tetiklenir (senkron) . Buna gre makine sadece saat iaretinin etkin geilerinde durum deitirebilir. Senkron ardl devreler iki farkl modele gre tasarlanabilir. a) Mealy Modeli Bu modelde klar hem o andaki girilerin hem de o andaki durumun fonksiyonudur.
giriler
sonraki durum lojii F
flip-flop srme sonraki Durum

belirleme
durum bellei saat giri
imdiki durum
k lojii klar G
saat iareti
6.1
b) Moore Modeli Bu modelde klar sadece durumlarn bir fonksiyonudur. Girilerdeki deerler sadece sonraki durumu belirler. Durum bilgisi de ktaki deeri belirler.
sonraki durum lojii F flip-flop srme sonraki Durum
belirleme
giriler
durum bellei saat giri
imdiki durum
k lojii klar G
saat iareti
Bir modele gre tasarlanm olan bir devreyi dier modele dntrmek mmkndr. Bir ok devreyi hem Mealy hem de Moore modeline gre tasarlamak mmkndr.
6.2
Senkron ardl devrelerin zmlenmesi (Analiz) Bir ardl devrenin tasarlanp gereklenmesi konusundan nce tasarlanm olan bir devrenin nasl zmlenecei incelenecektir. Hatrlatma: Mealy modelinde bir devrenin gereklenmesi aada gsterilmi olan F ve G fonksiyonlarnn gereklenmesi anlamna gelmektedir. S+ = F(S,I) O = G(S,I) S: imdiki durumlar (State), I: Giriler (Input), S+: Sonraki durumlar O : klar (Output)
Bir ardl devrenin zmlenmesi (analiz edilmesi) demek, F ve G fonksiyonlar eklinde verilmi bir devrenin "ne yaptnn" belirlenmesi demektir. zmleme 3 admdan oluur: 1. Devrenin iziminden F ve G fonksiyonlarnn ifadeleri bulunur. 2. F ve G fonksiyonlar kullanlarak olas tm giriler ve durumlar iin makinenin hangi durumlara geecei ve hangi klar retecei bir tablo halinde yazlr. Bu tabloya durum/k tablosu denir. 3. Makinenin ilevini daha iyi grebilmek iin durum geilerini ve klar grafik olarak gsteren durum gei diyagram izilir.
6.3
F fonksiyonu, flip-floplarn girilerine gelecek olan src deerleri belirler. Bu deerler ise bir saat darbesi sonra flip-flopun hangi deeri alacan (sonraki durumu) belirler. Gelen girilere gre Flip-flopun ieriinin nasl deieceini hesaplamak iin flip-floplarn karakteristik fonksiyonlarn bilmek gerekir.
Flip-floplarn karakteristik fonksiyonlar: SR FF: JK FF: D FF : T FF : Q(t+1) = S + R'Q(t), SR=0 Q(t+1) = JQ(t)' + K'Q(t) Q(t+1) = D Q(t+1) = T Q(t)
6.4
rnek: Aada izimi verilmi olan senkron ardl devreyi zmleyiniz.

sonraki durum lojii F durum bellei k lojii G k giri EN EN D0 EN' flipflop srme D Q Q0 MAX
CLK Q
Q0
D1 Q1 Q1'
Q1
CLK Q
saat iareti CLK
Q0 '
imdiki durum
S={Q0(t),Q1(t)}
S+={Q0(t+), Q1(t+)} = ff(D0,D1) I={EN}
O={MAX}
6.5
1. F fonksiyonunun ifadesi belirlenir. D0 = Q0EN' + Q0'EN D1 = Q1EN' + Q1'Q0EN + Q1Q0'EN 2. Sonraki durumlar S+={Q0(t+), Q1(t+)} hesaplanr Q0+ = D0 (D tipi FF karakteristik fonksiyonu) (D tipi FF karakteristik fonksiyonu) Q1+ = D1 Q0+ = Q0EN' + Q0'EN Q1+ = Q1EN' + Q1'Q0EN + Q1Q0'EN 3. Durum gei tablosu (State transition table) oluturulur.
Q1+ Q0+ EN 0 Q1Q0
1 01 10 11 00
00 01 10 11
00 01 10 11
Tabloyu daha anlalr hale getirmek iin durum kodlarna simgeler kar drlr. 00: A 01: B 10: C 11: D
S+ S
EN
0 1 A B C D B C D A
A B C D
S: imdiki durum S+: Sonraki durum

Q1 ve Q0: Durum deikenleri

6.6
4. k fonksiyonunu G'nin ifadesi belirlenir. MAX = Q1Q0EN 5. Durum/k tablosu oluturulur.

S+,MAX S EN
0 A,0 B,0 C,0 D,0
1 B,0 C,0 D,0 A,1
A B C D
Bu tablo sonlu durumlu makinenin davrann gstermektedir. Bu davran grsel olarak durum diyagramlar ile de gsterilebilir.
E N=0 M AX=0
A
EN=1 M AX=1
EN=1 M AX=0
EN=0 M AX=0
B
EN=1 M AX=0
EN=0 M AX=0
EN=1 M AX=0
EN=0 M AX=0
Makinenin davrannn szle ifade edilmesi: A durumu balang durumu olarak ele alnp diyagram incelendiinde, bu devrenin giriine 4n katlar kadar 1 geldiinde devrenin knn 1 olduu, aksi durumlarda ise 0 olduu grlr.
6.7
JK Flip-floplar ile tasarlanm bir senkron ardl devrelerin zmlenmesi Bir nceki rnekten farkl olarak, burada sonraki durum deerleri Qi+ belirlenirken JK flip-flopunun karakteristik fonksiyonu kullanlacaktr. Hatrlatma: Q+=JQ' + K'Q rnek:
X Y' Y Q1 X Q0 Y
X Y
J0 K0
Q CLK Q K
Q0
J1 K1
Y Q0' X Y' Q0
Q CLK Q K
Q1
X Q0 Q1 Q0' Q1' Y
CLK
6.8
1. Flip-floplarn girilerini sren F fonksiyonu: J0 = XY' K0 = XY' + YQ1 J1 = XQ0 + Y K1 = YQ0' + XY'Q0 2. Sonraki durumlar S+={Q0(t+), Q1(t+) } hesaplanr (JK tipi FF karakteristik fonksiyonu) Q0+ = J0Q0' + K0'Q0 Q0+ = XY'Q0' + (XY' + YQ1 )'Q0 Q0+ = XY'Q0' + X'Y'Q0 + X'Q1'Q0 + YQ1'Q0 (sadeletirme) Q0+ = XY'Q0' + X'Y'Q0 + YQ1'Q0 Q1+ = J1Q1' + K1'Q1 (JK tipi FF karakteristik fonksiyonu) Q1+ = (XQ0 + Y)Q1' + (YQ0' + XY'Q0)'Q1 Q1+ = XQ1'Q0 + YQ1' + X'Y'Q1 + Y'Q1Q0' + X'Q1Q0 + YQ1Q0 Q1+ = XQ1'Q0 + YQ1' + YQ0 + Y'Q1Q0 + Y'Q1Q0' (sadeletirme) 3. k fonksiyonunun ifadesi belirlenir Z = XQ1Q0 + YQ1'Q0'
6.9
Durum/k Tablosu:
Q1+ Q0+ ,Z Q1Q0 00 01 10 11 00 00,0 01,0 10,0 11,0 XY 01 10 10,1 01,0 11,0 10,0 00,0 11,0 10,0 00,1 11 10,1 11,0 00,0 10,1 S+ ,Z S A B C D 00 A,0 B,0 C,0 D,0 XY 01 10 C,1 B,0 D,0 C,0 A,0 D,0 C,0 A,1 11 C,1 D,0 A,0 C,1
X' Y' /0
X' Y'/0
XY' /0
B
XY' /0
Y/0
Y /1 XY' /1
Y /0
X' Y' /0
XY' /0 X' Y /0 X Y /1
X' Y' /0
6.10
Moore modeline gre tasarlanm bir ardl devrenin zmlenmesi: nceki rneklerde zmlenen devreler Mealy modeline gre tasarlanmt. Aadaki rnekte verilen devre ise Moore modeline gre tasarlanmtr. Grld gibi Z k sadece durumlara (Q1,Q0) baldr.
k giri X X D0 X' D Q Q0 CLK Q srme Z
Q0 Q0 ' D1 Q1 Q1' D Q Q1
CLK Q
saat iareti CLK

imdiki durum
6.11
Moore modeline gre tasarlanm makinelerin zmlenmesi Mealy modeli ile byk lde ayndr. Sadece k tablosu ve durum gei diyagramnn oluturulmas farkldr. 1. Flip-floplar sren F fonksiyonunun ifadesi belirlenir. D0 = Q0X' + Q0'X D1 = Q1X' + Q1'Q0X + Q1Q0'X 2. Sonraki durumlar S+={Q0(t+), Q1(t+)} hesaplanr Q0+ = D0 Q1+ = D1 Q0+ = Q0X' + Q0'X Q1+ = Q1X' + Q1'Q0X + Q1Q0'X 3. Durum gei tablosu oluturulur.
Q1+ Q0+ X Q1Q0 S+
0 00 01 10 11
1 01 10 11 00 Durum kodlarna simgeler kar drlr.
0 1 A B C D B C D A
00 01 10 11
A B C D
S: imdiki durum S+: Sonraki durum

Q1 ve Q0: Durum deikenleri

6.12
4. k fonksiyonunun ifadesi belirlenir. Z = Q1Q0 (sadece durum deikenlerine bal) 5. Durum/k tablosu oluturulur.
S+ S X
0 A B C D
1 B C D A
Z 0 0 0 1
A B C D
Moore modelinde k sadece durumlarn bir fonksiyonu olduu iin tablonun her satrna bir k deeri yazlr. Bu deer, makinenin knn, o satrdaki duruma gelindiinde alaca deerdir.
X=0 X=0 X=1
A,0 Moore modelinde durum gei diyagram izilirken k deerleri durumlarn iine yazlr.
X=0 X=1
B,0
X=1
D,1
X=1
C,0
X=0
6.13
Mealy ve Moore Modellerinde klarn Yorumlanmas Mealy ve Moore modellerinde ktaki deerin hangi anda geerli olaca (kn ne zaman rneklenecei) farkllk gstermektedir. Mealy Modeli: Mealy modelinde k girilere de bal olduundan giriteki deer deitii anda ktaki deer de deiir. Buna gre Mealy modeli ile tasarlanan bir makine u ekilde alr: 1. Girilere (I) deer verilir. 2. klarn deeri, giri ve o andaki durumun bir fonksiyonu olarak belirlenir. O=G(S,I) 3. Saat iareti etkin olur. rnein kan kenar oluur. 4. Yeni duruma geilir. Yeni durum, giriin ve o andaki durumun fonksiyonu olarak belirlenir. S+=F(S,I)
6.14
Saysal Devreler (Lojik Devreleri) E N=0 M AX=0 EN=0 M AX=0
rnek: Yanda durum gei diyagram verilen ve Mealy modeline gre tasarlanm olan ardl devrenin zamanlama diyagram aada gsterilmitir.
A
EN=1 M AX=1
EN=1 M AX=0
B
EN=1 M AX=0
EN=0 M AX=0
EN=1 M AX=0
EN=0 M AX=0
SAAT EN Q1 Q0 M AX DURUM 0 0 0 0 A A B C C C D D D A A
Giri deitii anda k da deimektedir.

6.15
Moore Modeli: Moore modelinde kn deeri sadece durum deikenlerine bal olduundan giriteki deerin deiimi k hemen etkilemez. Giriteki deerin k zerindeki etkisi ancak durum deitikten sonra grlr. Buna gre Moore modeli ile tasarlanan bir makine u ekilde alr: 1. Girilere (I) deer verilir. 2. Saat iareti etkin olur. rnein kan kenar oluur. 3. Yeni duruma geilir. Yeni durum, giriin ve o andaki durumun fonksiyonu olarak belirlenir. S+=F(S,I) 4. klarn deeri, yeni durumun bir fonksiyonu olarak belirlenir. O=G(S) Grld gibi bu modelde girilerdeki deiimin ktaki etkisi bir saat darbesi sonra grlr.
6.16
Saysal Devreler (Lojik Devreleri) X=0 X=0
rnek: Yanda durum gei diyagram verilen ve Moore modeline gre tasarlanm olan ardl devrenin zamanlama diyagram aada gsterilmitir.
X=0
A,0
X=1
X=1
B,0
X=1
D,1
X=1
C,0
X=0
SAAT X Q1 Q0
DURUM
6.17
Senkron Ardl Devrelerin Tasarlanmas (Design)

Bir ardl devrenin tasarlanmas, zlecek olan problemin szle anlatmyla balar. Bundan sonra aadaki aamalardan geilerek senkron ardl devre tasarlanarak gereklenir. Tasarm aamas bilgisayar program yazmaya benzer. Fiziksel dnyadaki problem ortaya konulduktan sonra uygun bir modelleme yaplarak zme giden yolun aranmas gerekir. Bir ardl devrenin tasarlanmas aadaki admlardan oluur: 1. zlecek problemin (devrenin yapmas gereken iin) szle anlatm. Burada belirsizlikleri ortadan kaldrmak iin zaman diyagram da izilebilir. 2. Devrenin hangi modele (Mealy ya da Moore) gre tasarlanmasnn uygun olacana karar verilir. 3. Seilen modele gre devrenin durum gei ve k tablolar oluturulmaya allr. Bu aamaya, eer gerekiyorsa durum gei diyagram izilerek de balanabilir. Bu aama program yazmaya benzer; bu nedenle sezgisel yaklam da gerektirir. Mmknse durum indirgemesi yaplr. Burada ama en az sayda durum ile makinenin istenen ilevi yerine getirmesini salamaktr.
7.1
4. Durum kodlamas: Durumlara ikili kodlar kar drlr. Eer durum says n ise durum deikeni says (flip-flop says) m aadaki gibi hesaplanr. m= log2n Burada x tavan fonksiyonudur. rnein 4.1 = 5 ve 4.0 = 4 Durum gei ve k tablosu gerek durum deikenleri deerleri kullanlarak oluturulur. 5. Kullanlacak flip-flop tipine karar verilir. 6. Seilen flip-floplarn gei tablolarndan yararlanlarak durum gei tablosuna uygun deerler yazlr ve flip-floplar srme fonksiyonu (F) elde edilir. 7. k tablosundan k fonksiyonu (G) elde edilir. 8. Fonksiyonlara ait kombinezonsal devreler dersin ilk blmnde renildii ekilde en dk maliyetle gereklenerek izilir.
7.2
Senkron Devre Tasarm rnei: Bir girii (X) ve bir k (Z) olan senkron ardl bir devre tasarlanacaktr. Devrenin girii bir birini izleyen en az iki saat darbesi boyunca lojik 0'da kaldktan sonra, giriten lojik 0 geldii srece devrenin k lojik 1 olacaktr. Problemi daha iyi anlayabilmek iin zamanlama diyagram da izilebilir.
SAAT X
Devrenin, yukardaki zaman diyagramna uygun olarak almas isteniyorsa tasarmn Mealy modeline gre yaplmas gerekir. nk k, giriteki deiimden hemen (saat iareti gelmeden) etkilenmektedir.
7.3
1. Szle anlatmdan (zamanlama diyagramndan) durum diyagramnn oluturulmas. 1/0 Makine durum ile tasarlanabilir: 1/0 A: Hi sfr gelmedi durumu A B: Birinci sfr geldi 0/0 1/0 C: kinci sfr geldi 0/1 2. Durum gei tablosu
S+,Z S X
C
Q1+Q0+,Z
0/0
0 B,0 C,0 C,1
1 A,0 A,0 A,0
A B C
Durum Kodlamas: A: 00 B: 01 C: 11 Durum deikenleri: Q 1 , Q0
X Q1Q0
00 01 11 10
01,0 00,0 11,0 00,0 11,1 00,0 , ,
Durum kodlamas farkl ekilde de yaplabilirdi. rnein A:00, B: 10, C:01 olabilirdi. Bu durumda devrenin i yaps farkl olurdu. Ancak dardan bakldnda devre ayn ilevi yerine getirirdi.
7.4
3. Kullanlacak flip-floplara karar verilmesi. Bu rnekte pozitif kenar tetiklemeli D tipi flip-floplar kullanlacaktr. Kullanlacak flip-flopun gei tablosundan yaralanlarak ardl devrenin durum tablosu dzenlenecektir.
D flip-flopu gei tablosu:

simge QQ+ 0 1 00 01 10 11 D 0 1 0 1 Bu tablo D flip-flopunun belli bir durum deiikliini yapmas iin girilerine uygulanmas gereken deerleri gsterir. Deiik tipteki flip-floplarn gei tablolar da farkldr. Grld gibi D flip-flopunun tablosu basittir. D giriine verilmesi gereken deer sonraki durum deikeninin deeri ile ayndr.
Devrenin durum gei tablosundan yararlanlarak her durum deikeninin (flipflopun) hangi geii yapaca ayr ayr belirlenir.
Q1+Q0+,Z Q1Q0 X Q1Q1+
0 01,0 11,0 11,1 ,
1 00,0 00,0 00,0 ,
Q1Q0
Q0Q0+
0 0 1
1 0 0
X Q1Q0
0 1 1
1 0
7.5
00 01 11 10
00 01 11 10
00 01 11 10
Durum gei tablolarna flip-flopun almas gereken giri deerleri yerletirilir.

Q1Q1+ Q1Q0 X Q0Q0+
0 0 1
1 0 0
X Q1Q0
0 1 1
1 0
simge QQ+ 0 1 00 01 10 11
D 0 1 0 1
00 01 11 10
D1 X Q1Q0
00 01 11 10
D0 X Q1Q0
0 0 1 1
1 0 0 0
0 1 1 1
1 0 0 0
00 01 11 10
00 01 11 10
D1 = X'Q0 D0 = X' Bylece flip-floplar srerek sonraki durumu belirleyen F fonksiyonu elde edilmi oldu.
7.6
4. k tablosu kullanlarak k fonksiyonu G belirlenir.

X Q1Q0 Z
0 1 0 0 1 0 0 0
00 01 11 10
F ve G fonksiyonlar tasarlanrken, dersin ilk blmlerinde renilen kombinezonsal devre tasarm yntemleri (asal arpmlar, seenekler tablosu) uygulanmaldr. Bu rnekteki fonksiyonlar basit olduundan indirgemeye gerek kalmamtr.
Z = X'Q1 5. Devrenin lojik elemanlar ile gereklenip izilmesi. X

D0
D Q CLK
Q0
Z
D1
D Q CLK
Q1
Saat
7.7
rnek: Ayn devrenin JK flip-floplar ile tasarlanmas Tasarm 3. maddeye kadar ayn ekilde yaplacaktr. 3. Bu rnekte pozitif kenar tetiklemeli JK tipi flip-floplar kullanlacaktr. JK flip-flopu gei tablosu:
simge QQ+ 0 1 00 01 10 11 J 0 1 K 1 0
D flip-floplar yerine JK flip-floplarnn kullanlmas genellikle daha basit lojik fonksiyonlarn elde edilmesini salar. Ancak bu rnekteki devreler zaten ok sade olduundan daha fazla basitleme salanmamaktadr.
Durum gei tablosundan durum deikenlerinin geileri belirlenecektir.

Q1+Q0+,Z X Q1Q1+ X Q0Q0+ X Q1Q0
Q1Q0
0 01,0 11,0 11,1 ,
1 00,0 00,0 00,0 ,
Q1Q0
0 0 1
1 0 0
0 1 1
1 0
7.8
00 01 11 10
00 01 11 10
00 01 11 10
Durum gei tablolarna flip-flopun almas gereken giri deerleri yerletirilir. JK flip-flopu gei tablosu: Q1Q1+ Q0Q0+
X Q1Q0
0 0 1
1 0 0
K1
X Q1Q0
0 1 1
1 0
J0 X Q1Q0
simge QQ+ 0 1 00 01 10 11
K0
J 0 1
K 1 0
00 01 11 10
J1 X Q1Q0
00 01 11 10
X
0 0 1
1 0 0
Q1Q0
0 0
1 1
0 1
1 0
X Q1Q0
0 0 0
1 1 1
00 01 11 10
00 01 11 10
00 01 11 10
00 01 11 10
J0 = X' K0 = X K1 = X Bylece flip-floplar srerek sonraki durumu belirleyen F fonksiyonu elde edilmi oldu. J1 = X'Q0
7.9
4. k tablosu kullanlarak k fonksiyonu G belirlenir.

X Q1Q0 Z
0 1 0 0 1 0 0 0
00 01 11 10
Z = X'Q1
5. Devrenin lojik elemanlar ile gereklenip izilmesi. X

J0 K0 J1
J Q0 K Q CLK
Z
J Q CLK
K1 K
Q1
Saat
7.10
Flip-floplarn gei tablolar: Senkron ardl devre tasarmnda gerekli olduundan deiik flipfloplarn gei tablolar aada verilmitir. SR flip-flopu gei tablosu:
simge QQ+ 0 1 00 01 10 11 S R 0 1 0 0 1 0
JK flip-flopu gei tablosu:

simge QQ+ 0 1 00 01 10 11 J 0 1 K 1 0
D flip-flopu gei tablosu:

simge QQ+ 0 1 00 01 10 11 D 0 1 0 1
T flip-flopu gei tablosu:

simge QQ+ 0 1 00 01 10 11 T 0 1 1 0
7.11
Senkron Devre Tasarm rnei 2: Moore Modeli Moore modeline gre tasarm yaplrken de nceki rneklerde gsterilmi olan aamalardan geilir. Burada dikkat edilmesi gereken nokta, klarn sadece durumlara bal olduu, bu nedenle de her duruma bir k deerinin kar drlddr. Problem: ki girii (X,Y) bir k (Z) olan senkron ardl bir devre tasarlanacaktr. Makinenin almaya balamasndan itibaren girilerden gelen 1 deerlerinini says 4n katlar ise devrenin k 1 deerini alacaktr. Aksi durumda k 0 olacaktr. Giriten hi '1' gelmemesi ( sfr tane) durumunda k 1 olacaktr. zm: Devrenin modulo 4 ilemini gerekletirmesi ve kalan 0 ise kn 1 yapmas istenmektedir. Bu makine 4 adet durum ile gereklenebilir: 1. Kalan 0: S0 k sadece devre bu durumdayken '1' olacaktr. 2. Kalan 1: S1 3. Kalan 2: S2 4. Kalan 3: S3
7.12
Durum/k tablosu:
S+ Anlam Sfr tane 1 Bir tane 1 ki tane 1 tane 1 XY 00 S S0 S0 S1 S1 S2 S2 S3 S3 01 S1 S2 S3 S0 11 S2 S3 S0 S1 10 S1 S2 S3 S0 Z 1 0 0 0
Durum Kodlamas: S0: 00 S1: 01 S2: 11 S3: 10 Durum Deikenleri: Q1, Q0

Q1 X Y Q1 X Y Q1 X Y
Kodlanm Durum/k tablosu:

Q1+Q0+ XY Q1Q0 00 00 00 01 01 11 11 10 10 01 01 11 10 00 11 11 10 00 01 10 01 11 10 00 Z 1 0 0 0
Q0 X Y
D1 Q1Q0
XY 00 01 11 10 00 0 01 0 11 1 10 1 0 1 1 0 1 1 0 0 0 1 1 0
D0 Q1Q0
XY 00 01 11 10 00 0 01 1 11 1 10 0 1 1 0 0 1 0 0 1 1 1 0 0
Q1 X Y

Q0 X Y
Q0 X Y
Q0 X Y
D Flip-floplar ile tasarm yapldnda Q+=D karakteristik fonksiyonundan yararlanlr. D1= Q0X'Y + Q1'XY + Q1X'Y' + Q0XY' D0= Q1'X'Y + Q1'XY' + Q0X'Y' + Q0'XY
Z= Q1' Q0'
7.13
Senkron Devrelerin Gereklenmesinde Veri Seicilerin Kullanlmas Bir senkron ardl devre D flip-floplar ile tasarlanrsa, flip-floplarn girilerini sren fonksiyonun gereklenmesinde veri seicilerin kullanlmas daha uygun zmlerin bulunmasn salayabilir. Bu yntemde, Her D flip-flopunun girii bir veri seici ile srlr. Veri seicilerin seme ularna, durum deikenleri (flip-floplarn klar) balanr. Bylece bir veri seici makinenin her durumu iin girilerinden birini semi olur. Veri seicicin veri girilerine makinenin o durumdan sonra geecei durumun kodunu retecek deerler balanr. Veri seicilerin veri girilerine uygulanacak deerler durum tablosunun satrlarndan yararlanlarak bulunur. Bir nceki rnekte gereklenen devre bir sonraki yansda veri seiciler ile yeniden gereklenmitir.
7.14
D girilerine gelmesi gereken deerler: (nceki rnekten alnmtr.)

D1 Q1Q0 XY 00 01 11 10 Veri Seiciye: 00 0 0 1 0 X Y 01 0 11 1 10 1 1 1 0 1 0 0 1 D0 Q Q0 1 XY 00 01 11 10 00 0 01 1 11 1 10 0 1 1 0 0 1 0 0 1 1 1 0 0
Veri Seiciye: X+Y (X Y) (X + Y) X Y
X+Y
1 (X Y) 0 (X + Y)
XY
I0 I1 4:1Z I2 VS I3 s1 s0 I0 s1 s0 I1 4:1Z I2 I3 VS
D0
D Q CLK
Q0 Q0' Q1 Q1'
D1
D Q CLK
Saat
7.15
Sayc Tasarm Belli bir sekansta saym yapan sayclar senkron ardl devre olarak tasarlanrlar. Sayclarn tasarlanmasnda Moore modelinin kullanlmas daha uygundur. Saycnn retecei her say, bir durum olarak kabul edilir. klar durum deikenlerinden dorudan elde edilir. rnek: Aada blok diyagram gsterilen, bir adet denetim giriine (X) sahip saycy tasarlaynz. Sayc, doal ikili say sisteminde 0-1-2-3 dzeninde sayacaktr. 3'ten 0'a geri dnlecektir. X=0 olduunda saym ileriye doru, X=1 olduunda geriye doru yaplacaktr.
X
leri/geri
Sayc
saat
z1 z0 Saycnn klar
Yksek anlaml bit (MSB)
Dk anlaml bit (LSB)

7.16
Durum diyagram:
X=0
Durum tablosu:
Q1+ Q0+ Q1Q0 X 0
00
X=0 X=1
X=1
01
X=1 X=0
11
X=1 X=0
10
00 01 11 10
01 10 00 11
1 11 00 10 01
Durum deikenleri ile klar ayn deerlere sahiptir.

D1 Q1Q0 X 0 1
Durum tablosunun ayn zamanda bir Karnaugh diyagram olmas iin durumlar satrlara gray koduna gre yerletirilmitir.
D0 Q1Q0 X 0 1
Saycnn D flip-floplar ile tasarlanmas: Hatrlatma: Q+=D klar: Z0 = Q0 Z1 = Q1
00 01 11 10
0 1 0 1
1 0 1 0
00 01 11 10
1 0 0 1
1 0 0 1
D1 = X'Q1Q0 + X (Q1Q0)'
D0 = Q0'
7.17
Saycnn gereklenmesinde lojik balalar (VE, VEYA, YA DA) kullanlabilecei gibi veri seiciler de tercih edilebilir. Aada D0 girii ifadesi basit olduu iin ( D0 = Q0' ) lojik kap ile (bir adet tmleme) gereklenmitir. D1 giriini srmek iin veri seici kullanlmtr. D1
Q1Q0 X 0 1 Veri Seiciye:
00 01 11 10
0 1 0 1
1 0 1 0
X X' X X'
X'
D0
D Q CLK
Q0
Z0
I0 s1 s0 I1 4:1 I2 I3 VS
D1
D Q CLK
Q1
Z1
Saat
7.18
rnek: Doal ikili say sisteminde 0-1-2-3-4-5 dzeninde sayan (6'ya sayc) ve bir adet denetim giriine (X) ait saycy tasarlaynz. X=0 olduunda saym birer adm ileriye doru, X=1 olduunda ikier adm ileriye doru yaplacaktr. Durum tablosu: 000
X=0 X=0
001
X=1 X=1 X=0
Q2+Q1+Q0+
X=1 X=1
101
X=0
010
X=0
X=1 X=1
100
X=0
011
Karnaugh diyagram olarak dzenlenmi durum tablosu
Q2Q1Q0 000 001 010 011 100 101 110 111
0 001 010 011 100 101 000
1 010 011 100 101 000 001
Q2+Q1+Q0+
Q0X 00 Q2Q1 00 001 01 011 11 10 101
01 11 10 010 011 010 100 101 100

000 001 000

7.19
Bu rnekte tasarm T flip-flopar kullanarak yapalm. Hatrlatma: T flip-flopu gei tablosu: Q2+Q1+Q0+
simge QQ+ 0 1
T2
T 0 1 1 0
T1
00 01 10 11
Q0X 00 Q2Q1 00 001 01 011 11 10 101
01 11 10 010 011 010 100 101 100

000 001 000

T0
Q0X 00 Q2Q1 00 0 01 0 11 10 0
01 11 10 0 0 0 1 1 1

Q0X 00 Q2Q1 00 0 01 0 11 10 0
01 11 10 1 1 1 1 1 1

Q0X 00 Q2Q1 00 1 01 1 11 10 1
01 11 10 0 0 1 0 0 1

T2' = Q0'X' + Q2'Q1' T2 = (Q0+X)(Q2+Q1)
T1 = Q2'X + Q2'Q0
T0 = X'
7.20
T2 = (Q0+X)(Q2+Q1) X
T1 = Q2'X + Q2'Q0
T0 = X'
T2
T Q CLK
Q2 Q2' Q1 Q1' Q0 Q0'
Z2
T1
T Q CLK
Z1
T0
Q2 Q2' Q1 Q1' Q0 Q0'
T Q CLK
Z0
Saat
7.21
SAYISAL ELEMANLARIN YAPILARI

Saysal tmdevrelerin gereklenmesinde eitli tipte tranzistorlar kullanlr. lk olarak bipolar tipteki tranzistorlar tantlacaktr. Bipolar Tranzistor: Saysal tmdevrelerde tranzistorlar bir anahtar eleman olarak kullanlr. Bu nedenle tranzistorlar ya iletimde (anahtar akm iletiyor) ya da kesimde (anahtar akm iletmiyor). Bipolar tranzistorun iletimde olduu duruma tranzistor doymada denir. Bipolar Tranzistor
C Kollektr
Tranzistor kesimde VBE < 0.6V

C Ic=0 B
Tranzistor doymada VBE > 0.6V

C Ic>0 B RCE(s t) a VCE(SAT) =0.2V
Baz
B
Ic Ib Ie =Ib +Ic
E
Ib=0 Ie=0 E
+ Ib>0 VBE =0.6V
VBE<0.6V
Ie =Ib +Ic
E
Emetr
8.1
Bir Tmleme kapsnn tranzistor ve direnle gereklenmesi

IN OUT VCC VOU T 3.6V V CC VO UT R1 VIN Q1 0.2V V sat) CE( VCC =+5 V LOW 0.8V HIGH 2.0V VIN
R2
Devrenin edeeri
VCC =+5 V
Rc
IO V OUT
R V OUT VIN VIN=HIGH Anahtar kapal R Cs Eat <50 V Eat Cs 0.2V 8.2
VIN VIN=LOW Anahtar ak
VOUT=VCC-RC*IO
VOUT=LOW
VOUT=HIGH
TTL (Tranzistor- Tranzistor) Lojii Ailesi Bipolar tranzistorlar ve direnler kullanlr. rnek: ki girili TVE balac
VCC=+5 V
R1 R2 R4
Q3 Q2 Q1
Giriler
B
Z k
Q4 R3
8.3
TTL k Katnn almas

VCC=+5 V
R
kn lojik 0 (LOW) olmas iin Q4 iletimde, Q3 kesimde olur. Bu durumda balacn kndan ieriye doru IOL akm akar. VOL = VCE(Q4) + IOL* RQ4 kn lojik 1 (HIGH) olmas iin Q3 iletimde, Q4 kesimde olur. Bu durumda balacn kndan darya doru IOH akm akar. VOH = VCC (VCE(Q3) + IOH* (R+RQ3)) Hem Q3 hem de Q4 kesimde olursa k yksek empedans (high Z) konumunda olur. Bu durumda balacn kndan akm akmaz ve bala baland hattan yaltlm olur.
IOH
Q3
VO k
Q4
IOL
VOH(MIN) = 2.5V TTL elemanlar iin VOL(MAX) = 0.4V TTL ailesinde deiik tipte elemanlar vardr (LS,ALS,L, F gibi). Bunlarn her biri iin akm deerleri farkldr. Bu deerler kataloglardan renilebilir.
8.4
TTL k Yelpazesi (Fan Out) Bir lojik balacn k dier lojik balalarn girilerine balanmaktadr. Akm olaylarndan dolay bir elemann kna balanabilecek eleman says snrldr. TTL elemanlarn girileri tranzistorlarn emetrlerinden olumaktadr. k LOW olduunda:
VCC=+5 V VCC=+5 V VCC=+5 V VCC=+5 V
R1
R1
R1
IIL
Q3
IIL
IIL
VOL
Q4
Girii LOW olan elemanlarn giriinden darya doru IIL akm akar. Bu akmlarn toplam dier elemann k tarafndan yutulmaktadr. IOL < IIL
IOL
IOL akm ok artarsa VOL = VCE(Q4) + IOL* RQ4 bantsndan da anlald gibi VOL de artar ve lojik 0 olarak kabul edilen gerilim deeri alr.
8.5
k HIGH olduunda:
VCC=+5 V
R
VCC=+5 V
VCC=+5 V
VCC=+5 V
R1
R1
R1
IOH
Q3
IIH
IIH
IIH
Girii HIGH olan elemanlarn giriinden ieriye doru IIH akm akar. Bu akmlarn toplam dier elemann kndan ekilecektir. IOH < IIH
VOH
Q4
IOH akm ok artarsa VOH = VCC (VCE(Q3) + IOH* (R+RQ3)) bantsndan da anlald gibi VOH azalr ve lojik 1 olarak kabul edilen gerilim deerinin altna der.
Bir elemann k yelpazesi, LOW ve HIGH konumlar iin hesaplanan deerlerden kk olana eittir. TTL elemanlara ait VOH, VOL, VIH, VIL, IOH, IOL, IIH, IIL gibi deerler bu elemanlarn kataloglarnda yer almaktadr.
8.6
CMOS (Complementary MOS) Lojii Ailesi MOS FET (Metal-Oxide Semiconductor Field-Effect Tranzistor) kullanlr. Lojik balalarda kullanlan MOS tranzistorlar birer ayarl diren gibi dnlebilir.
Drain Gate Source
Gate-Source (VGS)arasna uygulanan gerilime gre Drain Source (RDS)arasndaki diren deiir. Tranzistor tkamadayken RDS 1M Tranzistor iletimdeyken RDS 100 ki tip MOS tranzistor vardr.
a) n kanall MOS: NMOS.

gate + V gs dra in sou rce
b) p kanall MOS: PMOS.

+ V gs source dra in
gate
VGS arttka RDS direnci azalr. Normalde: VGS 0V

VGS azaldka RDS direnci azalr. Normalde: VGS 0V

8.7
CMOS Tmleme Balac

VDD = +5.0 V
IN
OUT
Q2
(p-cha nnel )
V IN VOUT Q1 V IN
(n-cha nnel )
Q1 off on
Q2 on off
VOUT 5.0 (H) 0.0 (L)
0.0 (L) 5.0 (H)
8.8
CMOS Tmleme Balacnn Anahtar Modeli

VD D = +5.0 V
Q2
(p-cha nne l)
VIN Low ise iletimde VOUT
0 = 1 Durumu:
VD D = +5.0 V
VIN
Q1
(n-cha nne l)
VIN High ise iletimde
1 = 0 Durumu:
VDD = +5.0 V
V IN = L
VOUT = H
V IN = H
VOUT = L
8.9
CMOS TVE (NAND) Balac

VDD A B Z
Q2
Q4 A B Z L L H H L H L H Q1 Q2 Q3 Q4 off off on on on on off off off on off on on off on off Z H H H L
Q1
Q3
8.10
CMOS TVE (NAND) Balac Anahtar Modeli

VDD VDD VDD
Z =H A =L A=H
Z =H A=H
Z =L
B =L
B =L
B =H
0 TVE 0 = 1
0 TVE 1 = 1
1 TVE 1 = 0
8.11
CMOS TVEYA (NOR) Balac

VDD A B Z
Q2
Q4 Z
A B L L H H L H L H
Q1 Q2 Q3 Q4 off off on on on on off off off on off on on off on off
Z H L L L
Q1
Q3
8.12

Sayisal Devreler Lojik Devreler

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Sayisal Devreler Lojik Devreler

Uploaded by

Copyright:

Available Formats

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

Analog - Saysal (Dijital) aretler:

Saysal Devreler (Lojik Devreleri)

Saysal Sistemlerin Avantajlar:

Saysal Devreler (Lojik Devreleri)

Saysal Devre Gerekleme Aamalar:

Saysal Devreler (Lojik Devreleri)

2000-2006 Yrd.Do.Dr. Feza BUZLUCA

Saysal Devreler (Lojik Devreleri)

2000-2006 Yrd.Do.Dr. Feza BUZLUCA

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

4 bitlik +710 1e tmleme 1 ekleme Sonu -710

: 0111 : 1000 :+ 1 : 1001

8 bitlik -510 1e tmleme 1 ekleme Sonu -510

: 1111 1011 : 0000 0100 :+ 1 : 0000 0101

2000-2006 Yrd.Do.Dr. Feza BUZLUCA

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

Saysal Sistemlerde Toplama ve karma lemleri

11111111: 255 + 00000001: 1 100000000: 256 Elde olutu.

2000-2006 Yrd.Do.Dr. Feza BUZLUCA

Saysal Devreler (Lojik Devreleri)

Gz ard edilir. aret (+)

Gz ard edilir. aret (-)

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

11111101: -3 - 01111111: 127

Neg poz = poz. Tama vardr.

11111101: -3 + 10000001:-127 101111110: aret biti 0, Sonu pozitif.

Saysal Devreler (Lojik Devreleri)

2000-2006 Yrd.Do.Dr. Feza BUZLUCA

Saysal Devreler (Lojik Devreleri)

abB ab=ba a (b c) = (a b) c a1=a a (b + c) = (a b) + (a c) a a' = 0

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

Teoremlerin Kantlanmas: a) Aksiyomlar ile

X Y + X Y' = X Y + X Y' = X (Y + Y') = X (1) =

X+XY = X X + XY = X1 + XY X 1 + X Y = X (1 + Y) X (1 + Y) = X (1) X (1) = X

Saysal Devreler (Lojik Devreleri)

Teoremlerin Kantlanmas: b) Doruluk Tablosu

(X Y)' = X' + Y'

2000-2006 Yrd.Do.Dr. Feza BUZLUCA

Saysal Devreler (Lojik Devreleri)

Teoremler lojik ifadelerin sadeletirilmesinde kullanlabilir.

Saysal Devreler (Lojik Devreleri)

Lojik fadeler (Expressions)

Saysal Devreler (Lojik Devreleri)

2000-2006 Yrd.Do.Dr. Feza BUZLUCA

Saysal Devreler (Lojik Devreleri)

Saysal Devreler (Lojik Devreleri)

Tm giri kombinezonlar (X) uzay

E2(X)nin 1 deeri rettii (rtt) kombinezonlar

E2 010 E1 110 001 011 101 111

E1(X)E2(X) ise E1(X), E2(X)yi gerektirir, E1(X)E2(X), E2(X), E1(X)i rter.

Saysal Devreler (Lojik Devreleri)