module simple_circuit(e,f,a,b,c,d);

output e,f;
input a,b,c,d;
UDP_1 M(e,a,b,c);
and G(f,d,e);
endmodule

primitive UDP_1 (e,a,b,c);

output e;
input a,b,c;
table
0 0 0 :
0 0 1 :
0 1 0 :
0 1 1 :
1 0 0 :
1 0 1 :
1 1 0 :
1 1 1 :
endtable
endprimitive

1;
0;
1;
0;
1;
0;
1;
1;