Dispense

Elettronica per le telecomunicazioni
Gian Carlo Cardarilli

Dip. di Ingegneria Elettronica
Università di Roma Tor Vergata
g.cardarilli@uniroma2.it
25 settembre 2004
2
Indice
1 Sincronizzazione nei sistemi elettronici 9
1.1 Sincronizzazione . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.2 Sincronizzazione di sistemi digitali . . . . . . . . . . . . . . . . 11
1.3 Classicazione dei segnali . . . . . . . . . . . . . . . . . . . . 16
2 Sistemi analogici: PLL 19
2.1 Analisi della fase . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.2 Il PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.3 Modello lineare . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.3.1 Errore in regime permanente . . . . . . . . . . . . . . . 25
2.4 Analisi di PLL del secondo ordine . . . . . . . . . . . . . . . . 27
2.5 Analisi di PLL del terzo ordine . . . . . . . . . . . . . . . . . 38
2.5.1 Stabilità . . . . . . . . . . . . . . . . . . . . . . . . . . 39
2.5.2 Risposta transitoria . . . . . . . . . . . . . . . . . . . . 40
2.6 Rivelatori di fase . . . . . . . . . . . . . . . . . . . . . . . . . 42
2.6.1 Rivelatori di fase basati su moltiplicatore . . . . . . . . 42
2.6.2 Aggancio su armonica . . . . . . . . . . . . . . . . . . 43
2.6.3 Rivelatori di fase a logica sequenziale . . . . . . . . . . 44
2.6.4 PLL basati su charge pump . . . . . . . . . . . . . . . 53
2.6.5 Analisi quasi statica per PLL con Charge Pump . . . . 55
2.7 Aggancio del PLL in presenza di rumore . . . . . . . . . . . . 61
2.7.1 Rumore Gaussiano a banda stretta . . . . . . . . . . . 62
2.7.2 Rivelatori di fase con rumore . . . . . . . . . . . . . . 66
3 Sistemi digitali: il PLL digitale 71
3.1 Sintesi diretta di frequenza . . . . . . . . . . . . . . . . . . . . 71
3.2 Convertitori D/A . . . . . . . . . . . . . . . . . . . . . . . . . 71
4 Recupero del clock 73
4.1 Circuiti di campionamento . . . . . . . . . . . . . . . . . . . . 73
4.2 Convertitori A/D . . . . . . . . . . . . . . . . . . . . . . . . . 73
3
4 INDICE
4.3 Circuiti di interpolazione . . . . . . . . . . . . . . . . . . . . . 73
4.4 Algoritmi di aggancio ed inseguimento . . . . . . . . . . . . . 73
5 Recupero della frequenza e della fase 75
5.1 Aggancio di frequenza e FFT . . . . . . . . . . . . . . . . . . 75
5.2 Rotazione di fase . . . . . . . . . . . . . . . . . . . . . . . . . 75
5.3 Algoritmo CORDIC . . . . . . . . . . . . . . . . . . . . . . . 75
5.4 Aggancio di fase . . . . . . . . . . . . . . . . . . . . . . . . . . 75
A Stabilità di un sistema controreazionato 77
Introduzione
Lenorme progresso dei sistemi per le telecomunicazioni si basa su due aspet-
ti paralleli. Da una parte esso è legato allo sviluppo di nuovi algoritmi di
processamento particolarmente adatti per la realizzazione con tecnologie di-
gitali (che permettono lintegrazione su silicio di procedure di calcolo simili
a quelle sviluppate matematicamente a partire dalla teoria dellinformazio-
ne). Dallaltro lato, levoluzione delle tecnologie microelettroniche consente
di integrare milioni di porte elementari sulle quali e possibile realizzare ussi
di calcolo estremamente pi` u complessi. E proprio laumento della comples-
sità di processamento integrabile su silicio (con una relativa diminuzione dei
costi) consente oggi di sviluppare sistemi di telecomunicazioni ad altissime
prestazioni.
Come in altri settori dellingegneria, è quindi la sinergia fra diverse disci-
pline che crea il maggior valore aggiunto, potenziando gli eetti di ciascuno
degli aspetti in gioco. Ciò implica anche una maggiore dicoltà nello svilup-
po dei prodotti nali, in quanto è necessario utilizzare competenze diverse
che nellorganizzazione tradizionale appartengono a ruoli e persone dieren-
ti. Obiettivo di queste note è quello di fornire una visione interdisciplinare
degli aspetti relativi alla realizzazione di dispositivi e circuiti per le teleco-
municazioni, con particolare riferimento agli aspetti di sincronizzazione nello
scambio di informazioni fra sistemi remoti.
Luso di tecniche sempre pi` u sosticate ed i progressi della tecnolo-
gia microelettronica hanno consentito di ottenere velocità di collegamento
(bit-rate) prossimi ai limiti della teoria dellinformazione, con sistemi anche
economicamente accettabili.
La teoria dellinformazione assume un modello del sistema di telecomu-
nicazione del tipo di quello mostrato in Fig. 1 . Basandosi su tale modello
la teoria dellinformazione risponde a due domande fondamentali:
1. quale è la massima compressione possibile per i dati da trasmettere (la
risposta è fornita dallentropia H)
5
6 INDICE
2. quale è la massima velocità di trasmissione possibile attraverso un dato
canale? (la risposta, in questo caso, è data dalla capacità di canale C).
Figura 1: Modello di sistema di comunicazione
La teoria dellinformazione considera sequenze di dati. I simboli prodotti
da una sorgente, estratti da un dato alfabeto, sono associati ad una sequenza
di simboli di canale x = (x
1
, x
2
, ..., x
n
, ...) che forniti allingresso del canale
danno in uscita una seguenza y = (y
1
, y
2
, ..., y
n
, ...). La sequenza di uscita
è in principio di tipo casuale, ma la sua distribuzione dipende dalla sequen-
za dingresso. Lobiettivo generale sarà quello di determinare il messaggio
trasmesso a partire dallosservazione della sequenza ricevuta.
In qualunque sistema sico la sequenza x non è trasmessa direttamente
ma ad essa viene associata un segnale tempo continuo s(t, x). Normalmente
tale segnale è ottenuto modicando (modulando) i valori dei parametri di una
forma donda di base in accordo con la sequenza x. Il ricevitore, osservando
la forma donda duscita dal canale, deve ricostruire la sequenza dingresso
stimando il valore dei parametri ricevuti. Poiche tali parametri vengono fat-
ti variare con una certa temporizzazione (legata alla velocità di trasmissione
INDICE 7
dei simboli dingresso), il ricevitore dovr` a anche ricostruire il momento in
cui, nella forma donda ricevuta, tali parametri variano. Per tale motivo il
ricevitore sarà costituito da una sezione pi` u interna, il cui compito è quello
di produrre la sequenza dei parametri stimati a partire dal segnale in usci-
ta dal canale sico (rendendo quindi il canale pi` u simile possibile a quello
della teoria dellinformazione), e da un ricevitore esterno, che decodica la
sequenza trasmessa. La struttura risultante è mostrata in Fig. 2.
Figura 2: Modello sico del sistema di comunicazione. Il ricevitore è com-
posto da un ricevitore interno (per la stima dei parametri) ed un ricevitore
esterno (per la decodica dei dati).
Fra i parametri da determinare da parte del ricevitore pi` u interno ci so-
no anche quelli relativi alle caratteristiche del canale. Ad esempio un tipico
parametro da stimare è quello relativo al ritardo introdotto dal canale, corri-
spondente ad un ritardo frazionale sulla fase. In questo caso il compito dello
stimatore di canale di Fig. 2 è proprio quello di determinare linsieme dei
valori dei parametri di canale a partire dal segnale rumoroso.
Nel caso di comunicazioni mobili, il canale è variabile nel tempo e quindi
la stima deve essere eettuata continuamente. In questo caso lo stimatore di
8 INDICE
canale opera in linea con il sistema di comunicazione. Partendo da tale stima
il blocco di determinazione dei parametri di Fig. 2 cerca di rimuovere gli ef-
fetti di nonidealità del canale (in pratica, ciò può corrispondere, per esempio,
alla determinazione dei taps di un matched lter o di un equalizzatore).
Le strutture presentate in precedenza sono particolarmente adatte per
la comunicazione digitale. Con il termine digitale si intendono due diversi
signicati. Il primo signicato riguarda il fatto che le informazioni inviate
sono in formato digitale. Inoltre esso può anche identicare il fatto che le-
strazione delle informazioni, se si esclude linevitabile front-end analogico,
avviene interamente attraverso un processamento digitale del segnale. Que-
sti due elementi, usati congiuntamente, hanno consentito di soddisfare la
crescente richiesta di ottimo utilizzo delle bande trasmissive imposte dalle
comunicazioni mobili e portabili.
In questo testo tali problematiche saranno arontate analizzando in par-
ticolare le tecniche di stima del canale, sincronizzazione e processamento
digitale del segnale. Tali aspetti verranno arontati tenendo conto dei vinco-
li di prestazione e di quelli realizzativi. Infatti linterazione fra gli algoritmi
e la realizzazione dei sottosistemi di stima, sincronizzazione e processamento
è della massima importanza per i motivi seguenti.
1. Miglioramento delle prestazioni in termini di errore: la sincronizzazione
e la stima del canale pesano pesantemente sulle caratteristiche di bit-
error-rate (BER) del sistema di comunicazione
2. Riduzione degli sforzi di progettazione: una notevole quantit` a di tem-
po di progettazione è speso per la messa a punto degli algoritmi di
sincronizzazione e stima del canale.
3. Aumento dellecienza di implementazione: una grandissima parte
dellhardware e del software di un ricevitore è proprio dedicata alla
sincronizzazione e alla stima del canale.
Capitolo 1
Sincronizzazione nei sistemi
elettronici
La funzionalità di un sistema elettronico può essere divisa in due elementi
fondamentali:
1. processamento delle informazioni,
2. scambio delle informazioni fra diversi elementi di processamento.
Entrambi questi elementi rivestono un ruolo fondamentale per unecace
utilizzo dei sistemi stessi. Ovviamente, nella società dellinformazione, tale
modello può essere generalizzato a sistemi eterogenei pi` u complessi, in cui
lapparato elettronico, pur svolgendo funzionalità estremamente importanti,
è nella pratica dausilio ad altri tipi di processamento ed e anche utilizzato
nel supporto alle decisioni.
Laumento della complessità dei sistemi elettronici ha fatto si che alcune
problematiche relative alla realizzazione di tali sistemi siano sempre pi` u simili
alle problematiche da arontare nel caso del progetto di sistemi eterogenei.
Nel seguito verr` a mostrato come alcune delle problematiche di trasmissio-
ne delle informazioni proprie del settore delle telecomunicazioni, trovino in-
vece interessanti utilizzi nella soluzione di problematiche di comunicazione
allinterno degli stessi sistemi elettronici.
1.1 Sincronizzazione
La crescita della quantit` a di informazione generata allinterno di un sistema
elettronico o di un sistema eterogeneo fa si che ci siano crescenti vincoli nel-
la gestione del usso di informazione fra i diversi nodi della struttura. Ad
9
10 CAPITOLO 1. SINCRONIZZAZIONE NEI SISTEMI ELETTRONICI
esempio, nei sistemi reali la trasmissione delle informazioni viene frequente-
mente eettuata utilizzando un approccio sequenziale. Ciò in quanto il mezzo
trasmissivo (sia esso costituito dalle linee di interconnessione di un circuito
integrato che dalle tratte di un collegamento radio) sono una risorsa limitata
che non consente una totale parallelizzazione nella comunicazione delle in-
formazioni fra dispositivo e dispositivo. Tale limitazione diventa sempre pi` u
importante in quanto la crescente capacità di processamento dei dispositivi
elementari fà si che vi sia un aumento della quantità di dati prodotti. Pos-
siamo quindi concludere che ad un aumento delle capacità di processamento
deve rispondere una crescita delle capacità di comunicazione.
A questo punto possiamo modellare semplicemente la struttura di
interconnessione fra sistemi utilizzando lo schema mostrato in Fig. 1.1.
Figura 1.1: Comunicazione fra sistemi
Lo schema ipotizza che ciascuno dei due sistemi lavori secondo una pro-
pria temporizzazione e che scambi con laltro i risultati della sua elaborazione.
Tale modello, che no a qualche tempo era applicabile esclusivamente a si-
stemi sicamente lontani come i sistemi di telecomunicazione, e sempre pi` u
applicabile anche allinterno dei circuiti integrati e dei circuiti stampati.
Infatti lapproccio usato usato no ad oggi nella progettazione dei sistemi
digitali si basa sullutilizzo di un segnale di sincronizzazione o segnale di clock
. Tale segnale ha lo scopo di sincronizzare il funzionamento delle varie parti
del circuito, cadenzando lo scambio di dati. Il principio di base e quello
mostrato in Fig. 1.2.
Laumento della complessità dei sistemi realizzati rende però dicile uti-
lizzare tale procedura nei circuiti pi` u avanzati. Infatti lapproccio di Fig.
1.2 implica larrivo simultaneo (in confronto al tempo di propagazione at-
traverso una singola porta) del segnale di sincronizzazione nei vari punti del
1.2. SINCRONIZZAZIONE DI SISTEMI DIGITALI 11
Figura 1.2: Sincronizzazione di blocchi mediante segnale di clock
circuito. Tale simultaneit` a viene ottenuta attraverso circuiti con alta capa-
cità di pilotaggio e mediante luso di sosticate strutture per la distribuzione
del clock. Ovviamente laumento del numero di elementi da sincronizzare
(corrispondenti ai vari elementi di memoria presenti nel sistema) rende tale
distribuzione sempre pi` u dicoltosa. Conseguentemente si deve abbandona-
re il criterio di località del sistema e considerare la struttura come composta
da moduli non sincronizzati, in modo analogo a quanto previsto per i sistemi
di telecomunicazione.
Possibile soluzione a tale problematiche e luso dellapproccio GALS (Glo-
bally Asynchronous Locally Synchronous), che prevede luso di blocchi che
sono basati al loro interno su un struttura sincrona (secondo lo schema di Fig.
1.2) ma i quali non sono sincronizzati fra di loro. Ciò signica che il passaggio
dei dati fra blocco e blocco dovr` a prevedere un processo di sincronizzazione
del tipo di quelli che verranno mostrati nel seguito.
1.2 Sincronizzazione di sistemi digitali
Nellanalisi di sistemi digitali complessi e necessario operare con diversi livelli
di astrazione. In questo modo e possibile concentrarsi sugli aspetti fondamen-
tali per il livello danalisi che si sta eettuando, evitando di dover risolvere
ogni volta le equazioni di Maxwell. I diversi livelli di astrazione sono mostrati
in Fig. 1.3.
A livello pi` u basso ce la descrizione della realizzazione sica del sistema.
Figura 1.3: Domini di rappresentazione
Ciò signica analizzare le caratteristiche siche del sistema in termini di equa-
zioni di base. Tale analisi e di notevole complessità ed eettuata attraverso
simulazioni bi- o tridimensionali, basate sulle leggi siche elementari.
A livello superiore dastrazione e possibile descrivere il sistema mediante
gli elementi circuitali di base. Ciò signica modellare il sistema in termini di
transistor, resistenze, condensatori, ecc.. Tale descrizione può essere quindi
simulata elettricamente, attraverso la risoluzione di equazioni dierenziali
nonlineari. Questo approccio e certamente pi` u eciente rispetto a quello
basato sulluso di modelli sici elementari, ma comunque e non adatto per
la simulazione di sistemi ad elevata complessità.
Per superare tali limitazioni e possibile lavorare ad un livello superiore
dastrazione. Nella progettazione digitale spesso si modella il circuito in ter-
mini di elementi di base, come ad esempio le porte logiche ed i registri. Ad un
livello superiore si possono modellare i sistemi in termini di macrocelle, come
ad esempio le unità logico-aritmetiche, le memorie ed i register les. Allul-
timo livello dastrazione si trova la descrizione di sistema. In questo caso il
modello descrittivo si basa su elementi ad elevata complessità e normalmen-
te identicabili con un circuito integrato o una scheda elettronica. Esempio
di elementi di base utilizzabili in una descrizione a livello di sistema sono i
microcomputer, le memorie di massa ed i circuiti dinterfaccia. Leteroge-
neità di tali elementi accresce la complessità nello sviluppo di un eciente
ambiente di simulazione. Attualmente proprio su tali tematiche sono attive
un gran numero di ricerche.
Ovviamente applicazioni speciche possono richiedere altri livelli da-
strazione. Ad esempio la progettazione dei sistemi di comunicazione può
richiedere la descrizione a livello di protocollo.
Nella nostra trattazione sulla sincronizzazione verr` a utilizzato caso per
caso il livello dastrazione pi` u adatto per evitare uninutile aumento della
complessità del modello senza però nascondere gli aspetti dinteresse per
lanalisi DA eettuare.
Ad un livello dastrazione maggiore i segnali che vengono scambiati in un
sistema digitale, possono essere considerati a due livelli o binari.
Con tale assunzione, lo scambio dinformazione fra due dispositivi avviene
mediante lo scambio di sequenze di 0 e di 1. In Fig. 1.4 e mostrato un
esempio di comunicazione binaria fra moduli. Ad ognuno dei due livelli logici
e associato un opportuno livello di tensione o di corrente.
Figura 1.4: Sequenza binaria
Esistono però dei fenomeni per cui e necessario scendere di livello da-
strazione. Esempi di tali fenomeni sono quelli legati al tempo di salita e la
metastabilità degli elementi di memoria.
Gli eetti del tempo di salita e discesa sulle forme donda digitali sono
evidenziate nella stessa Fig. 1.4. Da tale gura si evince che il segnale assume
anche livelli intermedi che non possono essere associati nè al livello logico 0 nè
a 1. Per evitare di considerare tali livelli non deniti si eettua un processo
di campionamento sulla forma donda trasmessa. Tale campionamento deve
essere eettuato correttamente nei punti in cui il segnale assume uno dei
due livelli logici. Spesso tale campionamento e eettuato mediante memorie
attivate sul fronte.
Se il segnale passa attraverso linee molto lunghe e di caratteristiche non
ideali si possono vericare anche fenomeni di distorsione del segnale stesso che
portano alla cosiddetta interferenza intersimbolica. Tale fenomeno può essere
in parte eliminato mediante un equalizzatore di canale che viene introdotto
prima del campionamento.
Un cattivo istante di campionamento, che comporta lacquisizione di un
livello intermedio fra 0 e 1, può innescare allinterno della memoria un feno-
meno di metastabilità. Ovvero il segnale memorizzato assume a sua volta
un livello intermedio ai due livelli logici. Poi con velocità dipendente dal di-
mensionamento dei dispositivi e dal rumore presente allinterno del circuito
il livello di tensione memorizzato converge verso uno dei due stati stabili.
Dalle considerazioni precedenti si deduce che in pratica lastrazione di
segnale booleano vale se il tempo di salita e quello di discesa sono molto pi` u
piccoli del tempo che intercorre fra due commutazioni e se la metastabilità e
evitata o comunque controllata rigorosamente.
Da un punto di vista generale linformazione su una linea digitale e asso-
ciata alle transizioni che tale linea può eettuare. Maggiore e la frequenza
ammessa per le transizioni maggiore e la quantit` a di informazione che il
segnale binario può trasportare. Si e detto che nella realtà la transizione
avviene con un tempo di salita o di discesa. La denizione di tale intervallo
temporale può essere indicato come il tempo t
R
= t
2
t
1
che intercorre nel
passaggio fra due livelli di tensione specici (i livelli di soglia V
1
e V
2
). Tale
denizione e esemplicata dalla Fig. 1.5.
Figura 1.5: Denizione di tempo di salita
Il tempo impiegato dal segnale logico per eettuare le transizioni dipende
da vari fenomeni sici come, ad esempio, la capacità delle interconnessioni, la
dispersione delle linee di trasmissione e può essere ridotto utilizzando drivers
a banda larga o ripetitori intermedi di segnale.
Per semplicare il processo di campionamento spesso nei sistemi digitali
si ipotizza che le transizioni del segnale binario siano spaziate nel tempo in
modo uniforme. La spaziatura può essere fornita da un segnale di sincro-
nismo detto clock. Tale segnale può essere modellato con unonda quadra
periodica. Il periodo di tale onda quadra fornisce lintervallo fra due possibili
commutazioni e linverso di tale periodo viene chiamato frequenza di clock.
Normalmente la transizione del segnale binario può avvenire in sincronia
con uno dei due fronti del segnale di clock (sistema edge-triggered sul fronte
di salita o di discesa).
Quindi ogni volta che sul segnale di clock si verica il fronte prescelto,
il segnale binario ha una opportunità di commutazione. Un esempio di tale
meccanismo e mostrato in Fig. 1.6. In generale e sempre possibile associare
un segnale di clock ad un segnale binario con commutazioni periodiche (anche
se tale segnale di clock non e realmente esistente).
Figura 1.6: Segnale generato sul fronte di salita del clock.
La precedente descrizione del segnale di clock, denito in maniera ideale,
non tiene conto degli eetti del jitter nella generazione e nella trasmissione
del segnale digitale, che porta ad una variazione casuale del periodo fra due
transizioni. Da ciò la necessità di denire i concetti di fase e frequenza
istantanea.
Per un segnale booleano si possono denire una fase ed una frequenza
come quelle associate al segnale di clock. E opportuno denire un segnale
di clock periodico il cui andamento nel tempo e fornito da
x(t) = p((2ft + )mod(2)) (1.1)
dove p(t) e un impulso con duty cycle del 50%
p(t) =
_
1, 0 t 0.5
0, 0.5 t 1
(1.2)
f rappresenta la frequenza nominale, (f = 1/T con T periodo del clock).
Al variare di nellintervallo 0 2, la transizione viene spostata nel
periodo. Se si considerano due segnali booleani, la loro fase relativa e data
da
2
1
.
Un modello matematico pi` u generale per il segnale di clock e dato da
x(t) = p((2(f + f)t +(t))mod(2)) (1.3)
dove f e la frequenza nominale del clock, f e un eventuale oset di
frequenza e (t) rappresenta invece la variazione istantanea di fase.
Nel modello (1.3) (t) non modella eventuali oset di frequenza. Conse-
guentemente si ipotizza che (t) sia limitato (t) <
max
e che la sua derivata
(frequenza istantanea) abbia un valore medio (nel tempo) nullo
d(t)
dt
= 0 (1.4)
1.3 Classicazione dei segnali
Il modello di clock della (1.3) assume che tale segnale abbia una frequenza
ssata anche se non nota a priori. Se il segnale ha un f costante si par-
lerà di segnale isocrono , altrimenti, se f dipende dal tempo, il segnale si
dirà anisocrono. Un segnale anisocrono può essere anche modellato con f
costante, in questo caso la fase (t) non sarà pi` u limitata.
La fase variabile nel tempo può essere collegata alla piccola variazione
dellintervallo di transizione del segnale di clock, normalmente indicato come
jitter di fase. Questo jitter e stato di scarsa importanza nel passato ma
diviene sempre pi` u importante al crescere della frequenza di trasferimento
delle informazioni binarie.
E possibile quindi denire una frequenza istantanea del clock, denita
come
f(t) = f + f +
d(t)
dt
. (1.5)
Nel caso che lipotesi (1.4) sia vericata la frequenza media risulta essere
pari a f + f.
La classicazione dei vari tipi di segnali in relazione alla sincronizzazione
e mostrata in Fig. 1.7.
Per ciò che concerne la sincronizzazione del singolo segnale si può denire,
come visto in precedenza, il concetto di segnale isocrono e anisocrono.
Per la relazione fra due segnali, essi si deniscono sincroni se sono isocroni,
hanno la stesso oset di frequenza e la dierenza di fase e nulla.
Esempio di segnali sincroni e quello di due segnali generati con lo stesso
riferimento di clock. Due segnali che non sono sincroni vengono detti asin-
croni (anche se qualche autore denisce sincroni anche segnali che abbiano
una dierenza di fase non nota a priori).
In conseguenza delle denizioni precedenti, ogni segnale anisocrono e
asincrono rispetto ad ogni altro segnale.
Due segnali che hanno invece una frequenza f +f perfettamente coinci-
dentente, vengono detti mesocroni. Per due segnali mesocroni, la dierenza
di fase e comunque limitata
(t) 2
max
. (1.6)
1.3. CLASSIFICAZIONE DEI SEGNALI 17
Figura 1.7: Classicazione della sincronizzazione
Due segnali generati dallo stesso clock ma con ritardi di propagazione
diversi sono mesocroni.
Ancora, due segnali con frequenze molto prossime ma non esattamente
uguali (come ad esempio i segnali derivati da due oscillatori indipendenti)
sono detti plesiocroni. Supponiamo che la frequenze nominali dei due segnali
siano uguali e pari f, ma che nella realtà si abbiano invece le frequenze
f + f
1
e f + f
2
, la dierenza istantanea di fase sarà
(t) = (f
1
f
2
)t + (
1
(t)
2
(t)) (1.7)
dove il primo termine cresce linearmente con il tempo.
Due segnali che hanno dierenti frequenze nominali sono detti eterocroni.
Normalmente le due frequenze sono scelte in modo tale che una delle due sia
certamente superiore allaltra. Ad esempio se si considerano le due frequenze
f
1
e f
2
tali che f
1
< f
2
, tale relazione deve essere vericata anche nel caso
peggiore f
1
+ f
1
< f
2
+ f
2
.
Capitolo 2
Sistemi analogici: PLL
2.1 Analisi della fase
In questo paragrafo parleremo di Phase-locked Loop (PLL), vale a dire di
un sistema che modica la fase di un segnale generato localmente s(t) in
modo che sia uguale a quella di un segnale di ingresso s(t). Per osservare il
funzionamento di un tale dispositivo consideriamo due sinusoidi
s(t) = sin(
0
t +(t); s(t) = sin(
0
t +

(t)). (2.1)
In questa formalizzazione supponiamo che la fase (t) vari lentamente in
confronto al contributo dato da
0
t, vale a dire
d(t)
dt
<<
0
(2.2)
Supponiamo anche che la pulsazione
0
sia uguale per entrambi i segnali.
Eventuali variazioni di tale pulsazione possono essere riportati a variazioni di
fase nel tempo e quindi essere inglobate nella

(t). Supponiamo ad esempio
che la fase dei due segnali sia uguale, mentre il segnale generato localmente
s(t) abbia una frequenza angolare , allora si può porre
=
0
+
d
dt
=
0
+ (
0
) (2.3)
Ciò corrisponde a dire che la dierenza delle frequenze angolari sarà pari
a
0
=
d
dt
. Il nostro obiettivo sarà quindi quello di agganciare la fase
complessiva del segnale locale
=
0
t +

(t) (2.4)
19
20 CAPITOLO 2. SISTEMI ANALOGICI: PLL
Figura 2.1: Andamento dei fasori durante la fase di aggancio di un PLL.
a quella del segnale ricevuto
=
0
t + (t). (2.5)
Questo meccanismo può essere spiegato mediante lutilizzo di fasori.
Ad ogni segnale e associato un numero complesso (fasore) dato da s = e
j
(o s = e
j
). La Fig. 2.1 mostra appunto i due fasori rappresentati sul piano

in due istanti temporali (t
0
e t
1
> t
0
). I due fasori ruotano con una frequenza
angolare istantanea data da
d(t)
dt
=
0
+
d(t)
dt
d
(t)
dt
=
0
+
d
(t)
dt
(2.6)
Ciò che ci interessa e di ridurre lerrore di fase tra questi due fasori, cioè
il PLL dovrà cercare di annullare lerrore di fase
(t) = (t)

(t) = (t)
(t). (2.7)
Lerrore di fase e una quantit` a relativa. Per tale motivo le considerazioni
che verranno fatte riguarderanno solo quantit` a relative.
Se ora moltiplichiamo i due segnale fra di loro si otterrà
sin(
0
t + (t)) sin(
0
t +

(t)) = (2.8)
=
1
2
cos((t)
(t))
1
2
cos(2
0
t + (t) +

(t))
2.2. IL PLL 21
Il primo termine dellequazione (2.8) misura la dierenza fra le due fasi
= (t)

(t). Poiche si suppone che la fase (t) vari molto pi` u lentamen-
te che la frequenza angolare 2
0
, il secondo termine della (2.8) può essere
eliminato attraverso un ltro passa basso.
Nellequazione (2.8) lerrore di fase (t)
(t) e applicato come argomento

alla funzione coseno che e una funzione pari. Questo signica che osservando
il risultato della (2.8) non siamo in grado di discriminare il caso (t) >

(t)
da (t) <

(t). Per poter poter discriminare questi due casi e necessario uti-
lizzare una funzione dispari. Se al segnale generato localmente applichiamo
uno sfasamento di /2, lequazione (2.8) diviene
sin(
0
t + (t)) sin(
0
t +

(t) +

2
) = (2.9)
=
1
2
sin((t)
(t))
1
2
sin(2
0
t + (t) +

(t))
In (2.9) lerrore di fase (t)
(t) e applicato come argomento alla funzione

dispari seno, mentre il secondo termine, a frequenza angolare 2
0
, può essere
ancora eliminato con un ltro passa basso. In questo caso se (t)

(t) e
diverso da zero, un segnale di errore con lo stesso segno e generato alluscita
di (2.9).
In questo modo il prodotto di (2.9) rappresenta il metodo che ci consente
di rilevare lerrore di fase.
2.2 Il PLL
Partendo dal rivelatore di errore di fase denito mediante la (2.9), e possi-
bile costruire un dispositivo che sia in grado di inseguire la fase del segnale
di ingresso. Consideriamo infatti lo schema di Fig. 2.2. In questo sche-
ma, il prodotto del segnale dingresso con loscillazione locale eettuato dal
moltiplicatore viene inviato al ltro che provvede ad eliminare la compo-
nente 2
0
facendo passare la sola componente e(t) legata allerrore di fase
(t) = (t)

(t). Tale segnale derrore e(t) e poi posto in ingresso di un
oscillatore controllato in tensione (Voltage Controlled Oscillator o VCO) .
Quando la tensione dingresso e nulla il VCO oscilla con una frequenza an-
golare pari a
0
. Un errore di fase positivo (negativo) impone al VCO di
aumentare (diminuire) la frequenza angolare istantanea d
(t)/dt. E oppor-
tuno osservare che un errore di fase nullo corrisponde a due segnali (fasori)
sfasati di /2. Ciò signica che il segnale s(t) sarà ricostruito a partire dal
segnale delloscillatore locale applicando uno sfasamento di /2. Lampiezza
Figura 2.2: Schema generale del PLL. Le ampiezze sono normalizzate: s(t) =
2Asin((t)) e s(t) =
2K
1
sin(
(t))
del segnale dingresso e pari a
2A, mentre luscita del VCO ha unampiezza

pari a
2K
1
.
Seguendo lo schema di Fig. 2.2 luscita del moltiplicatore sarà pari a
x(t) = AK
1
K
m
sin((t)
(t)) (2.10)
In (2.10) il termine K
m
rappresenta il guadagno del moltiplicatore, la cui
dimensione e V
1
. Poichè il ltro attenua notevolmente la frequenza 2
0
, il
secondo termine della equazione (2.9) e stato eliminato in (2.10).
Nello schema di Fig. 2.2 F(s) rappresenta la funzione di trasferimento
del ltro nel dominio di Laplace e quindi la trasformata del segnale duscita
si può ottenere mediante
E(s) = F(s)X(s). (2.11)
Se f(t) rappresenta la risposta impulsiva del ltro, lequazione (2.11) può
essere scritta nel tempo in termini di convoluzione
e(t) =
_
t
0
x()f(t )d. (2.12)
La frequenza del VCO e una funzione del segnale dingresso e(t). Quando
il segnale e(t) e nullo, il VCO oscilla ad una frequenza angolare
0
=
0
, che
e anche detta frequenza di riposo. Se invece si applica un segnale derro-
re non nullo, la frequenza angolare istantanea del VCO assumerà il valore
0
+ K
0
e(t), dove K
0
rappresenta il fattore di guadagno del VCO, ed ha
dimensione s
1
V
1
. Poichè la frequenza e la derivata della fase si può anche
scrivere
d
(t)
dt
=
0
+ K
0
e(t) (2.13)
2.2. IL PLL 23
Figura 2.3: Schema generale in banda base del PLL.
dove
(t) =
0
t +

(t). (2.14)
Derivando (2.14) possiamo ottenere che la derivata della fase del VCO
sarà pari a
d
(t)
dt
= K
0
e(t). (2.15)
Dalle equazioni (2.10), (2.12) e (2.15) si può ottenere
d
(t)
dt
=
d
dt
[ (t)] = K
0
K
m
K
1
A
_
t
0
f(t ) sin[()]d. (2.16)
Modicando lequazione (2.16) si arriva allequazione dinamica per
lerrore di fase
d(t)
dt
=
d
dt
KA
_
t
0
f(t ) sin[()]d (2.17)
con K = K
0
K
m
K
1
.
Lequazione (2.17) corrisponde allo schema di Fig. 2.3.
In questo schema il moltiplicatore e sostituito con il sottrattore (che cal-
cola la dierenza di fase), mentre il VCO e sostituito dallintegratore. In
questa nuova formulazione le variabili (t) e

(t) nonchè lerrore di fase (t)
sono le variabili che appaiono esplicitamente. Ciò ci consente di semplicare
lanalisi concentrandoci solo sulle variabili dinteresse. E opportuno inoltre
osservare che nello schema di Fig. 2.3 e anche assente la frequenza angolare
0
, per tale motivo tale modello e detto modello in banda base del PLL.
2.3 Modello lineare
Ora vogliamo analizzare il comportamento del modello di Fig. 2.3 per diverse
leggi di variazione della fase dingresso. Purtroppo il modello da analizzare
e non lineare a causa della nonlinearità del blocco di calcolo del seno. Se
però si ipotizza che lerrore di fase (t) sia abbastanza piccolo (come avviene
quando il PLL ha agganciato lingresso e ci sono piccole variazioni della fase)
si può porre
sin (t) (t) (2.18)
In questo modo lequazione (2.17) del PLL si trasforma nellequazione
lineare seguente
d(t)
dt
=
d
dt
KA
_
t
0
f(t )(t)d (2.19)
Come abbiamo osservato precedentemente il termine KA = K
0
K
m
K
1
A.
Spesso però nella letteratura si trova
KA = K
0
K
D
(2.20)
con K
D
= K
m
K
1
A. K
D
viene chiamato guadagno del rivelatore di fase .
Questa denizione e corretta purchè lampiezza del segnale dingresso A sia
mantenuta costante. Il vantaggio di tale denizione è nella possibilità di
misurare direttamente il parametro K
D
.
Lanalisi del circuito lineare può essere eettuata usando la trasformata di
Laplace. In particolare, nel seguito indicheremo con (s) e (s) le trasformate
dei segnali (t) e (t). Usando tali trasformate lequazione (2.19) diviene
s(s) = s(t) KAF(s)(s) (2.21)
Il modello nel dominio di Laplace e mostrato nella Fig. 2.4.
Sostituendo lerrore di fase (s) con la dierenza (s)
(s) si ottiene la
seguente funzione ad anello chiuso del PLL
H(s) =
(s)
(s)
=
KAF(s)
s + KAF(s)
(2.22)
Riassumendo, si hanno le seguenti equazioni del PLL
H(s) =
(s)
(s)
=
KAF(s)
s +KAF(s)
(s) = (s)
(s) = [1 H(s)](s) (2.23)

(s)
(s)
=
1
1 + [KAF(s)/s]
2.3. MODELLO LINEARE 25
Figura 2.4: Modello lineare del PLL nel dominio di Laplace.
2.3.1 Errore in regime permanente
Quando il segnale dingresso ha una variazione (di fase o di frequenza) il PLL
modica i suoi parametri al ne dinseguire e ricostruire con luscita del VCO
la forma donda dingresso. Tale inseguimento passa per un comportamento
transitorio no ad arrivare al comportamento a regime. In una prima fase,
siamo interessati a valutare il valore che lerrore di fase (t) assume dopo la
conclusione del regime transitorio.
A tale scopo e possibile utilizzare il teorema del valore nale della
trasformata di Laplace che può essere formulato nel modo seguente
lim
t
(t) = lim
s0
s(s) (2.24)
Lequazione (2.24) pone una corrispondenza fra il valore nale nel dominio
del tempo (supponendo lesistenza del valore in regime permanente) e il valore
della trasformata s(s) nel punto s = 0.
Possiamo utilizzare lequazione (2.24) insieme con lespressione dellerrore
di fase, ottenuto da (2.23),
(s) =
1
1 + [KAF(s)/s]
(s) (2.25)
In tale equazione compare la funzione di trasferimento ad anello aperto
pari a
G
0
(s) = KAF(s)/s (2.26)
per cui la (2.25) può essere riscritta come
(s) =
1
1 + G
0
(s)
(s). (2.27)
Dalla (2.27) osserviamo che lerrore di fase in condizioni di regime di-
pende sia dalla funzione di trasferimento ad anello aperto G
0
(s) che dal
segnale dingresso (s). E abitudine calcolare tale errore per tre diversi tipi
di ingresso:
(t) =
_
_
,
t
t
2
/2
(s) =
_
_
/s
/s
2
/s
3
gradinofase
gradinofrequenza
rampafrequenza
(2.28)
Come primo caso calcoliamo lerrore a regime per una fase dingresso che
abbia un andamento a gradino con ampiezza , come nel primo caso della
(2.28):
(t ) = lim
s0
_
s
s
1
1 + [KAF(s)/s]
_
= 0, F(0) = 0 (2.29)
ciò signica che il PLL è in grado di agganciare la fase con errore nullo.
Laggancio con errore nullo avviene anche se la funzione F(s) = 1, vale a dire
il ltro è semplicemente una costante nella banda di interesse.
Consideriamo ora il caso di una variazione di frequenza pari a (il
secondo caso riportato nella (2.28)). La fase dingresso ha una trasformata
di Laplace data da (s) = /s
2
. Lerrore a regime sarà quindi dato da
(t ) = lim
s0
_
s
s
2
1
1 + [KAF(s)/s]
_
= lim
s0
_

s + [KAF(s)]
_
(2.30)
Per ottenere un errore di fase che tenda a zero è necessario che la funzione
di trasferimento del ltro per frequenza nulla F(s = 0) assuma un valore il
pi` u grande possibile. Infatti, se F(s) ha un polo di ordine k nellorigine s = 0,
F(s) può essere espressa come
F(s) =
1
s
k
F
1
(s) (2.31)
con lipotesi che 0 < |F
1
(0)| < .
Nel caso di una funzione con uno o pi` u poli in s = 0 (k 1), lerrore di
fase generato dal PLL, per una variazione a gradino della frequenza angolare,
tende a 0.
Analizziamo ora il comportamento del PLL quando in ingresso è applicata
una variazione a rampa della frequenza dingresso (ciò può simulare leetto
Doppler di una sorgente a frequenza costante posta su un veicolo che si muove
con accelerazione radiale costante pari a = c/
0
rispetto al ricevitore,
2.4. ANALISI DI PLL DEL SECONDO ORDINE 27
ove c rappresenta la velocità della luce). Analogamente ai casi discussi in
precedenza, lerrore a regime sarà pari a
(t ) = lim
s0
_
s

s
3
1
1 + [KAF(s)/s]
_
(2.32)
= lim
s0
_

s
2
+ [KAF(s)s]
_
In questo caso lerrore di fase a regime sarà nullo solo se la funzione F(s)
ha almeno due poli nellorigine. Viceversa, se la funzione ha un solo polo
nellorigine, lerrore a regime sarà pari a
(t ) =

KAF
1
(0)
(2.33)
In questo caso se non si utilizza alcun ltro lerrore di fase (t) non
raggiunge mai un valore di regime permanente ma cresce indenitivamente.
A questo punto si può quindi dare la seguente regola generale: per inseguire
con errore a regime nullo una fase dingresso con trasformata di Laplace del
tipo
1
s
k
è necessario introdurre un ltro con (k 1) poli nellorigine.
Normalmente un PLL senza ltro è detto anello del primo ordine, mentre
un PLL contenente ltro con un polo è detto anello del secondo ordine. In
generale, lanello di un PLL con (k 1) poli è detto anello di ordine k.
Ciò non va confuso con il termine tipo, utilizzato nella teoria dei controlli
per caratterizzare la funzione di anello aperto G
0
(s). Infatti una funzione
G
0
(s) è detta di tipo k se essa presenta k poli (integratori) nellorigine s =
0. Ne consegue che lordine sarà in genere maggiore del tipo in quanto il
primo include tutti i poli e non solo quelli nellorigine (come avviene per la
denizione di tipo).
In conclusione, lerrore a regime di un PLL dipende dal valore assunto
dalla funzione ad anello aperto nellorigine. Viceversa il comportamento
dinamico dipende dalla struttura completa della funzione danello aperto.
2.4 Analisi di PLL del secondo ordine
In questo paragrafo analizzeremo le caratteristiche dinamiche del PLL. Per
tale analisi verrà utilizzata la rappresentazione della funzione di trasferimento
in funzione della frequenza attraverso il diagramma di Nyquist e il diagramma
di Bode. In particolare, la prima analisi da eettuare riguarda la stabilità
del dispositivo. A tale scopo si consideri la funzione di trasferimento di un
sistema controreazionato
H(s) =
G
0
(s)
1 + G
0
(s)
(2.34)
basato su una funzione ad anello aperto G
0
(s) stabile. Tale sistema sarà
stabile se i suoi poli sono tutti caratterizzati da parte reale negativa (vedi
Appendice A).
Lobiettivo dellanalisi svolta nei corsi di controlli è quello di determinare
la stabilità di H(s) a partire dalla conoscenza dei poli e degli zeri di G
0
(s).
Un possibile modo per rispondere alla richiesta suindicata è quello di
osservare il diagramma di Nyquist. Quando la variabile s e fatta variare da
a + la funzione G
0
(s) percorre una traiettoria nel piano complesso,
come mostrato in Fig. 2.5.
Figura 2.5: Esempio di diagramma di Nyquist.
Se si conta il numero di rotazioni orarie complete che il diagramma compie
intorno al punto 1, indicato con N, si avr` a
N = Z P (2.35)
dove Z rappresenta il numero di zeri nel semipiano positivo della funzione
1+G
0
(s) (corrispondenti ai poli della H(s), mentre P rappresenta il numero
di poli nello stesso semipiano della funzione 1 +G
0
(s) (corrispondenti ai poli
di G
0
(s)).
Dallosservazione precedente deriva che anchè il sistema sia stabile si
dovrà avere Z = 0.
La procedura da seguire per la verica della stabilità sarà quindi la
seguente:
1. verica del numero di poli con parte reale positiva (P) della funzione
G
0
(s);
2. tracciare il digramma di Nyquist della G
0
(s);
3. vericare il numero di rotazioni orarie (N) del vettore 1 G
0
(s)
andando da a +;
4. calcolo del numero di zeri a parte reale positiva della 1 + G
0
(s) dato
da: Z = N + P (anchè il sistema sia stabile deve risultare Z = 0).
Un altro modo di vericare e misurare il livello di stabilità e attraverso
il diagramma di Bode. In questo caso si tratta di due graci che esprimono
landamento del modulo e dellampiezza della G
0
(s) in funzione della fre-
quenza angolare . Un esempio di diagramma di Bode per la funzione
1
s(s+1)
e mostrato in Fig. 2.6.
Figura 2.6: Diagramma di Bode per la funzione
1
s(s+1)
.
Come ben noto il criterio di stabilità mostrato in precedenza può essere
evidenziato direttamente sul diagramma di Bode. Infatti la condizione di
instabilità e collegata alla rotazione della funzione ad anello aperto intorno
al punto 1 del diagramma di Nyquist, corrispondente ad ampiezza unitaria
e fase 180
o
. Per evidenziare il passaggio interno od esterno al punto 1 e
importante osservare il comportamento della funzione G
0
(j) nel punto in
cui il modulo e pari a 1 e quello in cui la fase vale 180
o
. Nella Fig. 2.7 sono
appunti mostrati questi due valori della funzione.
In questo caso la funzione G
0
(j) ha poli nellorigine, per cui a frequenza
nulla |G
0
(j)| +. Viceversa per si avr` a che G
0
(j) 0. Poichè
la funzione si muove in senso orario il punto 1 sarà allinterno della funzione
se per fase 180
o
il modulo |G
0
(j
1
)| > 1 mentre sarà allesterno se |G
0
(j
1
)| <
1. In questultimo caso risulterà N = 0 e quindi il sistema sarà stabile se
P = 0 (ovvero se la funzione ad anello aperto e stabile). Nel caso in cui
il sistema controreazionato risulti stabile |G
0
(j
1
)| viene chiamato margine
di guadagno . Stesse considerazioni possono essere fatte per la fase. In
Figura 2.7: Margine di fase e di guadagno (Fase(G
0
(j
1
) = ).
particolare, nelle ipotesi precedenti la condizione di stabilità implica che per
modulo unitario (G
0
(j
2
) = 1) la fase della funzione di trasferimento
R
=
Fase(G
0
(j
2
)) > 180
o
. Il valore 180
o
R
viene chiamato margine di fase
. Il termine margine indica il fatto che e possibile accettare una equivalente
degradazione nella funzione ad anello aperto senza compromettere la stabilità
del sistema controreazionato.
Ad esempio consideriamo la funzione ad anello aperto G
0
(j) =
5000
(j+10)
3
.
Il diagramma di Nyquist di tale funzione e mostrata nella Fig. 2.8.
Figura 2.8: Diagramma di Nyquist con margine di fase e di guadagno per la
funzione G
0
(j) =
5000
(j+10)
3
.
Il diagramma di Bode della stessa funzione e mostrata in Fig. 2.9.
Il sistema risulterà stabile se
R
= Fase(G
0
(j
2
)) > 180
o
. Nelle gure
sono appunto mostrati tali margini di fase e di guadagno.
Le osservazioni fatte sulla stabilità di sistemi controreazionati saranno
utili per vericare la stabilità del PLL.
La realizzazione reale dei poli da inserire allinterno dellanello di
controreazione del PLL, può essere eettuata in diversi modi.
Una realizzazione perfetta del polo nellorigine può essere quella mostrata
in Fig. 2.10. In questo caso il circuito si compone di due resistenze (R
1
e R
2
),
un consensatore (C) ed un amplicatore operazionale ideale (con R
in
= e
A = ). La funzione di trasferimento nel dominio di Laplace di tale circuito,
il cui diagramma di Bode asintotico e mostrato in Fig. 2.10, e la seguente
E(s)
U(s)
=
1 + sT
2
sT
1
(2.36)
Figura 2.9: Diagramma di Bode con margine di fase e di guadagno per la
funzione G
0
(j) =
5000
(j+10)
3
.
con T
1
= R
1
C e T
2
= R
2
C. Il circuito considerato ha due difetti. Il pri-
mo e connesso con il costo del componente attivo, il secondo e legato alla
limitazione del comportamento in frequenza del circuito operazionale.
Una valida alternativa al circuito di Fig. 2.10 e mostrata con il relativo
diagramma di Bode asintotico in Fig. 2.11. Tale circuito ha la seguente
funzione di trasferimento
E(s)
U(s)
=
1 + sT
2
1 + sT
1
(2.37)
con T
1
= (R
1
+ R
2
)C e T
2
= R
2
C. La (2.37) mostra che tale circuito
introduce un polo in s = 1/T
1
al posto di un polo nellorigine. Se 1/T
1
e
abbastanza piccolo, il suo comportamento nellanello di controreazione può
essere sucientemente buono in termini di riduzione dellerrore di fase del
PLL.
Con tali circuiti si avranno le seguenti funzioni ad anello aperto
G
0
(s) =
kA
s
1 + sT
2
sT
1
(2.38)
Figura 2.10: Realizzazione di un integratore perfetto con componenti attivi.
per il circuito attivo e
G
0
(s) =
kA
s
1 + sT
2
1 + sT
1
(2.39)
per quello passivo.
Daltro lato, la funzione ad anello chiuso del PLL con circuito attivo,
analoga alla (2.22), risulterà essere pari a
H(s) =
kA(1 + sT
2
)
s
2
T
1
+ skAT
2
+ kA
. (2.40)
Per il circuito passivo si otterrà invece
H(s) =
kA(1 + sT
2
)
s
2
T
1
+ s(1 + kAT
2
) + kA
. (2.41)
Spesso le equazioni del PLL vengono riscritte nel modo seguente
H(s) =
2
n
s +
2
n
s
2
+ 2
n
s +
2
n
(2.42)
per il circuito con componenti attivi e
H(s) =
[2
n
(
2
n
/KA)]s +
2
n
s
2
+ 2
n
s +
2
n
(2.43)
Figura 2.11: Realizzazione di un integratore non perfetto con componenti
passivi.
per il circuito con componenti passivi. La denizione dei vari elementi
presenti nelle equazioni precedenti e data nella Tab. 2.1.
Utilizzando le (2.23) si possono ottenere le seguenti equazioni dellerrore
di fase
(s)
(s)
=
s
2
s
2
+ 2
n
s +
2
n
(2.44)
per il ltro attivo e
(s)
(s)
=
s
2
+ (
2
n
/KA)s
s
2
+ 2
n
s +
2
n
(2.45)
per quello passivo.
I diagrammi di Bode del guadagno ad anello con ltro attivo e passivo so-
no mostrati rispettivamente in g. 2.12 e in g. 2.13. La frequenza naturale
n
e quella frequenza alla quale lestensione della linea a 40dB/decade
attraversa lasse 0dB (le relative frequenze naturali
n
e le frequenze di
attraversamento a 0dB
c
sono anche mostrate nelle gure).
In pratica la frequenza di attraversamento a 0dB e , nel caso di ltro
attivo, pari a
c
2
n
(2.46)
Attivo Passivo
n
=
_
KA
T
1
_
1/2
n
=
_
KA
T
1
_
1/2
=
T
2
2
_
KA
T
1
_
1/2
=
T
2
2
_
KA
T
1
_
1/2
_
1 +
1
KAT
2
_
=
T
2
n
2
=
T
2
n
2
+

n
2KA
T
1
=
KA
2
n
T
1
=
KA
2
n
T
2
=
2
n
T
2
=
2
n
_
1

n
2KA
_
KA = K
0
K
D
KA = K
0
K
D
Tabella 2.1: Denizione dei parametri per un PLL del secondo ordine
Figura 2.12: Diagramma di Bode del guadagno ad anello aperto con ltro
attivo.
Figura 2.13: Diagramma di Bode del guadagno ad anello aperto con ltro
passivo.
mentre nel caso di ltro passivo si può scrivere
c
2
n
_
1

n
2KA
_
. (2.47)
Per dimostrare la validità delle equazioni (2.46) e (2.47) e necessario
partire dalle (2.38) e (2.39) imponendo |G
0
(
c
)| = 1.
Se ad esempio si considera il lespressione (2.38) del circuito attivo,
imponendo la condizione sul modulo si ottiene
|G
0
(
c
)| =
1 + j
c
T
2
j
c
T
1
KA
j
c
= 1. (2.48)
Se si considera lapprossimazione
c
> 1/T
2
(che implica asintoticamente
c
T
2
> 1) la (2.48) diviene
|G
0
(
c
)|
T
2
T
1
KA
c
= 1. (2.49)
Risolvendo la (2.49) e sostituendo le espressioni di T
1
, T
2
e KA date in
Tab. 2.1 si ottiene lespressione approssimata (2.46).
Figura 2.14: Relazione fra margine di fase
R
e fattore di smorzamento .
Cerchiamo ora di mettere in relazione il margine di fase con il fattore di
smorzamento . In particolare la (2.26) può essere riscritta come
G
0
() =
KA(1 + jT
2
)
(j)
2
T
1
=
1 + j2(/
n
)
(/
n
)
2
(2.50)
Nella Fig. 2.14 e mostrata la relazione fra margine di fase
R
e fattore
di smorzamento . Si può osservare che per piccoli valori di
R
e la curva
e approssimata dalla linea retta descritta dallequazione
0.01
R
. (2.51)
Le equazioni (2.42) e (2.43), relative allintegratore perfetto e quello non
perfetto, coincidono in prima approssimazione se
2
n

2
n
KA
KA

n
2

1
T
2
. (2.52)
Un anello imperfetto che soddis la (2.52), viene chiamato anello ad
elevato guadagno.
Osservando il diagramma di Bode delle due diverse funzioni di trasfe-
rimento si può osservare che le due funzioni dieriscono solo a bassissima
frequenza. Per questo motivo se un oset di frequenza viene applicato al-
lingresso del PLL mentre la risposta a regime (corrispondente a = 0 in
frequenza) dellanello ideale fornisce un errore nullo, nel caso dellanello non
ideale si avrà
(t ) =

KA
. (2.53)
Tale errore coincide con quello ottenibile utilizzando un anello del primo
ordine, ma un anello del primo ordine ha una frequenza di attraversamento
c1
= KA che e molto maggiore di quella di un anello non ideale del secondo
ordine
c2
. Questo fatto, non incide sul comportamento a regime ma modi-
ca sia il comportamento transitorio che le caratteristiche di soppressione di
rumore. Da un lato avere
c2

c1
rende lanello del primo ordine pi` u ve-
loce e quindi la condizione stazionaria viene raggiunta pi` u rapidamente. Da
un altro punto di vista però la maggiore larghezza di banda rende il PLL pi` u
sensibile al rumore. Infatti maggiore è il rumore presente nel segnale dingres-
so, minore dovrebbe essere la frequenza di attraversamento
c
. Ne consegue
che le richieste di un grande valore di guadagno in continua KAF(0), ne-
cessario per un buon comportamento a regime, ed una piccola frequenza di
attraversamento
c
KA, necessaria per ridurre gli eetti del rumore, in un
anello del primo ordine non possono essere contemporaneamente soddisfatte,
mentre sono assolutamente compatibili in uno del secondo ordine.
2.5 Analisi di PLL del terzo ordine
Lutilità di utilizzare PLL del terzo ordine e nella loro capacità di inseguire
fasi (t) con una maggiore dinamica. Per esempio per inseguire con errore a
regime nullo una rampa in frequenza e necessario utilizzare un ltro danello
con due poli nellorigine, corrispondente ad un PLL del terzo ordine.
La funzione ad anello aperto ha tre poli nellorigine che producono uno
sfasamento di 270
o
. E necessario quindi introdurre due zeri che ci forniscano
un margine di fase positivo alla frequenza dattraversamento
c
. Ne consegue
che la funzione ad anello aperto di un PLL del terzo ordine sarà la seguente
G
0
(s) =
KA(1 + sT
2
)(1 + sT
3
)
s(sT
1
)
2
(2.54)
Landamento in frequenza di tale funzione ed il relativo margine di fase
sono mostrati in Fig. 2.15.
Le relative funzioni ad anello chiuso sono
H(s) =
(s)
(s)
=

c
(s +
c
)(s +
1
c
)
s
3
+
c
(s +
c
)(s +
1
c
)
(2.55)
1 H(s) =
(s)
(s)
=
s
3
s
3
+
c
(s +
c
)(s +
1
c
)
2.5. ANALISI DI PLL DEL TERZO ORDINE 39
Figura 2.15: Diagramma di Bode di un PLL del terzo ordine
con i parametri deniti nel modo seguente:
c
= KA
_
T
2
T
1
__
T
3
T
1
_
, =
1
c
T
2
,
1
=
1
c
T
3
c
rappresenta la frequenza di attraversamento mentre e
1
sono legate
alle frequenze 1/T
2
e 1/T
3
.
2.5.1 Stabilità
Per ottenere un anello stabile è necessario che i due zeri di G
0
(s) forniscano
un margine di fase positivo (vedi Fig. 2.15). Normalmente questi due zeri
vengono presi coincidenti
G
0
(s) =
KA
s
_
1 + sT
2
sT
1
_
2
(2.56)
Per s = j/T
2
la fase di G
0
() e esattamente pari a 180
o
. Per tale
frequenza il modulo di G
0
() e pari a
G
0
_
1
T
2
_
= KAT
2
2
_
T
2
T
1
_
2
(2.57)
Dal diagramma di Bode di Fig. 2.15 e da quello di Nyquist mostrato in
Fig. 2.16 si osserva che anchè lanello sia stabile deve risultare
G
0
_
1
T
2
_
= KAT
2
2
_
T
2
T
1
_
2
> 1 (2.58)
da cui risulta il seguente vincolo per il guadagno danello
KA >
1
2T
2
_
T
1
T
2
_
2
. (2.59)
Figura 2.16: Diagramma di Nyquist di un PLL del terzo ordine
2.5.2 Risposta transitoria
E noto che la frequenza di attraversamento
c
ed il margine di fase
R
sono parametri utili per determinare il comportamento transitorio di un si-
stema. A questo punto vogliamo confrontare il comportamento transitorio di
un anello del terzo ordine rispetto a quello di un anello del secondo ordine.
Ipotizziamo che i due anelli abbiano la stessa frequenza di attraversamen-
to
c
e lo stesso margine di fase
R
. Le funzioni di anello con frequenza
2.5. ANALISI DI PLL DEL TERZO ORDINE 41
normalizzata p = s/
c
sono date da
G
0,3
(p) =
(p + )
2
p
3
(2.60)
per un anello del terzo ordine e
G
0,2
(p) =
p + (1/2)
2
p
2
(2.61)
per un anello del secondo ordine (con
c
= 2
n
).
Per =
c
le due funzioni hanno approssimativamente la stessa fase se
si verica
Fase(G
0,2
(j)) = Fase(G
0,3
(j)) = Fase
_
j + (1/2)
2
j
2
_
= Fase
_
(j + )
2
j
3
_
(2.62)
Dalla (2.62) si verica che tale condizione implica un legame fra e
dato da
=
1
2
_
1
2
2
_
1/2
. (2.63)
Landamento del segnale di errore nel tempo per ingresso a gradino di
fase e di frequenza, per un sistema del secondo e del terzo ordine è mostrato
in Fig. 2.17.
Figura 2.17: Confronto dellerrore di fase per il 2 e 3 ordine
Tali sistemi hanno la stessa frequenza di attraversamento
c
e lo stesso
margine di fase
r
. Come può essere rilevato dalla gura la risposta del siste-
ma del terzo ordine è estremamente simile a quella del sistema del secondo
ordine. Questa osservazione può essere generalizzata ad un sistema di ordine
qualsiasi per cui è possibile assumere che la risposta è principalmente legata
ad una coppia di poli complessi. Tale condizione si verica se la parte rea-
le degli altri poli della funzione ad anello chiuso H(s) è almeno dieci volte
maggiore del valore assoluto della parte reale della coppia di poli dominanti.
Normalmente lapprossimazione di un PLL con anello di ordine maggiore
con un anello del secondo ordine, pur essendo notevolmente semplice, risulta
abbastanza accurata per denire delle speciche del PLL. Ad esempio, dato il
settling time T
s
e lampiezza del picco di sovraelongazione è possibile mediante
tabelle ottenere il valore di . Partendo dal valore di , mediante la (2.63) si
ottiene il valore di .
2.6 Rivelatori di fase
I rivelatori di fase (Phase Detector o PD) devono misurare la dierenza di
fase fra due forme donda dingresso. Come visto la realizzazione di un PD
utile per alimentare lanello di controreazione di un PLL richiede che il PD
possegga alcune caratteristiche di base come ad esempio la capacità di di-
scriminare errori positivi e negativi di fase, un certo livello di linearità su un
intervallo di errore esteso il pi` u possibile. Inoltre caratteristiche importanti
sono anche la sua complessità e la possibilità di operare ad elevata frequenza.
Esistono fondamentalmente due classi di rivelatori di fase:
1. PD basati su moltiplicatore,
2. PD basati su circuiti sequenziali.
Nel seguito mostreremo le caratteristiche di tali PD, confrontandone le
prestazioni.
2.6.1 Rivelatori di fase basati su moltiplicatore
Nel caso di un rivelatore di fase realizzato con un moltiplicatore e supponendo
di applicare ingressi sinusoidali, luscita del PD e data da
x(t) = K
m
K
1
Asin (2.64)
K
m
e il guadagno del moltiplicatore,
2A lampiezza del segnale dingresso

e
2K
1
lampiezza del VCO.
2.6. RIVELATORI DI FASE 43
In generale il comportamento del PD dipende non solo da come esso e
realizzato ma anche dal tipo di segnale presente al suo ingresso. Ad esempio
se si considera un PD realizzato con il moltiplicatore a cui sono applicate
delle onde quadre con ampiezza 1, con periodo T, duty-cycle 50% e ritardate
di un tempo T
1
(corrispondente ad una fase = 2T
1
/T), il valore medio
delluscita sarà pari a
x(t) =
1
2

2
. (2.65)
In molte applicazioni un PD basato su moltiplicatore può essere troppo
costoso e troppo lento. Per tali motivi spesso si ricorre ad un PD derivato
da quello a moltiplicatore e chiamato a commutazione di fase.
In questo caso il VCO invece di generare una sinusoide genera unonda
quadra che oscilla fra il livello +1 e 1. Tale segnale può essere espanso in
serie di Fourier considerando le armoniche della frequenza di base
r(t) =
4
_
cos(
0
t +

)
1
3
cos(3
0
t + 3
) + . . .
_
. (2.66)
Moltiplicando tale segnale con un segnale dingresso sinusoidale si ottiene
x(t) = K
m
s(t)r(t) =
4
2
K
m
A
_
sin() + . . . +

A
n
sin(n
0
t +

n
) + . . .
_
.
(2.67)
A causa del ltro passa-basso inserito nellanello, i termini sin(n
0
t+
n
),
con n 1, possono essere ignorati in quanto contribuiscono al solo ripple ad
alta frequenza.
Quindi luscita (2.67) ltrata fornisce una misura dellerrore di fase, men-
tre la moltiplicazione per 1 viene eettuata con un circuito che modichi
periodicamente la polarità del segnale dingresso.
Circuiti del tipo descritto in precedenza sono molto veloci ed economici,
però non possono essere utilizzati per segnali rumorosi.
2.6.2 Aggancio su armonica
Un PD basato su moltiplicazione è stato utilizzato per la rivelazione di fase
di segnali con la stessa frequenza fondamentale. In realtà tale tecnica si può
utilizzare anche nel caso di segnali a dierente frequenza fondamentale.
Consideriamo ad esempio due segnali s(t) e r(t) espressi in termini di
serie di Fourier
s(t) =
2
n
c
n
e
jn
s
t
(2.68)
r(t) =
2
m
d
m
e
j(m
V CO
t)
dove
s
e
V CO
sono le frequenze fondamentali dei segnali.
Moltiplicando i due segnali fra di loro si ottiene
s(t)r(t) = 2
n
m
c
n
d
m
e
j(n
s
t+m
V CO
t)
. (2.69)
La condizione per ottenere una componente continua, utile per il controllo
del VCO, è che esistano due valori interi n
1
e m
1
tali che
n
1
s
= m
1
V CO
(2.70)
Se n
1
e m
1
sono diversi da 1 si ottiene un aggancio frazionale (o

fractional
lock
) . Viceversa se m
1
= 1 si ottiene n
1
s
=
V CO
per cui il VCO aggancia
su una armonica intera.
In genere laggancio su armonica frazionale è un eetto indesiderato, da
evitare per il buon funzionamento del circuito. Esistono però situazioni in
cui è utile ottenere frequenze del VCO tali che
V CO
=
s
_
n
1
m
1
_
.
2.6.3 Rivelatori di fase a logica sequenziale
Questi PD funzionano mediante rilevazione del passaggio attraverso lo zero
(zero-crossing PD). Per questo motivo il segnale è inizialmente squadrato fra
+1 e 1.
Questo tipo di PD si basa su ip-op SR (set-reset). Il fronte negativo
del segnale dingresso porta a livello 1 luscita del ip-op, mentre il fronte
negativo del segnale del VCO riporta a 0 il ip-op. Tale funzionamento è
illustrato in Fig. 2.18.
Il valore medio (V
m
) del segnale ottenuto in uscita dal ip-op sarà dato
da
V
m
=
T
d
T
0
=

2
(2.71)
il che fornisce un legame lineare fra sfasamento e valore medio, come mostrato
in Fig. 2.19.
Un ulteriore circuito digitale che può essere utilizzato come PD è mostrato
in Fig. 2.20.
Il funzionamento del circuito di Fig. 2.20 può essere descritto nel modo
seguente. Ipotizziamo che i due segnali s(t) ed r(t) abbiano la stessa frequen-
za
0
e fasi e

. Supponiamo anche che il segnale dingresso s(t) preceda il
segnale del VCO r(t). Quindi il fronte donda negativo di s(t) arriva prima
di quello di r(t) ed inizialmente luscita del ip-op F1, corrispondente al
segnale UP và al livello logico 1. Dopo un intervallo di tempo corrispon-
dente allo sfasamento

, arriva il fronte negativo di r(t) che porta ad 1
il ip-op F2 (uscita DOWN). Tale congurazione UP = DOWN = 1 è
Figura 2.18: Funzionamento del PD basato su Flip-op RS.
una congurazione transitoria poiche quando i due ip-op sono entrambi
al livello logico 1, luscita della porta AND si porta ad anche ad 1 attivan-
do gli ingressi CLEAR dei due ip-op. Tali ingressi, supposti asincroni,
modicano luscita dei due ip-op portandoli a livello 0.
Al contrario, se r(t) anticipa s(t), il fronte donda di r(t) porta ad 1 il
ip-op F2 (segnale DOWN) che viene riportato a 0 dal fronte negativo di
s(t).
In ogni caso alluscita di uno dei due ip-op si vedr` a un treno dimpulsi
con opportuno duty cycle.
La durata dellintervallo temporale durante il quale uno dei due segnali
(UP o DOWN) resta al livello 1 è proporzionale alla dierenza di fase =
. Prendendo il valore medio V

m
di tale segnale (corrispondente al duty-cycle
T
d
T
0
) si ottiene
V
m
=
||
2
(2.72)
Landamento di tale valore medio in funzione dellerrore di fase () è
Figura 2.19: Caratteristica dierenza di fase (), valore medio per un PD a
ip-op.
Figura 2.20: PD per rivelazione di fase e frequenza.
Ovviamente a tale valore medio, che è il segnale utilizzato per il controllo
delloscillatore, è sovrapposto un segnale variabile che può essere visto come
un disturbo ad alta frequenza. Tale disturbo può essere eliminato attraverso
un ltro passa basso. Osserviamo che in questo caso la fase del VCO e
del segnale dingresso coincidono quando lerrore di fase in uscita al PD è
pari a 0. Tale comportamento va confrontato con quello del PD basato su
moltiplicatore, nel quale errore nullo corrisponde a dierenza di fase pari a
/2. Viceversa nel caso del PD con ip-op SR il punto di stabilità si ha per
dierenza di fase pari a .
Per quanto riguarda il circuito di Fig. 2.20 è opportuno notare che esso
presenta unambiguit` a nella stima dello sfasamento. Difatti, come mostrato
in Fig. 2.22 la dierenza di fase rilevata dipende dallistante di attivazione
del PLL.
Se, ad esempio, il PLL è attivato nellistante T
1
, il PD ricever` a prima
il fronte negativo del segnale generato dal VCO r(t) attivando il ip-op
DOWN per un tempo che chiameremo T
d1
. Viceversa nel caso di attivazione
nellistante T
2
il segnale dingresso s(t) apparirà in anticipo, ed il ip-op
Figura 2.21: Caratteristica del PD fase-frequenza.
UP sarà attivato per un periodo T
d2
. La relazione fra questi due intervalli
temporali sarà T
d2
+T
d2
= T
0
. Per questo motivo, in funzione dellistante di
attivazione del PD potranno essere misurate due fasi dierenti
1
(sul segnale
DOWN) e
2
(sul segnale UP) tali che
1
+
2
= 2
.
Di conseguenza la caratteristica completa per tale PD sarà
Tale caratteristica può portare ad un processo di isteresi quando la
dierenza di fase attraversa in salita od in discesa il valore 2.
Il comportamento di questo PD si può utilmente analizzare facendo
ricorso ad una descrizione basata sui fasori, come mostrato in Fig. 2.24.
Per rendere pi` u semplice lanalisi, la variabile temporale si può allineare
con il passaggio di uno dei due fasori (quello considerato in anticipo) sullasse
immaginario (corrispondente al fronte negativo del segnale reale squadrato).
Lintervallo di tempo in cui il segnale del PD resta a livello 1 è chiaramente
limitato da tale passaggio e dal successivo passaggio sullasse immaginario
del fasore in ritardo (r(t) nel caso di Fig. 2.24).
Con tale descrizione è, ad esempio, possibile ottenere facilmente la 2.72.
Infatti, poiche si ipotizza che i due vettori ruotino alla stessa frequenza an-
golare, il tempo in cui luscita è attiva sarà pari al tempo che il fasore r(t)
impiega per ruotare dellangolo . Poiche tale tempo è pari a / il rapporto
fra tempo in cui luscita è attiva e periodo complessivo del segnale sarà dato
Figura 2.22: Ambiguit` a nella misura di dierenza di fase
da
V
m
=
||/
2/
=
||
2
(2.73)
Ora passiamo ad analizzare il caso in cui le frequenze angolari siano die-
renti. Questa analisi è certamente pi` u complessa di quella vista in precedenza
in quanto una certa fase viene percorsa con tempi diversi da s(t) e r(t).
In particolare, consideriamo il caso in cui
V CO
=
0
+ (2.74)
per > 0.
In questo caso il fasore r(t) del segnale duscita del VCO ruota pi` u rapida-
mente di quello del segnale dingresso s(t). In particolare per ogni rotazione
completa del fasore r(t) la dierenza di fase aumenta di una quantità
Figura 2.23: Caratteristica completa del PD di Fig. 2.20.
il cui valore è pari a
=
0
T
V CO
2 =
0
2
0
+
2 = 2

0
+
(2.75)
La variazione è negativa in quanto il cresce in senso orario.
Per poter analizzare il comportamento identichiamo gli istanti in cui il
fasore r(t) passa sullasse immaginario positivo:
Fase(r(t
k
)) = 2k.
Pouche la frequenza è del VCO è quella di (2.74), gli istanti temporali t
k
saranno dati da
t
k
=
2k
0
+
(2.76)
In questi istanti temporali la fase del fasore s(t) sarà pari a
Fase(s(t
k
)) = (t
k
) =
2k
0
0
+
(2.77)
.
Quindi il relativo sfasamento (sempre ipotizzando r(t) in anticipo sarà
dato da
(t
k
) = (
(t
k
) (t
k
)) = (2k
2k
0
0
+
)mod2 (2.78)
Durante il kesimo ciclo (vale a dire per t
k1
t < t
k
) il tempo durante
il quale il terminale DOWN resta attivo è pari a |(t
k
)|/
0
per cui il relativo
duty cycle (corrispondente al valore medio del segnale duscita) è
d
DOWN
=
|(t
k
)|
0
2
0
+
(2.79)
Figura 2.24: Comportamento PD fase-frequenza mediante fasori.
Contemporaneamente si avrà d
UP
= 0.
Tale espressione è vericata a patto che il fasore sia considerabile sempre
in anticipo. Vale a dire se al tempo t
k1
si aveva 2 (t
k1
) < 0 al tempo
t
k
deve risultare 2 (t
k
) = (t
k+1
) + .
Questa condizione porta al fatto che
2

0
0
+
(t
k1
) < 0 (2.80)
Se la condizione (2.80) non è soddisfatta, si ha che nellintervallo t
k1

t < t
k
il fasore r(t) doppia il fasore del segnale dingresso s(t). In questo caso
il fronte di discesa di r(t) arriva due volte prima del successivo arrivo del
fronte di s(t). Questo signica che DOWN resta attivo per tutto lintervallo
[t
k1
, t
k
) e che quindi il duty cycle (o valore medio nel ciclo) è pari ad 1.
Tenendo conto dellanalisi eettuata in precedenza si può ottenere la se-
guente caratteristica d
DOWN
in funzione della dierenza di fase nel caso di
una dierenza di frequenze > 0:
d
DOWN
=
_
||
0
+
2
, 2

0
0
+
< 0
1, 2 < 2

0
0
+
(2.81)
Landamento della (2.81) può essere rappresentato gracamente come
Figura 2.25: Andamento del duty cycle per > 0 e < 0
Nella stessa gura è anche mostrato landamento del duty cycle (valor
medio) nel caso in cui sia minore di 0 (ciò corrisponde ad una frequenza
del VCO inferiore a quella del segnale dingresso).
In questo caso lanalisi può essere eettuata prendendo come istanti di
riferimento t
k
quelli per i quali il fasore del segnale dingresso s(t) attraversa
lasse immaginario.
In questo caso lincremento di fra t
k1
e t
k
è pari a
= 2
0
(2.82)
ed il duty cycle sarà
d
UP
=
_
_
_
||
0
+
0
2
, 0 < 2(1
)
1, 2(1
) < 2
(2.83)
Poichè il duty cycle (sia per DOWN che per UP) dipende sia dal
che dal , lerrore può essere caratterizzato in termini di valore medio di
d
DOWN
e d
UP
per una certa . Poichè per > 0 si ha che d
UP
= 0
mentre per < 0 risulterà d
DOWN
= 0, si potranno i due valori medi per
calcolare il valore medio complessivo denito come
d = d
UP
d
DOWN
=
1
2
_
2
0
d
UP
d
1
2
_
2
0
d
DOWN
d. (2.84)
In particolare si avrà
d
UP
=
1
2
_
2(1||/
0
)
0
||
0
+
0
2
d +
1
2
_
2
2(1||/
0
)
d (2.85)
=
1
2
_
1

0
_
, < 0
e
d
UP
= 0, > 0.
Nel caso di DOWN si avr` a
d
DOWN
=
1
2
_
1
/
0
1 + (/
0
)
_
, > 0 (2.86)
e
d
DOWN
= 0, < 0.
Landamento complessivo del valore medio delluscita d del PD in funzione
dellerrore di frequenza /
0
è mostrato in Fig. 2.26.
Figura 2.26: Valore medio delluscita d di un PD logico in funzione dellerrore
di frequenza /
0
.
Quando /
0
tale valore medio raggiunge asintoticamente il
valore massimo 1.
Purtroppo il ritardo delle porte logiche utilizzate in questo PD limita il
suo impiego a frequenze relativamente basse. Inoltre, poiche il dispositivo
lavora sulle transizioni, saltare un fronte può portare a sensibili errori. Per
tale motivo il PD illustrato in precedenza non può essere usato ecacemente
con segnali molto rumorosi.
Dalla Fig. 2.26 si deriva la capacità del PD di rilevare anche errori di
frequenza, per tale motivo questo dispositivo viene anche detto rivelatore
fase/frequenza (o Phase/Frequency Detector) spesso indicato con lacronimo
PFD. Questa caratteristica rende il PFD unico nel suo genere.
2.6.4 PLL basati su charge pump
Come abbiamo visto nelle sezioni precedenti, lutilizzo di PFD basati su
logica sequenziale consente di ottenere dispositivi estremamente economi-
ci, facilmente integrabili, con la capacità di rivelare grossi errori di fase (il
dispositivo è lineare nellintervallo fra 2 e 2) e di frequenza.
Normalmente alluscita di un PFD è collegato una pompa di carica (o
charge pump). Questultimo dispositivo viene utilizzato per convertire le
uscite logiche del PFD in un preciso livello analogico di tensione da inviare
al VCO. Una pompa di corrente non è altro che un interruttore a tre stati
controllato dalle uscite del PFD. Lo schema di principio è mostrato in Fig.
2.27
Figura 2.27: Schema di base del charge pump.
Le uscite del PFD pilotano i due MOSFET utilizzati come interruttori.
Luscita DOWN attiva il transistor NMOS che collega il generatore I
p
al
carico Z
F
(s). Viceversa, se è luscita UP ad essere attiva essa, attraverso
la porta invertente, accende il PMOS che collega il carico al generatore I
p
.
Quando entrambe le uscita del PFD sono disattive i due transistor sono
spenti e quindi il carico Z
F
(s) è isolato.
Per calcolare luscita e(t) del charge pump ipotizziamo che il PLL sia
agganciato (
V CO
=
0
) e che ci sia solo un errore di fase (t). Come fatto
precedentemente, concentriamo la nostra attenzione allerrore (0) che, nel
caso di fase del VCO maggiore della fase del segnale, corrisponde allistante
in cui il fasore del VCO attraversa la parte positiva dellasse immaginario.
In questo caso il PFD attiva il terminale DOWN per un tempo pari a
t
DOWN
=
|(0)|
0
, (0) < 0 (2.87)
La (2.87) è basata sullassunzione che la
0
del segnale resti costante. Tale
assunzione non può essere fatta nel caso in cui il fasore del segnale preceda
quello del VCO. Infatti in questo caso quando il charge pump eroga corrente
verso il carico F(s) si genera una tensione che, inviata in ingresso al VCO,
modica la frequenza del VCO per agganciare la fase del PLL con quella
del segnale dingresso. Nel caso in esame ciò corrisponde ad un aumento
della velocità di rotazione del fasore del VCO. Tale adattamento implica che,
in generale, il tempo necessario al fasore del VCO per attraversare il lato
positivo dellasse immaginario (corrispondente allintervallo di attivazione del
charge pump t
UP
) risulterà pari a
t
UP
<
(0)
0
, (0) < 0 (2.88)
Si può osservare come tale asimmetria nel comportamento del PLL sia
da legare al fatto che se è s(t) ad inseguire, la sua frequenza non può es-
sere modica, mentre se linseguitore è r(t) il processo insito nellanello di
controreazione del PLL fa aumentare la sua frequenza.
Ovviamente il comportamento descritto in (2.88) rende lanalisi del charge
pump pi` u complessa. Cè però da osservare che spesso tale problema è miti-
gato dal fatto che laggancio viene eettuato dal PLL in modo relativamente
lento. Ciò signica che fra una rotazione e laltra del fasore la dierenza
di fase (t
n
) rimane sostanzialmente costante. Ciò signica che il periodo
del fasore
0
/2 del segnale dingresso è molto minore del tempo di settling
del PLL. Poiche tale tempo di settling T
s
è inversamente proporzionale alla
frequenza di attraversamento
c
si dovrà avere
2
0
T
s

3
c
(2.89)
da cui deriva che
c

0
.
Se la condizione precedente è vericata lanello del PLL è detto anello a
banda stretta. Per un anello a banda stretta non è necessario analizzare il
comportamento del PLL ad ogni periodo ma piuttosto è necessario eettuare
unanalisi mediata su pi` u cicli. Poiche, nella pratica, si possono avere picchi di
corrente in ingresso al charge pump che creano picchi di tensione in uscita, per
evitare che tali picchi si riettano sul comportamento del VCO è necessario
utilizzare fra charge pump e VCO ltri di ordine elevato (in genere si usano
anelli almeno del terzo ordine).
2.6.5 Analisi quasi statica per PLL con Charge Pump
Se lerrore di fase cambia di poco da un ciclo allaltro, si può sostituire luscita
del PD con un valore mediato su tutto lintervallo.
i
d
(t) =
1
2/
0
_
t
p
0
I
p
dt =
0
2
I
p
(0)
0
=
I
p
(0)
2
(2.90)
Tenendo conto della (2.89)equazione (2.90) può essere generalizzata come
i
d
(t) =
I
p
(t)
2
(2.91)
Dal valor medio della corrente si ottiene un valore di tensione di controllo
applicata allingresso del VCO dato da
E(s) = Z
F
(s)I
d
(s) (2.92)
Tenendo conto della legge di controllo del VCO (2.13) si può scrivere
(s) =
K
0
s
E(s) (2.93)
Dalle (2.92) e (2.93) si ottengono
G
0
(s) =
(s)
(s)
=
I
p
2
K
0
s
Z
F
(s) (2.94)
H(s) =
G
0
(s)
1 + G
0
(s)
=
K
0
I
p
Z
F
(s)
2s +K
0
I
p
Z
F
(s)
rispettivamente per la funzione ad anello aperto e per quello ad anello
chiuso. Le (2.94) sono analoghe a (2.26) e (2.23) ma sostituiscono la funzione
F(s) con limpedenza Z
F
(s).
Anello del secondo ordine
Consideriamo unimpedenza
Z
F
(s) = R +
1
sC
2
(2.95)
il cui schema circuitale è mostrato in Fig.2.28.
Figura 2.28: Impedenza per un anello del secondo ordine.
Le funzioni di trasferimento (2.94) possono essere riscritte come
G
0
(s) =
_
n
s
_
2
_
1 +
s2
n
_
(2.96)
H(s) =
2
n
s +
2
n
s
2
+ 2
n
s +
2
n
con
n
=
_
K
0
I
p
2C
2
_
1/2
, =
RC
2
2

n
=
T
2
2

n
, T
2
= RC
2
(2.97)
In questo caso la frequenza di attraversamento
c
è data da
c
=
K
0
I
p
R
2
= 2
n
(2.98)
E opportuno notare che le espressioni in (2.94) sono simili a quelle ot-
tenute per un anello del secondo ordine con ltro attivo. Nel caso in esame
però tali relazioni sono ottenute senza lutilizzo di componenti attivi.
Nel caso di unimpedenza per un charge pump di ordine 2 lattivazione
dellinterruttore induce un aumento istantaneo della corrente che passa at-
traverso la resistenza R che passerà da 0 a I
P
. Corrispondentemente la
caduta di tensione ai capi dellimpedenza varier` a di una quantità pari a
e = RI
P
(2.99)
che corrisponde ad una variazione di frequenza
|| = K
0
|e| = K
0
RI
P
= 2
C
(2.100)
Il comportamento nel tempo del segnale e(t) è mostrato in Fig. 2.29.
Figura 2.29: Andamento temporale di e(t).
Nella gura si osserva che il salto iniziale di tensione (e) è molto
maggiore dellincremento dinamico del PLL (e
i
).
Quindi, per ogni ciclo incremento di tensione pari a
I
P
t
p
C
2
per cui laumento
di frequenza corrispondente sarà
|
i
| = K
0
e
i
= K
0
I
P
t
p
C
2
=
2
C
R
t
p
C
2
(2.101)
Ricordando che
t
p
T
0
=

0
la (2.101) si può riscrivere come
|
i
| =
2
C
RC
2
0
=
2
C
T
2
0
(2.102)
Poiche per un PLL di ordine due si ha =
T
2
2

n
e
C
= 2
n
la (2.102)
si può riscrivere come
|
i
| = 2
C
n
2
0
= 2
C
_
_
0
_
1
2
_
2
_
_
(2.103)
Osservando che

C
0
1 e che
1
2
è dellordine dellunità, dalla (2.103) si
può ottenere che
|
i
| || (2.104)
Per un buon funzionamento del PLL (ed anche per non sovraccaricare il
VCO) bisogna limitare la ||. Un limite certo è || <
0
.
Anello del terzo ordine
Per alcune applicazioni le oscillazioni (picchi) di tensione sullingresso
del VCO lasciate passare da un anello del secondo ordine sono inaccettabili.
Per tale motivo è necessario aumentare lordine del ltro. La soluzione pi` u
semplice è quella di inserire una capacità C
3
in parallelo con limpedenza del
secondo ordine la cui impedenza vale
Z
F
(s) =
_
b 1
b
_
1 + sT
2
sC
2
[1 + (sT
2
/b)]
(2.105)
con b = 1 + (C
2
/C
3
) e T
2
= RC
2
. Dalle equazioni precedenti si ottiene
per la funzione di trasferimento ad anello aperto
G
0
=

c
(1 + sT
2
)
s
2
T
2
[1 + (sT
2
/b)]
(2.106)
dove la frequenza
c
asintotica è pari a
c
=
K
0
I
p
R
2
_
b 1
b
_
.
Lo schema del circuito risultante è mostrato in Fig. 2.30.
Figura 2.30: Impedenza per un anello del terzo ordine.
Rispetto alla funzione ad anello aperto del secondo ordine in (2.106) si
aggiunge un polo in s = b/T
2
. Tale polo deve essere inserito opportuna-
mente al ne di ltrare le oscillazioni legate ai picchi di corrente. Anchè
tale polo non modichi il comportamento a regime deve essere b/T
2

c
.
Ovviamente tale condizione può far si che il polo introdotto corrisponda ad
una frequenza troppo elevata per ltrare le oscillazioni. Una prima osser-
vazione utile per la progettazione di un PLL è la seguente: dallesame del
diagramma di Bode di Fig. 2.31 si osserva che il polo s = b/T
2
è posto a
circa una decade da s =
c
. In questo modo il margine di fase dellanello del
terzo ordine si riduce di soli 6
o
circa. In questo modo si ottiene un anello del
terzo ordine con due poli del tutto analoghi a quelli di un anello del secondo
ordine e con un polo reale abbastanza lontano dalla coppia di poli dominanti.
Figura 2.31: Diagramma di Bode per lanello del terzo ordine.
La funzione di trasferimento di questo anello è pari a
H(s) =
(s)
(s)
=
1 + sT
2
s
3
(T
2
2
/
c
b) + s
2
(T
2
/
c
) + sT
2
+ 1
(2.107)
Utilizzando la variabile normalizzata p = s/
c
ed il parametro
=
1
c
T
2
la (2.107) può essere riscritta come
H(p) =
1 + (p/)
p
3
(1/
2
b) + (p
2
/) + (p/) + 1
(2.108)
Poichè dallanello del secondo ordine si ottiene
c
T
2
= (2)
2
si può scrivere
1/ (2)
2
Inoltre, poichè abbiamo posto
b/T
2
10
c
si ottiene
b 10(
c
T
2
) = 10/ = 10(2)
2
Valori tipici usati in pratica sono < 1/3 e 4 < b < 9.
In questo caso il circuito da analizzare è quello di Fig. 2.32.
Figura 2.32: Circuito dellimpedenza per PLL ordine 3.
Nella gura si ipotizza che sia attivo il generatore con corrente entran-
te nellimpedenza, corrispondente ad un segnale di UP. Per poter osservare
in questo caso lentit` a di variazione di frequenza |
3
| è necessario calcola-
re landamento della tensione derrore e(t). In questo caso la presenza del
condensatore C
3
impedisce il salto di tensione iniziale, il massimo valore di
tensione si avr` a allistante di spegnimento del generatore di corrente t
p
. Du-
rante la fase di carica la trasformata di Laplace della tensione derrore sarà
pari a
E(s) = I
P
b 1
b
b
C
2
T
2
1 + sT
2
s
2
_
s +
b
T
2
_
(2.109)
fattorizzando la (2.109) si ottiene
2.7. AGGANCIO DEL PLL IN PRESENZA DI RUMORE 61
E(s) = I
P
R
b 1
b
_
_
b1
b
s
+
1
T
2
s
2

b1
b
s +
b
T
2
_
_
(2.110)
Antitrasformando e prendendo il valore massimo (t = t
p
=
||
0
) con valore
iniziale nullo per tutte le capacità si avrà
e(t
p
) = I
p
R
b 1
b
_
b 1
b
_
1 e
b||
T
2
0
_
+
||
T
2
0
_
(2.111)
Poiche
||
T
2
b
e considerando
b1
b
1 la (2.111) si può approssimare
con
e(t
p
) I
p
R
b||
T
2
0
(2.112)
che in frequenza comporta una variazione massima
|
3
| = K
0
I
p
R
b||
T
2
0
(2.113)
Dalle espressioni precedenti si ottiene che lattenuazione delle oscillazioni
in frequenza fra loop di ordine 2 (|
2
|) e quello di ordine 3 (|
3
|) è data
da
=
|
3
|
|
2
|
=
b||
T
2
0
(2.114)
In pratica i valori tipici dei poli sono tali che b/T
2

0
e , ad aggancio av-
venuto, lerrore || è molto piccolo. Ne deriva che in questi casi loscillazione
di frequenza indotta dai picchi di corrente è veramente ridotta.
2.7 Aggancio del PLL in presenza di rumore
Obiettivo di questo capitolo è lanalisi degli eetti del rumore presente
essenzialmente nel segnale dingresso sulle prestazioni del PLL.
Lanalisi degli eetti del rumore assume un rumore a banda stretta. Ciò
signica che la con densità spettrale del processo è simmetrica intorno a
0
e
le componenti spettrali diventano trascurabili allesterno della banda la cui
larghezza è piccola rispetto alla frequenza centrale
0
.
Ciò signica che le componenti spettrali del rumore sono trascurabili in
tutto lo spettro escluso lintervallo di frequenza dato da
|
0
| < B
IF

0
(2.115)
Questa caratteristica potrebbe essere associata alla presenza di un ltro
passa banda, sempre presente allingresso di un sistema di telecomunicazione.
2.7.1 Rumore Gaussiano a banda stretta
Il processo gaussiano stazionario a media nulla si può costruire a partire da
due funzioni n
c
(t) e n
s
(t)
n(t) =
2n
c
(t)cos(
0
t) +
2n
s
(t)sin(
0
t) (2.116)
Per ottenere lautocorrelazione di n(t) si dovr` a moltiplicare la (2.116)
allistante t e t + :
E[n(t)n(t + )] = E[n
c
(t)n
c
(t +)]cos(
0
) (2.117)
E[n
c
(t)n
s
(t + )]sin(
0
)
+E[n
s
(t)n
c
(t + )]sin(
0
)
+E[n
s
(t)n
s
(t +)]cos(
0
)
+E[n
c
(t)n
c
(t + )]cos(
0
(2t + ))
E[n
c
(t)n
s
(t +)]sin(
0
(2t + ))
E[n
s
(t)n
c
(t +)]sin(
0
(2t + ))
E[n
s
(t)n
s
(t + )]cos(
0
(2t + ))
(2.118)
Dalla (2.117) poiche la correlazione di n(t) dipende da t e non solo da .
Il rumore n(t) diventa stazionario se e solo se risultano vericate le
seguenti due condizioni
E[n
c
(t)n
c
(t + )] = E[n
s
(t)n
s
(t + )] (2.119)
e
E[n
c
(t)n
s
(t + )] = E[n
s
(t)n
c
(t + )] (2.120)
Se le condizioni (2.119) e (2.120) sono vericate, la funzione di
autocorrelazione del rumore diviene
R
n
() = 2[R
n
c
()cos(
0
) + R
n
c
n
s
()sin(
0
)] (2.121)
si considera
R
n
c
= E[n
c(s)
(t + )n
c(s)
(t)] = R
n
s
(2.122)
e
R
n
c
n
s
= E[n
c(s)
(t + )n
s(c)
(t)] = R
n
s
n
c
(2.123)
Dalle equazioni precedenti è possibile derivare che la cross-correlazione
R
n
c
n
s
() è una funzione dispari di .
A tale scopo osserviamo che
E[n
s
(t + )n
c
(t)] = E[n
s
(t
)n
c
(t
)], t
= t + (2.124)
R
n
c
n
s
() = R
n
s
n
c
()
usando la (2.120) si ottiene
R
n
s
n
c
() = R
n
s
n
c
() (2.125)
Viceversa per lautocorrelazione delle funzioni n
c
e n
s
si avr` a
R
n
c
() = R
n
c
() (2.126)
cioe le autocorrelazione risultano funzioni pari.
Poiche R
n
c
= R
n
s
e R
n
c
n
s
= R
n
s
n
c
le due componenti n
c
(t) e n
s
(t)
avranno la stessa varianza
2
n
c
=
2
n
s
= E[n
2
c
(t)] = R
n
c
()|
=0
(2.127)
Per quanto riguarda la potenza media del processo random n(t) si può
ricavare che
P
n
= E[n
2
(t)] =
2
n
c
+
2
n
s
= 2
2
n
c
(2.128)
Lequazione precedente può essere ottenuta dalla (2.121) ponendo = 0.
E anche possibile riscrivere la (2.121) usando la notazione complessa
R
n
() = 2Re{[R
n
c
() jR
n
c
n
s
()]e
(j
0
)
(2.129)
= [R
n
c
() jR
n
c
n
s
()]e
(j
0
)
+[R
n
c
() + jR
n
c
n
s
()]e
(j
0
)
Ricordando che la trasformata di f(t)e
t
è pari a F(s ), trasformando
la (2.129) si ottiene la seguente densità spettrale
S
n
() = [S
n
c
(
0
) + S
n
c
( +
0
)] (2.130)
j[S
n
c
n
s
(
0
) S
n
c
n
s
( +
0
)]
con
S
n
c
(
0
) =
_

R
n
c
()e
(j
0
)
e
(j)
d (2.131)
S
n
c
n
s
(
0
) =
_

R
n
c
n
s
()e
(j
0
)
e
(j)
d
Dalle equazioni (2.125) e (2.126) (si osservi che S
n
c
() =
_
0
2R
n
c
()cos()d e S
n
c
n
s
() =
_
0
2jR
n
c
()sin()d) si può ricavare
che S
n
c
è reale e pari, mentre S
n
c
n
s
risulta essere immaginaria e dispari.
Tali caratteristiche sono mostrate in gura 2.33.
Figura 2.33: Spettro del processo a banda stretta n(t).
Per ottenere una spettro simmetrico rispetto alle due frequenze +
0
e
0
è necessario che la S
n
c
n
s
() sia identicamente nulla per tutte le frequenze.
Ciò comporta che i due processi n
c
(t) e n
s
(t) devono essere incorrelati, il che
signica che per ogni si avr` a
E[n
c
(t + )n
s
(t)] = 0 (2.132)
Usando la trasformata inversa, si può ricavare la potenza media di n(t)
P
n
= R
n
(0) =
1
2
_

S
n
()d (2.133)
A questo punto è opportuno denire la banda equivalente di rumore B
IF
.
B
IF
è denita in modo tale che larea della S
n
() sia approssimabile con due
spettri rettangolari di larghezza 2B
IF
e ampiezza S
n
c
(0), cioè
_

S
n
()d = S
n
c
(0)2B
IF
+ S
n
c
(0)2B
IF
(2.134)
da cui
B
IF
=
1
2
1
2
_

_
S
n
()
s
n
c
(0)
_
d =
1
2
_

0
_
S
n
()
s
n
c
(0)
_
d (2.135)
E opportuno osservare che la B
IF
è espressa in cicli per secondo (Hz) e
non in radianti per secondo. Questo è il motivo per il quale in (2.134) e in
2.135 è presente il termine 2.
Normalmente il valore S
n
c
(0) è associato al seguente simbolo
N
0
2
S
n
c
(0)
Da questa denizione e dalle equazioni (2.133) e (2.135) si ottiene per la
potenza media di rumore il seguente valore
P
n
= N
0
B
IF
(2.136)
Si ottiene il rapporto segnale rumore allingresso del PLL
SNR
i
=
P
s
P
n
(2.137)
dove P
s
, la potenza media del segnale, sarà pari a
P
s
=
1
T
_
T
0
s
2
(t)d(t) =
1
2
_
2
0
s
2
(

0
)d() = A
2
(2.138)
s(t) =
_
(2)Asin(
0
t + )
Per il rapporto segnale rumore si ottiene quindi
SNR
i
=
A
2
N
0
B
IF
(2.139)
In certi casi invece delle due componenti n
c
(t) e n
s
(t) si considera lin-
viluppo N(t) e la fase arg{n
L
(t)} deniti come (si ricordi che n
c
(t) e n
s
(t)
sono due processi casuali lenti rispetto a
0
)
N(t) = [n
2
c
+n
2
s
]
1/2
arg[n
L
(t)] = tang
1
_
n
s
(t)
n
c
(t)
_
(2.140)
La funzione random n(t) può essere quindi riscritta come
n(t) =
2N(t)cos{
0
t +arg{n
L
(t)} (2.141)
Se si ipotizza che S
n
c
n
s
() = 0, che corrisponde al fatto che entrambe
le componenti di S
n
() sono simmetriche rispetto alla frequenza centrale, la
funzione di autocorrelazione R
n
c
n
s
() = 0 per ogni . Ciò signica che n
c
(t)
e n
s
(t + ) sono statisticamente indipendenti e la loro funzione densità di
probabilità congiunta è data da
p(n
c
, n
s
) =
1
2
2
n
c
exp
_
n
2
c
+ n
2
s
2
2
n
c
_
(2.142)
Utilizzando le coordinate polari (n
c
= Ncos(arg[n
L
]) e n
s
=
Nsin(arg[n
L
])) e integrando su tutti i possibili valori di arg[n
L
] [0, 2)
si ottiene (PDF di Rayleigh)
p(N) =
_
_
_
N
2
n
c
exp
_
N
2
2
2
n
c
_
, N > 0
0, altrove
(2.143)
Tale funzione densità di probalità (pdf) è utile per caratterizzare lampiezza
del rumore negli stadi dingresso dei ricevitori.
2.7.2 Rivelatori di fase con rumore
In questo paragrafo verrà considerato lutilizzo di un PD a moltiplicatore
ideale. Ciò per due motivi: il primo è legato a ragioni pratiche, infatti spesso
i PD utilizzati in pratica hanno caratteristiche di moltiplicatore. Il secondo
motivo è che si può dimostrare come lo stimatore ottimo di fase (nel senso
della massima verosimiglianza) sia costituito da un correlatore, vale a dire
da un moltiplicatore con un integratore in cascata.
Nella nostra analisi consideriamo un modello PLL con rumore nel quale la
frequenza duscita del VCO è costante, ed esattamente uguale alla frequenza
del segnale di ingresso (errore di frequenza nullo). Ciò può essere ottenuto
aprendo lanello di controreazione.
Ipotizzando un rumore additivo del tipo di quello denito in (2.116), il
segnale ricevuto sarà
y(t) =
2Asin(
0
t +) +
2n
c
(t)cos(
0
t)
2n
s
(t)sin(
0
t) (2.144)
Alluscita del moltiplicatore si avrà
u(t) = K
m
[
2Asin(
0
t +) +
2n
c
(t)cos(
0
t) (2.145)
2n
s
(t)sin(
0
t)]
2K
1
cos(
0
t +

)
dove K
m
rappresenta il guadagno del moltiplicatore, e
2K
1
è lampiezza
del segnale generato dal VCO.
Trascurando il termine 2
0
dalla (2.145) si ottiene
x(t) = K
D
_
_
sin +
n
c
(t)
A
cos
+
n
s
(t)
A
sin
. .
_
_
n
(t,

)
(2.146)
con

costante, =

theta e K
D
= K
m
K
1
A è il guadagno del PD.
E da ricordare che nella pratica leliminazione del termine a frequenza 2
0
rappresenta comunque una delle dicoltà principali nel progetto di un PLL
funzionante.
Nella (2.146) il primo termine costituisce il termine utile mentre n
(t,

)
rappresenta un rumore a valor medio nullo e rapidamente variabile. Tale
rumore deve essere ltrato dal PLL. Una delle caratteristiche fondamentale
del PLL è proprio la sua capacità di operare con una grande quantit` a di
rumore.
Figura 2.34: a) PD a moltiplicatore con rumore b) modello in banda base
Approssimando sin() con si ottiene
x(t) = K
D
_
(t) + n
(t,

)
_
(2.147)
n
(t,

) può essere visto come un disturbo di fase che sostituisce in banda
base (BB) il rumore n(t).
Le caratteristiche statistiche di n
(t,

) sono importanti, infatti dato

si
ha:
R
n
(|
) = E[n
(t +,

)n
(t,

)] =
E
__
n
c
(t + )
A
cos
+
n
s
(t +)
A
sin
__
n
c
(t)
A
cos
+
n
s
(t)
A
sin
__
(2.148)
Supponendo che n
c
(t) e n
s
(t) soddisno le condizioni (2.119) e (2.120),
che implicano la stazionarietà di n(t), si ottiene
R
n
(|
) =
R
n
c
()
A
cos
2
+
R
n
s
()
A
sin
2
(2.149)
=
R
n
c
()
A
La (2.149) mostra che la R
n
(|
) è indipendente da

.
Lequazione (2.149)implica che la varianza del rumore
2
n
è anche
indipendente da ogni valore della fase

del VCO
2
n
=
R
n
c
(0)
A
(2.150)
Usando il valore della potenza media del rumore P
n
e quella del segnale
ottenuta da (2.138 si ha
P
n
= 2R
n
c
(0), P
s
= A
2
(2.151)
da cui
2
n
=
P
n
2P
s
=
1
2(SNR
i
)
(2.152)
Lo spettro in potenza S
n
() ha la stessa caratteristica passa-basso dello
spettro S
n
c
(), in quanto (2.149) fornisce la relazione seguente
S
n
() =
S
n
c
()
A
2
(2.153)
La (2.152) fornisce un valore di
2
n
che è legato alla metà della potenza del
rumore
P
n
2
. Ciò è legato al fatto che il rumore può essere considerato come
rumore additivo di fase. In tale contesto la somma fra segnale e rumore può
essere analizzato in termini di rotori nella forma
y(t) = Re
_
2A
_
N
c
(t)
A
j
_
1
N
s
(t)
A
__
exp[j(
0
t + )]
_
(2.154)
in cui
N
c
(t) = n
c
(t) cos() + n
s
(t) sin()
N
s
(t) = n
s
(t) cos() n
c
(t) sin()
Per un determinato valore di , i due termini N
c
(t) e N
s
(t) hanno le
proprietà statistiche di n
c
(t) e n
s
(t).
Dalla (2.154) si osserva che la componente N
s
(t) è in fase con il segnale
utile s(t) mentre N
c
(t) è perpendicolare a s(t). Per cui la componente N
s
(t)
è detta componente in fase mentre N
c
(t) è detta in quadratura rispetto ad
s(t).
Il rumore causa una perturbazione casuale della fase e della ampiezza del
fasore del segnale. Tale eetto è mostrato in Fig. 2.35.
La uttuazione di fase sarà data da
i
(t) = tan
1
N
c
(t)/A
1 [N
s
(t)/A]
(2.155)
Figura 2.35: Somma di fasori.
Se il rapporto segnale rumore SNR
i
è grande si può trascurare nel
denominatore la modulazione casuale della componente in fase ottenendo
(tan
1
x x)
i
(t) N
c
(t)/A (2.156)
Il fatto che per questi valori di SNR
i
la uttuazione di fase dipende
quasi esclusivamente dalla componente in quadratura, spiega la presenza del
fattore 1/2 nella (2.152).
Ovviamente se lanello di controreazione è chiuso, il VCO tende a seguire
le uttuazioni del rumore e quindi, a rigore, lanalisi eettuata perde di
validità. E da considerare però che normalmente la funzione danello è fatta
in modo tale da ltrare tali variazioni veloci restituendo la sola componente
sin(). Conseguentemente la fase

si può considerare allincirca costante
per intervalli temporali brevi (dellordine di 1/B
IF
). Quindi la statistica del
rumore n
(t) con anello chiuso può, nel breve periodo, approssimare quella
ottenuta nel caso di anello aperto. Tale condizione può essere data in termini
di relazione fra bande: se la banda di rumore B
IF
è molto maggiore della
banda dellanello denita come (si ipotizza una banda rettangolare come lo
spettro del rumore)
B
L
=
1
2
_
0
|H()|
2
d
|H(0)|
(Hz) (2.157)
allora la statistica del rumore ad anello chiuso n
(t) può essere

approssimata da quella derivata nel caso di anello aperto.
Capitolo 3
Sistemi digitali: il PLL digitale
3.1 Sintesi diretta di frequenza
3.2 Convertitori D/A
71
72 CAPITOLO 3. SISTEMI DIGITALI: IL PLL DIGITALE
Capitolo 4
Recupero del clock
4.1 Circuiti di campionamento
4.2 Convertitori A/D
4.3 Circuiti di interpolazione
4.4 Algoritmi di aggancio ed inseguimento
73
74 CAPITOLO 4. RECUPERO DEL CLOCK
Capitolo 5
Recupero della frequenza e
della fase
5.1 Aggancio di frequenza e FFT
5.2 Rotazione di fase
5.3 Algoritmo CORDIC
5.4 Aggancio di fase
75
76 CAPITOLO 5. RECUPERO DELLA FREQUENZA E DELLA FASE
Appendice A
Stabilità di un sistema
controreazionato
Lanalisi di un sistema in controreazione la cui funzione di trasferimento ad
anello aperto sia G
0
(s) può essere eettuata osservando che la funzione di
trasferimento ad anello chiuso sarà data dalla 2.34 riportata di seguito per
comodità
H(s) =
G
0
(s)
1 + G
0
(s)
(A.1)
Come osservato in precedenza, i poli di tale funzione sono gli zeri del denomi-
natore 1+G
0
(s). Quindi lo studio della stabilità del sistema descritto da 2.34
implica lanalisi della parte reale degli zeri della 1 + G
0
(s). In particolare, il
sistema sarà stabile se e solo se tutti gli zeri hanno parte reale negativa.
Per eettuare tale analisi si può partire dallosservazione della variazione
di fase di un vettore sul piano complesso s z al variare di s = j sullasse
immaginario (z rappresenta uno zero). Come mostrato in gura, A.1 per
un valore di z con parte reale positiva (z
p
) al variare di da a + il
vettore s z compie una rotazione da /2 a /2 in senso orario e quindi
la sua fase ha una variazione di 180
0
. Nel caso invece di valore z con parte
reale negativa (z
n
), ad una variazione completa di fra e +, corri-
sponde ad una rotazione del vettore s z da /2 a /2 in senso antiorario,
corrispondete ad una variazione di fase di + (+180
0
).
Se un polinomio è costituito da N zeri
p(s) =
i=1
N(s z
i
) = (s z
1
) . . . (s z
N
) (A.2)
quando z = j varia da infty a + ciascun termine (s z
i
) compie una
rotazione di + () se lo zero ha parte reale negativa (positiva).
77
78APPENDICE A. STABILIT
`
ADI UNSISTEMACONTROREAZIONATO
Figura A.1: Rotazione del vettore sz con s = j con che va +,
per z con parte reale positiva (z
p
) e con parte reale negativa (z
n
).
La rotazione di fase dellintero polinomio p(j), per che va da a
+è pari a
= n
n
n
p
= (N
tot
2n
p
). (A.3)
Nella eq. A.3 n
n
rappresenta il numero di zeri con parte reale negativa
mentre n
p
rappresenta il numero di zeri con parte reale positiva. Per ottenere
lultima espressione della A.3 si è utilizzata la proprietà n
n
+n
p
= N
tot
(che
esclude la presenza di zeri sullasse immaginario e quindi a parte reale nulla).
Se ora si ha una espressione razionale del tipo G
0
(s) =
p
N
(s)
p
D
(s)
(ove p
N
e p
D
sono due polinomi) la variazione di fase complessiva sarà
= [(N
N
2Z) (N
D
2P)] = [(N
N
N
D
) + 2(P Z)]
Nel caso N
N
= N
D
lequazione precedente darà origine alla ben nota
espressione
= (P Z)2 (A.4)
la quale in sostanza dice che il numero di rotazioni complete

N (in verso
antiorario) attorno al punto 0 è pari alla dierenza fra il numero di poli e
quello degli zeri entrambi con parte reale positiva.
79
Tale osservazione può essere estesa ai sistemi controreazionati, la cui
funzione di trasferimento ha al denominatore (vedi 2.34)
1 + G
0
(s)
con G
0
funzione razionale
p
N
(s)
p
D
(s)
.
Su tale espressione possono essere fatte alcune osservazioni.
1. I poli del sistema controreazionato sono gli zeri della 1 + G
0
(s).
2. La funzione di trasferimento ad anello aperto G
0
(s) per essere -
sicamente realizzabile avr` a N
N
< N
D
(per |G
0
(j)|
0).
3. Dalle osservazioni precedenti deriva che il numero il numero di poli
della 1 + G
0
(s) è uguale al numero di zeri.
4. Il diagramma di Nyquist della 1+G
0
(s) si ottiene da quello della G
0
(s)
sommando il vettore 1 (o in modo equivalente spostando lorigine degli
assi dal punto 0 al punto 1).
Dalle precedenti osservazioni, si può concludere che il numero di rotazioni
complete (in senso antiorario) intorno al punto 1 (

N) corrisponde alla dif-
ferenza

N = P Z fra i poli e gli zeri a parte reale positiva della 1 +G
0
(s).
Se viceversa si considerano positive le rotazioni orarie intorno al punto -1 si
avrà un numero N =
N. Quindi il legame fra rotazioni orarie intorno al

punto 1 della G
0
(s) ed il numero di poli e zeri a parte reale positiva della
1 + G
0
(s) sarà dato da
N = Z P (A.5)
Concludendo il sistema controreazionato sarà stabile se
Z = N +P = 0.
Il metodo descritto vale a patto che non vi siano poli sullasse immagi-
nario. Poiche in pratica è molto comune trovare funzioni ad anello aperto
G
0
(s) con uno o pi` u poli nellorigine è opportuno estendere tale metodo a
questi casi. La tecnica illustrata può essere facilmente estesa considerando
che s si muove sullasse immaginario ma che nellintorno dellorigine degli
assi segua una semicirconferenza che lascia alla destra il punto 0 (vedi g.
A.1). In questo modo eventuali poli e/o zeri nellorigine verranno visti come
appartenenti al semipiano positivo e la variazione di fase della (s z) con
z = 0 risulterà continua anche nellintorno dellorigine. Ad esempio uno ze-
ro nellorigine porta un salto di fase da /2 a +/2 con rotazione in senso
orario, mentre un polo porta ad un salto da +/2 a /2 in senso antiorario.

Dispense

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Dispense

Uploaded by

Copyright:

Available Formats

Elettronica per le telecomunicazioni

Gian Carlo Cardarilli

). La Fig. 2.1 mostra appunto i due fasori rappresentati sul piano

(t) e applicato come argomento

(t) e applicato come argomento alla funzione

2A, mentre luscita del VCO ha unampiezza

(s) = [1 H(s)](s) (2.23)

2A lampiezza del segnale dingresso

. Prendendo il valore medio V

(t) pu`o essere

N. Quindi il legame fra rotazioni orarie intorno al

You might also like