A X0 X1 Y0 Y1

4H 10174
B Z
W

A X0 X1 Y0 Y1
4J 10174
B Z
W

CD3E

1RC3

CD2E

1RC2

CD1E

1RC1

CD0E

1RC0

VD1E

1RV1

VD0E

1RV0

VD1E

VD0E

10105
11
RM4
10 2G 7
6

A X0 X1 Y0 Y1
4K 10174
B Z
W

B1SL*
7

B1FLIP*

B1CLK

CI

CP

9
3
2
15
9

14

6
7

10136

5H

Q0 Q1 Q2 Q3 S1

11

13

7
5
6

D0 D1 D2 D3 S2

CP

14
15

R67

22
RM8

DI DO
DI DO

18

DI DO
DI DO

16

3
9

D
D

Q
Q
3L

6 RM14
2

1RC0
1RV1

13

DI DO

17

14

DI DO

18

15

DI DO

12

DI DO

16

WE

22

WE

A0

A0

A1

RM11

14

10133

11

RM11

19

15

1RV0
RM1

6J 10

A1

6K 3

A2

A2

6K 10

A3

A3

6K 13

A4

A4

6L 10

A5

A5

6L 13

A6

A6

10

A7

10

A7

6J 3

6L 3

5L
MB7072

RM8

9
RM13

Q
Q

3M

RM14

1RC3

1RC2

11

1RC1

10133

5M
MB7072

BS0

BS0

BS1

BS1

RM7

17

19

15

13
R65

CI

6J 13

4
5
7
9
4
5
7
9
14
15
7
9
14
15
4
5

RM12

13

12

10107

14
3

14

10136

1012

11

5G

Q0 Q1 Q2 Q3 S1

D0 D1 D2 D3 S2

CO

RM7

RM11

1
B1LATCH

1012

HD0 to HD7
from VIDEO
board via
10124 TTL
to ECL
translator

B1HLD

Rev. 3 / 2007-03-23

TRS02-CLK
Line Buffer 1
Schematic Drawn by Markus Karrer Ostermayer