Lojik Kap Devreleri

Diyotlu Devreler: Lojik kaplar yar iletken devreleri olarak oluturulmutur. Rleli devreler artk uygulamalarda ok az kullanlmaktadr. Yksek gerilim tekniindeki denetimlerde koruma devrelerinde kullanlmaktadr. Lojik kaplar elde etmek iin yar iletken elemanlar kullanlr. Transistor bir kontaksz anahtar olarak kullanlabilir. Diyot da anahtara benzer ekilde alr. Yar iletken balant kaplarnn kullanm ok eskilere dayanmaktadr. Bir devre dzeneinde oluturulan farkl lojik kaplar birbirine sorunsuz balanr. Farkl devre ailesindeki lojik kaplar belli artlarn yerine getirilmesiyle birbirine balanabilir. Yani ara devreler iki farkl ailenin kaplarn birletirme iin tasarlanr. lk kullanlan yar iletken lojik kaplar ayrk yar iletken elemanlarndan oluturulmutur. Bu ayrk yapnn tek avantaj istenilen lojik kapy piyasada mevcut olan herhangi yar iletken eleman ile kolayca gerekletirilebilmesidir. Gnmzde ayrk elemanl lojik kap yerine ucuz ve az yer kaplayan tmleik yongal lojik kaplar kullanlmaktadr. Diyotlu devreler, devresinde sadece diyot olan devreler deildir. Devrede potansiyel ayarlamak iin mutlaka diren kullanlmaktadr. Bu tip devrelerde kullanlan diyotun z erilerinin farkl alma artlarnda incelenmesi gerekir. Diyot iki uca sahip yar iletken bir elektronik elemandr. Tetikleme ya da denetimi olmayan yar iletken anahtar olarak deerlendirilebilir. Diyot:
A
I

K
I I

U UD UD

U UD

Lojik Devrelerde Kullanlan deal Diyot Karakteristik Karakteristik Anot ucuna g kaynann pozitif (+) ucu katot ucuna da g kaynann negatif (-) ucu balandnda P tipi maddedeki oyuklar g kaynann pozitif ucu tarafndan, N tipi maddedeki elektronlar da g kaynann negatif ucu tarafndan itilirler. Bu sayede aradaki ntr blge yklm olur ve kaynan negatif ucundan pozitif ucuna doru bir elektron ak balar, yani diyot iletime gemitir. Fakat diyot ntr blgesini amak iin diyot zerinde gerilim dm meydana gelir. Bu gerilim dm Silisyumlu Diyotlarda 0.65V, Germanyum Diyotlarda ise 0.2Vtur. Bu gerilime Diyot Eik Gerilimi ad verilir. Diyot zerinde fazla akm geirildiinde diyot zarar grp bozulabilir. Diyot zerinden geen akmn snrlandrlmas iin devreye seri diren balanr. deal diyotta bu gerilim

Normal Diyot Karakteristii

dm(eik gerilimi) ve sznt akm sfr kabul edilir. deal diyot zerinden akm akmas iin VA > VK olmas gerekir. Normal ve lojik devrelerde kullanlan diyotlarda ise VA > VK+UD olursa akm akmaya balar. LED k yayan bir diyot trdr. Lede doru polarma uygulandnda p maddesindeki oyuklarla n maddesindeki elektronlar birleim yzeyinde ntrlenirler. Bu birleme annda ortaya kan enerji k enerjisidir. Bu n gzle grlebilmesi iin ise p ve n maddelerinin birleim yzeyine Galyum Arsenid maddesi katlmtr. Ledlerin, yeil, krmz, sar ve mavi olmak zere 4 eit renk seenei vardr. Temel Devreler

A B

D2 D1

A 0 0 1 1

B 0 1 0 1

F 0 1 1 1

1K

ekil 1.1 Diyotlu OR Kaps Devresi Devrede lojik 0 0V, lojik 1 5V kabul edilmitir. Sadece A ve B ikili girilerine ayn anda lojik 0 uygulandnda VF potansiyeli 0 volt olur. nk hem D1 diyotu ve hemde D2 diyotunun anot ve katodu arasnda iletime girecek gerekli potansiyel olumadndan diyot kesimdedir, dolaysyla doruluk tablosuna lojik 0 yazlr. Dier durumlarda VF= VCC- UD olur. Devredeki herhangi bir diyot zerinden akm akabilmesi iin girie uygulanacak gerilim, UD geriliminden byk olmaldr. VCC= 5V olursa k gerilimi lojik 1 konumunda 4,35V olur. Bu gerilim seviyeleri iin de doruluk tablosuna lojik1 yazlr. Diyotlu devreye baka bir rnek ise ekil 1.2 de verilmitir. Bu devrede diyotun katodu, girie doru kutuplanmtr. Bu devrede iki giri ve bir k vardr.

Lojik Devreler II

VCC

4.7K
D1 A B D2 F

A 0 0 1 1

B 0 1 0 1

F 0 0 0 1

ekil 1.2. Diyotlu AND Kaps Devresi Sadece A ve B ikili girilerine ayn anda lojik 1 uygulandnda VF potansiyeli 5 volt olur. nk hem D1 diyotu ve hemde D2 diyotunun anot ve katodu arasnda iletime girecek gerekli potansiyel olumadndan diyot kesimdedir, dolaysyla doruluk tablosuna lojik 1 yazlr. Dier durumlarda VF= 0V + UD olur. Devredeki herhangi bir diyot zerinden akm akabilmesi iin girie uygulanacak gerilim, lojik 0 anlamnda bir gerilim olmaldr, yani 0V. Bu durumda k gerilimi lojik 0 konumunda 0.65V olur. Bu gerilim seviyeleri iin de doruluk tablosuna lojik0 yazlr. ekil 1.3te ise gelitirilmi OR- kaps verilmitir. Burada lojik 0 0V, lojik 1 4V kabul edilmitir.
VCC

D2 A B D1

D3 F

A 0 0 1 1

B 0 1 0 1

Vm -0,65V 3,35V 3,35V 3,35V

VF 0V 4V 4V 4V

F 0 1 1 1

ekil 1.3 Gelitirilmi OR-Kaps ekil 1.3 deki devrenin m noktasnn sol taraf ekil 1.1deki diyotlu veya kap devresi ile ayn olduu grlmektedir. Sadece A ve B ikili girilerine ayn anda lojik 0 uygulandnda Vm noktas -0.65V ve D3 de iletimde olduundan VF potansiyeli 0 volt olur. nk hem D1 diyotu ve hemde D2
Lojik Devreler II 3

-2V

diyotunun anot ve katodu arasnda iletime girecek gerekli potansiyel olutuundan diyotlar iletimdedir, dolaysyla doruluk tablosuna lojik 0 yazlr. Dier durumlarda VF= 4V - UD olur. Devredeki herhangi bir diyot zerinden akm akabilmesi iin girie uygulanacak gerilim ile diyot zerinde UD geriliminden daha byk bir gerilim olmaldr. Girie lojik 1 anlamnda 4V uygulanrsa Vm noktas 3.35V ve D3 de iletimde olduundan VF potansiyeli yaklak 4 volt olur. Bu gerilim seviyeleri iin de doruluk tablosuna lojik1 yazlr. ekil 1.4te verilen devrede lojik 0 0V, lojik 1 5V kabul edilmitir.

VCC

470 D2 A B D1 5,6K m D3 F A 0 0 1 1 B 0 1 0 1 Vm 0,65V 0,65V 0,65V 4,6V VF 0V 0V 0V 3,95V F 0 0 0 1

ekil 1.4 Gelitirilmi AND Kaps ekil 1.4 deki devrenin m noktasnn sol taraf ekil 1.2deki diyotlu ve kap devresi ile ayn olduu grlmektedir. Sadece A ve B ikili girilerine ayn anda lojik 1 uygulandnda Vm noktas 4.6V ve D3 de iletimde olduundan VF potansiyeli 3.95V volt olur. nk hem D1 diyotu ve hemde D2 diyotunun anot ve katodu arasnda iletime girecek gerekli potansiyel olumadndan diyotlar kesimdedir, yani devreye elektriksel olarak etkileri yoktur, dolaysyla doruluk tablosuna aada yaplan hesaba gre lojik 1 yazlr. Dier durumlarda VF= 0V + UD olur. Devredeki herhangi bir diyot zerinden akm akabilmesi iin girie uygulanacak gerilim ile diyot zerinde UD geriliminden daha byk bir gerilim olmaldr. Girie lojik 0 anlamnda 0V uygulanrsa Vm noktas 0.65V ve D3 de iletimde olduundan VF potansiyeli 0 volt olur. Bu gerilim seviyeleri iin de doruluk tablosuna lojik0 yazlr.

-1V

Lojik Devreler II

VCC=5V

470 m F

I = [5V- (-1V)- 0,65V]/6,07K = 5,35V/6,07 K = 0,88mA Vm = Vcc- V470 = 5V- 0.88mA* 470 =5V-0.4V =4.6V

5,6K

-1V

Son olaslk(AB=11) ekil 1.4deki devrenin giriine uygulandnda yukardaki edeer devre elde edilir. Tranzistorl lojik devrelerde temel eleman tranzistrdr. Devreler sadece tranzistrden olumaz, devrenin mantksal almasna uygun yardmc eleman (diren, diyot gibi) olarak kullanlr. Tranzistr ulu yar iletken bir elemandr. Baz, emiter ve kolektr ile ular adlandrlmtr. Tranzistr iletimde olabilmesi iin NPN-tr tranzistrde kolektr ve emiter gerekli potansiyelde olmalar gerekir, tranzistrn bu ular ikili anahtarn iki ucu gibi dnlmelidir, yani transistorn k ular anahtar ilevini yerine getirmektedir. Baz ucu tetikleme ucudur. Baz ucuna lojiksel seviye olarak lojik 1 uyguland srece tranzistr iletimdedir. letimde olduu srece kolektr ve emiter ularnda yaklak 0.2V bir doyma gerilimi der. Bu seviyedeki bir gerilim lojik0 olarak deerlendirilmelidir. Bu durumda kaynaktan en byk akm ekilir. Baka bir ifadeyle kolektr emiter sanki tek nokta olmu demektir. Dolaysyla kolektr emiter arasndaki diren deeri yaklak sfr ohmdur. ekil 1.5deki tranzistrl lojik devrede de tranzistr, iki konumlu anahtar olarak kullanlmtr. Lojik devrelerde tranzistr kontaksz ve denetimli iki konumlu anahtar ilevinde kullanlmaktadr. Tetikleme, yani baz ucuna uygulanan lojik 1 seviyesindeki gerilim yada darbe kesilirse tranzistr kesimde olur. Bu durumda kaynaktan k, akm ekmez. Baka bir ifadeyle kolektr emiter sanki ak devre(iki nokta birbirinden elektriksel kopuk) olmu demektir. Dolaysyla kolektr emiter arasndaki diren yaklak sonsuz deerdedir. RC direnci zerinden akm akmad iin kolektr ucundaki potansiyel yaklak VCC olur. Bu seviyedeki bir gerilim lojik1 olarak deerlendirilmelidir. IE= IC + IB akm denklemi; emiterden akan akmn baz akm ve kolektr akmyla toplamndan elde edildiini gstermektedir. Ayrca ekil 1.5teki devre iin kolektr akm denklemi IC = IB ile hesaplanr.
Tranzistr iletimde Vcc RC F RCE 0 Ohm Tranzistr kesimde Vcc RC F RCE1..10MOhm Lojik Devreler II E
5

A 0 1
A

F 1 0
RB

Vcc RC F

ekil 1.5 Tranzistrl lojik devre Doruluk tablosundan bu lojik kapnn tranzistrl bir DE L(Not) kaps olduu grlr. Giri says birden fazla olan lojik kap devrelerine bir baka rnek ekil 1.6daki RTL devresidir.

V cc 470 F A 1K 1K B

A 0 0 1 1

B 0 1 0 1

VF 5 0,2 0,2 0,2

F 1 0 0 0

F = NOR Kaps

ekil 1.6 Resistor Transistor Logic Devresi ekil 1.6daki devrede sadece iki girie ayn anda lojik 0 uygulandnda her iki transistor kesimde olur ve 470 Ohmluk diren zerinden akm akmaz, dolaysyla F noktasnn potansiyeli yaklak VCC olur. Bu durum doruluk tablosuna lojik 1 olarak yazlr. Dier durumlarda, yani tranzistrlerin bir tanesi veya her ikisi birden iletimde olacak ekilde girilere iaret uygulandnda kolektr ucu sanki emitere deiyormu gibi kabul edilir ve F noktasnn potansiyeli yaklak 0.2V olur. Bu durum doruluk tablosuna lojik 0 yazdrr.

Lojik Devreler II

Vcc 470 F A 1K B 1K
ekil 1.7 Resistor Transistor Logic Devresi (NAND) ekil 1.7deki devrede sadece iki girie ayn anda lojik 1 uygulandnda her iki transistor iletimde olur ve 470 Ohmluk diren zerinden akm akmaya balar, dolaysyla F noktasnn potansiyeli yaklak 0.4V olur. Bu durum doruluk tablosuna lojik 0 olarak yazlr. Dier durumlarda, yani tranzistrlerin bir tanesi veya her ikisi birden kesimde olacak ekilde girilere iaret uygulandnda kolektr ucu emiterden elektriksel kopmu gibi kabul edilir ve F noktasnn potansiyeli yaklak VCC olur. Bu durum doruluk tablosuna lojik 1 yazdrr. DTL (Diode Transistor Logic) Devreleri Genelde RTL, tranzistrl ve diyotlu devreler DTL devreler olarak adlandrlr. Bu ksaltma ingilizce ifade Diode Transistor Logic szcklerinin ba harflerinden meydana gelen bir ksaltmadr. Her ne kadar diyot ve tranzistrl devre olarak adlandrlsa da bu devrelerde potansiyel ayarlamak yada kaydrmak iin diren de kullanlmaktadr. ekil 1.8.ada verilen devrenin girilerinin her ikisine birden yada en az birine lojik sfr uygulannca X noktasndaki gerilim 0.7V olur. Bu gerilim tranzistrnn baz emiter gerilimi olarak T1 tranzistrn iletime sokar ve Y noktasnn potansiyeli yaklak 0.2V olur. Bu gerilim de T2 tranzistrnn baz emiterine ve ayn zamanda bu yola seri bal dirence uygulandndan tranzistr iletime giremez ve F noktasnn gerilimi yaklak Vcc olur. Bu durumlarda doruluk tablosuna lojik 1 yazlr. Son seenek AB 11 uygulandnda ise D1 ve D2 diyodu sanki devreden balantsn elektriksel olarak koparm gibi dnlr, yani her iki diyot kesimdedir. Devrenin giriindeki T1 tranzistr Vcc ve 6.8Klk diren zerinden ayarlanan IB akmyla iletime geer ve X noktasnn gerilimi yaklak 0.7V olur ve dier durumlarn ayns Y ve F noktasna ayn gerilim deeri olacak ekilde yansr, ksacas devrenin ikili iki giriine hangi lojiksel seviye uygulanrsa kn durumu deimemektedir.
A 0 0 1 1 B 0 1 0 1 VF 5 5V 5V 0,4V F 1 1 1 0

Lojik Devreler II

a)
6,8k A B D1 D2
X

Vcc 1k
Y

330 Z T2

T1
4,7k

6,8k

A 0 0 1 1

B 0 1 0 1

VX 0,7V 0,7V 0,7V 0.7V

VY 0.2V 0.2V 0.2V 0.2V

VZ 5V 5V 5V 5V

FZ 1 1 1 1

DTL-X Kaps

Vcc

b)
6,8k A B
X

1k
Y

330 Z

6,8k
4,7k

A 0 0 1 1

B 0 1 0 1

VX 0,7 0,7 0,7 1,4

VY 5 5 5 0,2

VZ 0,2 0,2 0,2 5

FZ 0 0 0 1

DTL-AND Kaps

D3 Vcc

c)
A

1K 1KX

330 Y

A FY 0 0 1 1

1K 1K
4,7k

Lojik 0 0V Lojik 1 5V

ekil 1.8 DTL-Lojik devreler ekil 1.8.ada verilen devrenin bilinen standart bir kap olmad doruluk tablosundan anlalmaktadr. nk iki girie lojiksel olarak ne uygulanrsa uygulansn k noktasna yansyan lojik seviye 1 dir. Bu durum bilinen ve mantksal bir iliki olmad iin devrenin iki girili standart DTL-kap olabilmesi iin ekil 1.8.b)de ok iaretinin olduu noktaya (X) diyot eklenmeli, aksi halde her durumda k lojik 1olan standart d bir devre olur. Devrenin X noktas ile T1 tranzistr arasna bir diyot balandnda devrenin kna yansyan doruluk deerleri deiecektir. ekil 1.8.bde verilen devrenin girilerinin her ikisine birden yada en az birine lojik sfr uygulannca X noktasndaki gerilim 0.7V olur. Bu gerilim hem D3 diyoduna ve hem de tranzistrnn baz emiter ucuna uygulandnda, ne T1 tranzistr ne de D3 diyodu iletime giremez ve Y noktasnn potansiyeli yaklak 5V olur. nk T1 tranzistrnn kolektr Y noktasna olan elektriksel balantsn sanki koparm olur. Y noktasnda Vcc 1Klk diren ve 6.8Klk diren ve T2 tranzistrnn baz emiteri seri balantdan bir gerilim oluur ve ayn zamanda T2 tranzistr iletime girer ve F noktasnn gerilimi yaklak 0.2V olur. Bu durumlarda doruluk tablosuna lojik 0 yazlr. Son seenek
Lojik Devreler II 8

AB 11 uygulandnda ise D1 ve D2 diyodu sanki devreden balantsn elektriksel olarak koparm gibi dnlr, yani her iki diyot kesimdedir. Devrenin giriindeki T1 tranzistr Vcc, 6.8Klk diren ve D3 diyodu zerinden ayarlanan IB akmyla iletime geer ve X noktasnn gerilimi yaklak 1.4V olur ve bu durumda T1 tranzistr iletime girer Y noktasnn potansiyeli yaklak 0.2V olur. Bu gerilim de T2 tranzistrnn baz emiterine ve ayn zamanda bu yola seri bal dirence uygulandndan tranzistr iletime giremez ve F noktasnn gerilimi yaklak Vcc olur. Bu durumda ise doruluk tablosuna lojik 1 yazlr. Doruluk tablosuna yansyan doruluk deerlerinden bilinen lojik kap ilevlerinden AND olduu anlalr. ekil 1.8.cde verilen devre, giriindeki lojiksel seviyeyi zaman ekseninde birka nslik gecikmeyle ayn ekilde ka yanstan bir DTL-lojik kapsdr.

TTL ( Tranzistr Tranzistr Logic )

TTL-ksaltmas ingilizce ifadenin ( Transistor Transistor Logic ) ba harflerinden elde edilmitir. Bu tip devreler entegre devresi olarak sadece bipolar tranzistr sistemi ile retilmilerdir. Potansiyel kaydrmada ve belli gerilim elde etmede sadece diyot kullanlmaktadr. Devrede olan direnler ise gerilim blme ve akm snrlamay salar. Lojik kaplarn tm devreye dnmesinde giri ve ktaki akm ve gerilim seviyeleri iin kesin aralklarnn olmas, yani girie uygulanan lojik 0 iareti iin belli bir gerilim aralnn kabul edilmesi ve bunun da standart deer olarak kullanlmas nemli bir neden saylmaktadr. Bugn halen TTL-tm devre lojik kaplarnn kullanlmasnda standartlam deerlerin olmas yatmaktadr. TTL-lojik kaplar iin aadaki standart deerler kullanlmaktadr. TTL ve CMOS sinyal seviyeleri TTL Girileri 0V.....0.8 V 2V.....5 V CMOS Girileri 0V.....1.5 V Lojik0 3.5V....5 V Lojik1 TTL klar CMOS klar 0V.....0.4 V 0V.......0.1 V 2.4V...5 V 4.9V.......5 V

TTL-Lojik kaplarnda Akm standart deerleri

Lojik0 konumunda giri davran incelenen kapnn bir girii, bal olduu bir nceki kapya 1.6mAlik akm verir, yani kapnn giriinden bal olduu kaynaa doru veya bal olduu baka bir lojik kapnn kna doru ki, TTL-k gz nne alndnda lojik 0 konumunda k ile ntr arasndaki tranzistr iletimdedir, daha dorusu ktan ntre olan akm yolu ak olduundan 1.6mAlik akmn akmasnda sorun ortadan kalm durumdadr. Lojik1 iin ise incelenen herhangi kapnn bir giriinin ektii akm 40Adir. Bu akm giriin bal olduu kaynaktan ya da baka bir kapnn kndan gelir. Girie uygulanan lojik 1 iin gerilim seviyeleri dikkate alndnda tm devre giriindeki tranzistrn ters ynde

Lojik Devreler II

iletime zorland grlmektedir. Dolaysyla akan akmn A aralnda olmasnn sebebi akan akmn sznt akm olmasdr. Bu standart deerlerden sonra herhangi bir TTL kapsnda giri ve k dayankll (FanIn) (FanOut) hesaplanabilir. Giri dayankllk says demek bir girie ka adet baka TTL-kap k balanabilecei hakknda veridir. Standart kl TTL- kaplar birbirine balanrken dnlmesi gereken en nemli zellik bir girie birden fazla giriin balanamaz olmasdr. nk bir standart kn lojik 1 seviyesinde olduu ve ayn girie bal bir dier standart TTL-kap k da lojik 0 seviyesinde olduunda TTL- giriine hangi seviye uyguland net olarak ifade edilemez. Dolaysyla standart kl TTL-lojik kaplarda FanIn says birdir. Bir girie birden fazla kn balanaca durumlarda standart iki konumlu k yerine ya ak kolektrl k veya konumlu k kullanlmaktadr. k dayankllk says ise bir kn ayn aileden ka tane TTL-lojik kap giriini srebilecei saysn vermektedir. rnein 7400 standart iki girili NAND kaps knda, lojik0 konumunda 16mA kapdan ieri akmaktadr. Lojik1 konumunda ise 800A kapdan darya doru akar. Bu veriler TTL- katalog bilgileridir. Her kap iin farkl deerler olabilir. Fan Out : Lojik0 iin

16mA = 10 1.6mA

Lojik1 iin

800 A = 20 40 A

FanOut=10 seilir.(k dayankllk faktr) Giri Srme Faktr (FanIn) :

40A 1.6mA =1 =1 Lojik1 iin 1.6mA 40A FanIn = 1 seilir. Giri dayankllk faktr birden byk olabilmesi iin bir giriin iki k tarafndan srlmesi demektir. Bu durum standart kl TTL-lojik kaplarda uygulanmas olanak ddr. Standart kta lojik 0 ve lojik 1 durumlar vardr. Dolaysyla klardan birisi lojik0 ve bir dieri de lojik1 olabilir. Bu durumda ayn noktaya(girie) bal iki farkl k ne uygulad aka belli olmaz. Bir belirsizlik oluur. Bu sorunun ortadan kalkmas iin ya ak kolektr kl lojik kap yada konum kl lojik kaplar kullanlmaldr.
Lojik0 iin ok Emiter Girili Devre Yar iletken gsterimdeki ortak baz ksmnda adet birbirinden tamamen ayr emiter tabakas vardr. Bunlarn her biri bir pn-geiidir.

Lojik Devreler II 10

Baz akm seimi yaplrken, ok emiter tranzistr doyumda olmaldr. VBE=0.7V VR1=5V-0.7V=4.3V IB=1mA Emiter akm ise IE=IC+IB IC akmnn deeri kktr, IE ise 1mA ile 1.6 mA arasndadr. Tm giriler lojik1 konumunda olunca tranzistr ters ynde alr. Bu durumda tranzistrn k ularnda kolektrden emitere deil emiterden kolektre doru bir sznt akm akar. Baz akm yaklak 1mA IC1=IE1 birinci giri iin akm deeri 40Adir. IC1= IC2= IC3=0.12mA eder.

Lojik Devreler II 11

IB + ICT=1mA + 0.12mA =1.12mA

Burada kn lojik 0 olmas halinde dier kaplarn her bir giriinden TTL-lojik kapnn giriine doru 1.6mA akm akar.

Lojik Devreler II 12

EN
A B

ki girili konum ve tersleyen kat kl TTL-NAND-Kaps Devrenin denetim giri iareti olan ENablee lojik 0 seviyesi uygulanrsa k, nc konum olan yksek diren gsterir. T3 ve T4 tranzistrlerinin her ikisi de kesimde olur. Dolaysyla kap k elektriksel olarak hem devrenin ntrnden ve hemde besleme geriliminin +5V ucundan yaltlm olur. Yani her iki uca akm yolu kapanr. konumlu ka sahip olan lojik kaplar ayn iletkene yada girie birden fazla k balanmas durumunda kullanlr. konumlu k yerine ak kolektrl lojik kaplar da tercih edilebilir. EN-iaretine lojik 1 seviyesi uygulanrsa bu iaretin devamndaki diyot kesimde olur ve bylece bu iaretin etkisi ortadan kalkar. Devre normal lojik kap devresine dner. Yani iki konumlu olur. A ve B giriinin bir tanesine veya her ikisine lojik 0 uygulanrsa T2 kesimde olur. Dolaysyla ktaki T4 tranzistr de kesimde olur. k bu durumda lojik 1 olur. A ve B giriinin her ikisine de lojik 1 seviyesinde bir gerilim uygulandnda T2 iletime geer. Dolaysyla T4 de iletimde olur ve k lojik 0 olur. Bu doruluk tablosu devrenin konumlu TTL-NAND-kaps olduunu gsterir.

Lojik Devreler II 13

Lojik Kap Karakteristiinin Elde Edilmesi

Saysal elektronik devrelerin temel elemanlar olan lojik kaplar giri ve klarnda belli bir diren gsterirler. Girie uygulanan sinyaller belli bir gecikmeden sonra (ns) ka ularlar. Bu sre gecikme sresi (delay time) olarak adlandrlmaktadr. alma esnasnda az da olsa g harcarlar. Bu deneyde lojik kaplarn elektriksel karakteristii incelenecektir. Lojik kap olarak 7400 NAND kaps seilmitir. a- ki girili NAND kapsnn birinci girii sabit seviye lojik 1e, ikinci giri ise giri gerilim lojik "1" snr aralnda (yani 2V...5V) k geriliminin lojik "0" konumunda (UL < 0,4V) kalmas artyla k akmn lnz. NAND kapsnn iki giriine de lojik 1 uygulanrsa k lojik 0 olur. Giri gerilimi lojik "1" snr aralnda iken NAND kapnn kndaki akmn deiimini inceleyip erisini iziniz. Sonucu yorumlaynz. Akm ynn tespit ederek deerini okuyunuz.

V cc

A V

ekil 1.1 k akmnn giri gerilimine gre lme devresi(k konumu lojik 0)
b- Ayn devre kullanlarak girilerden birisi lojik "1" konumunda dieri ise giri gerilimi lojik "0" snr aralnda (0V...0,8V) iken ayn NAND kapsnn k normal olarak lojik 1 olur. k geriliminin 2,4V'un altna dmemek artyla k akmnn yn ve deerini okuyup giri gerilimi ile k akm arasndaki eriyi iziniz. Sonucu deerlendiriniz.

UIH

Lojik Devreler II 14

Vcc A B UIL

A V

ekil 1.2 Giri gerilimi lojik "0" seviyesinde iken k akmn lme devresi
Giri geriliminin 0,8V altnda ve zerinde (ekil 1.1 birinci devre dzenei) k akmnn deiimini izleyip sonucu yorumlaynz. c- kn yksz olmas halindeki giri akm deerinin elde edilmesi: Giriin birisi lojik "0" dieri ise minimum high seviyesi (2,4V) ile maksimum high seviyesi (5V) aralnda iken kap giri akmnn ynn ve deerini okuyarak standart giri deerleriyle karlatrnz. Burada giri gerilimi olarak 2V deil de 2,4V minimum seviye alnmasnn nedeni bu seviye baka bir TTL-lojik kapnn kndan beslenmesinden kaynaklanmaktadr. Giri gerilimi 2,4V...5V aras giri akmnda sapma varm ? Vcc A

A
B UIL

ekil 1.3 Giri akmnn llmesi

d- c'deki devrede giriin birisi lojik "1" dieri ise lojik "0" seviyesinde (0..0,4V) iken kap giri akmnn yn ve deerini okuyunuz. Giri gerilimi 0,4V zerinde ve altnda kap giri akmndaki deiimi gzleyiniz. Burada da giri gerilim seviyesi baka bir kapnn kndan gelmektedir. e- Aadaki devreyi kurunuz. NAND kapsnn her iki girii lojik "0" olursa k lojik "1" olur. Bu durumda ka Ampermetre balanrsa kn ksa devre akm llr. Bu

Lojik Devreler II 15

dzenekte avometrenin bir ucu sabit bal(+), dier u ise sabit bir deer l aletine (Ampermetre) yansyana kadar tutulacak ve hemen braklmas gerekir. Aksi halde k ksa devreye zorland iin uzun sreli balantda kap fonksiyonunu kaybeder. Besleme gerilimi tolerans TTL devrelerinde ( 5V%5*5V) olarak verilmitir. Besleme geriliminin tolerans aralnda (4,75V...5,25V) ksa devre akmndaki deiimin erisini iziniz. Vcc=4,75..5,25V A B

ekil 1.4 k ksa devre akmnn llmesi f- Devrenin D.C. kaynaktan ektii akmn llmesi:
Vcc=4,75V..5,25V

A
A B UI

ekil 1.5 Devre akmnn llmesi

Besleme akmn giri gerilimine gre lp erisini iziniz. z eri olarak TTL-kaplarnn gecikme srelerinin gzlenmesine ait devre dzenei verilmemitir. TTL-kaplarnn gecikme sreleri 5 ila 20ns arasnda deimektedir.

Malzemeler: 1 adet 1KOhm POT, 1 7400 NAND kaps g kayna iki adet AVO-metre

MOS ( Metal Oxide Semiconductor )

Lojik Devreler II 16

MOS lojik devreleri, MOS tipi alan etkili tranzistrlerle gerekleir. Bu devreler yok denilecek kadar az g harcarlar. Entegre devresi olarak ok az yer tutarlar ve basit imal edilirler. Anahtarlama frekans biraz fazladr. tipi vardr. NMOS, PMOS ve CMOS PMOS

Doruluk tablosundan devrenin PMOS-NOR olduu grlr. Lojik devrelerde geerli olan gerilim seviyeleri: Giri Seviyesi 0.3 .....-1 V -12........-6 V k Seviyesi 0.......-3 V -12......-9 V

High Low

Belirgin zellikler Besleme gerilimi 12 V (-9...-20 V ) her eleman bana harcanan g 6mW ( k H ise k L kaypsz ) 20MHz anahtarlama frekans ve 80ns anahtarlama sresi NMOS NMOS devreleri TTL devreleri ile uyumludur.

Lojik Devreler II 17

Giri Seviyeleri -0.5.......0.65 V 2.2............5 V

L H

k Seviyeleri 0.......0.45 V 2.4.........5 V

2mW, H seviye g sarfiyat, 15ns gecikme sresi, 20MHz anahtarlama hz. Doruluk tablosundan devrenin NMOS-NAND olduu grlr.

CMOS

Lojik Devreler II 18

CMOS devreleri PMOS ve NMOS un birleiminden meydana gelir.

VDD
P

Yukardaki CMOS devresinde srekli bir tranzistr kesimdedir. Devre bir NOT kapsdr. Giri Seviyesi 0......1.5 V 3.5......5 V k Seviyesi 0V.......0.05 V 4.95V.......5 V

L H

Giriteki kritik blge uzunluu ksaldka anahtarlama sresi ksa kalacaktr. Bu sre ayn zamanda g sarfiyatn belirler. Ak kolektrl TTL-NAND devresinin CMOS devresini srme balants

Lojik Devreler II 19

TTL US=5V 0.25 V UQLmax=0.4 V UQHmin=2V IQLmax=16mA ICEXmax=100A;sznt akm

CMOS US=5V UILmax=1.5 V UIHmin=3.5V IIL=10pA IIH=10pA

TTL NAND k Low durumunda 16mA akma ihtiyac vardr. Bu CMOS tarafndan karlanamaz. Dolaysyla RX zerinden gerekleir. NAND kaps High seviyesinde iken kndaki tranzistr kesimdedir. Dolaysyla RX direnci ile seviye 5 volta ayarlanr. CMOS devrelerinde giri gerilimi yksek seviye altsnr ( H alt snr ) 3.5 V olduundan TTL k yksek seviye alt snr gerilimi gibi 2.4 volta demez. RXmin=
U S max U QL max I QL max RXmax=

U S U IH min I CEX max

Yukardaki devreye gre RXmax ve RXmin RXmin= 5. 5 0. 4 = 319 16mA RXmax=

5 3.5 = 15k 100A

Minimum diren deeri kritik blgeyi uzatr. Fakat gerilim kaynana ar yklenir. Bundan dolay diren birka kilo Ohm mertebesi seilir. rnein 4.7k seilir. Benzer durum C-MOS lojik kapnn TTL-lojik kapy srmesi durumunda ortaya kar.

EX-OR ve EX-NOR kaplar

EX-OR Iki girili EX-OR kaps iki ikili biti karlatrr ve girilerden biri dierinden farklysa EXOR kap k seviye olarak lojik "1" verir. EX-OR kapsnda giriler ikiden fazla da olabilir. Bu durumda kap girilerindeki lojik '1' says tek say kalmas halinde k lojik '1' olur. Dier hallerde kap k lojik '0' dr.
Lojik Devreler II 20

Yukardaki aklamalara fonksiyonunu yazarsak:

gre

EX-OR

kapsnn

Doruluk tablosundan aadaki ifade ktn gsteriniz. A B Y

0 0 1 1 0 1 0 1

A
EX-OR

a- EX-OR kapsn sadece NAND kaps kullanarak gerekletiriniz. Y= ? Bir 7400 ile ka adet EX-OR-Lojik kap elde edilir. Bir iki girili EX-OR-lojik kaps, iki ikili giri arasnda hangi ilikiyi verir. b- Bulduunuz fonksiyonu board zerinde kurunuz. c- Devreden yandaki tabloyu doldurunuz. EX-NOR ki girili EX-NOR kaps iki ikili biti karlatrr ve girilerden biri dierinden farklysa EXNORun k lojiksel olarak lojik "0" verir. EX-NOR kapsnda giriler ikiden fazla da olabilir. Bu durumda kap girilerindeki lojik '1' says tek say kalmas halinde k lojik '0' olur. Dier hallerde kap k lojik '1' dr. ki girili EX-NOR kaps ayn zamanda iki biti karlatrr ve iki bitin eitlii durumunda k lojik 1 olduu iin bu lojik kap eitlik lojik devresi yada kapsdr. Yukardaki aklamalara gre EX-NOR kapsnn fonksiyonunu yazarsak: Doruluk tablosundan aadaki ifade ktn gsteriniz. A B Y __ 0 0 Y = A.B + AB 0 1 ______ 1 0 = A B
1 1

A
EX-NOR

a- EX-NOR kapsn sadece NAND kaps kullanarak gerekletiriniz. Y= ? b- Bulduunuz fonksiyonu board zerinde kurunuz. c- Devreden yandaki tabloyu doldurunuz. Ex-or ve Ex-nor uygulama olarak drt bitlik bir paralel iletimde parity (elik) bit denetiminde kullanlabilir. Tekli ve iftli olmak zere iki deiik tipi vardr. Gnderici ve alc arasnda iletiim hatasn dzeltmek iin kullanlr. Gnderici ksmnda elik biti retilir. Bu elik bit alcya bir beinci bit olarak gnderilir. Alc ksmnda da gelen veriler dorultusunda elik biti retilir. Gnderilen elik biti ile alc ksmnda retilen elik bit farkl ise bu durum iletimde hata var eklinde alglanr. Her iki elik biti ayn ise o zaman

Lojik Devreler II 21

iletimde hata olmad anlalr. Bu hata dzeltme ynteminin ak noktas hata says ift olduu durumda iletimde hatay alglayamamasdr.

D0 D1 D2 D3
iftli elik biti reten devre

Gnderici

D0 D1 D2 D3

Kuvvetlendirici

aret

D0 D1 D2 D3

ALICI

P
iftli Elik reten Devre

P
iftli Elik reten Devre

ekil 1.12 Drt bit veri iletiiminde elik bit denetim devresi
Dier bir uygulama alan ise yar ve tam toplayc/karc devreleridir. YARI TOPLAYICI/IKARICI ve TAM TOPLAYICI/IKARICI DEVRELER kili dzende iki saynn toplam seri veya paralel gerekletirilmektedir. Paralel toplayc devrelerde btn bitler girilere ayn anda uygulanr ve sonucun ka yansmas btn bitler ayn anda gerekleir. (ilemin yapld devreye ait gecikme sresi kadar sonra). Seri toplaycda ise, ikili dzendeki saylarn nce en az arlkl bitleri devrenin giriine gelir ve bunlarn toplam olan bit kta grlrken, bir sonraki arlkl bitlere eklenecek olan elde ise bir baka k olarak grlr. Bu nedenle seri toplama yapabilmek iin, her bir bite ilikin elde'nin bir yerde tutularak, bir sonraki bitlerin toplamna eklenmesi gerekir. Bu tutma ilemi bellek zellii olan tutucu(latch) devreler ile yaplr. Bu nedenle seri toplayclar ardl devre olarak gerekletirilebilir. Paralel toplama ileminde, bitlerin toplanmas, ayr birer hcre olarak dnlebilir. En az arlkl bitlerin (yani ilk bit) toplanmasnda, iki giri iki k vardr. Giriler; toplanacak saylarn en az arlkl bitleri, klar ise, bu bitlere ilikin toplam ve bir sonraki bitin toplamnda kullanlacak eldedir. lk bitin sonras bitlerin toplamnda ise, hcresel olarak girili ve iki kl dnlmelidir. Giriler; ilgili arlkl bitler (Axve Bx)
Lojik Devreler II 22

ve bir nceki bitten gelen eldedir(Cx-1). klar ise, ilgili bitlerin sonu toplam(Sx) ve bir sonraki bitin toplamnda ileme katlmas gereken eldedir(Cx). Birinci yani en az anlaml bit iin dnlen hcre yar toplayc (half adder) ikinci ve daha sonraki bitler iin dnlen hcre ise tam toplayc (full adder) olarak adlandrlr. Yar Toplayc devre iki farkl ikili sayy toplar. Yukarda ifade edildii gibi bir nceki basamakta oluabilecek eldeyi ileme katmaz. Bundan dolay toplama ilemi eksik(yarm) yaplr. Devrenin iki girii ve iki k vardr. ki bileenli bir bitlik saynn eldesiz toplam yar toplayc devre ile gerekletirilir. Tam toplayc devrede ise bir nceki basamakta oluabilecek elde de ileme katlr. Bunun iin devreye bir elde girii eklenmelidir. Tam toplayc, giri ve iki k olan bir devredir. ki bileenli bir bitlik saynn eldeli toplam ise tam toplayc ile gerekleir. lk ilem elde biti kullanlmamaktadr.

Doruluk Tablosu

Aka grld gibi iki biti toplama iin A,B bir bitlik giri ve S toplam ve C elde biti klar gerekir. Doruluk tablosundan yar toplayc devrenin k ilevlerinin lojik ifadesi

basite bulunur.

Soru: Yar toplayc devresini sadece NAND kaps kullanarak ve be kapyla gerekletiriniz.

S kna ait lojik ifadedeki kaplar sayldnda drt NAND kaps ile toplam (S) gerekletirebilir. C, yani elde kn da AB k noktasndan bir evirici ile yani bir beinci girileri birletirilmi NAND kaps ile C= A.B , elde edilir. Bylece be iki girili NAND lojik kap ile bir bit yar toplayc devre ortaya kar.

Lojik Devreler II 23

Bir bitin zerindeki toplama ilemlerinde elde bitininde ileme katlmas gerekir. Bunun iin girie bir sinyal daha eklenir. Genel amal ikili dzende her bit iin kullanlabilecek bir bit tam toplayc devresinin doruluk tablosunu kullanarak k ilevinin lojik ifadesi aadaki gibi bulunabilir. A0 ve B0 toplama yaplacak bitteki A ve B bileenin ikili girii C-1 ise bir nceki bitte oluacak eldedir. kta, S0 toplama ilemi yaplan bitteki toplam sonucu ve C0 ise ilgili bitte oluabilecek eldedir.

1-Bit Doruluk Tablosu

Lojik Devreler II 24

Elde edilen bir bit tam toplayc devre incelendiinde yar ve tam toplayc arasndaki iliki aka ifade edilebilir.

Bylece bir bit tam toplayc devrenin iki yar toplayc ve bir OR kapsndan meydana geldii ortaya kar.

Ayn devre (1-bit tam toplayc devre) ile karc devre elde etme:

kili say sistemindeki saylarn tmleyeninden yararlanarak yaplan karma ilemine ait devre kurulduunda toplayc devreden karc devre elde edilir.

Bylece bir EX-OR devresi ile bir bitin 1. tmleyeni elde edilir.

kinci tmleyen ise birinci basamaktaki(ilk basamak) tam toplaycnn elde giriine lojik1 uygulanmasyla gerekleir. Bylece bir bit tam toplayc devreye iki girili bir EX-OR kaps yukardaki ilemleri yapacak ekilde balandnda devre hem bir bit karc ve hem de bir bit tam toplayc devre gibi alr.

Lojik Devreler II 25

Vcc

FLED A0

Anahtar konumu devrenin sfr ucuna balandnda devre bir bit tam toplayc ve anahtar konumu devrenin besleme, yani Vcc ucuna balandnda ise karc olarak alr. Bir bitlik tam toplaycdan iki bitlik tam toplayc elde etme:

Toplam sonucu en byk say

Bir bitlik tam toplayc devreden 4-bit paralel tam toplayc devre elde etme:

A3

B3

C2

A2

B2

C1

A1

B1

C0

A0

B0

C-1

1-Bit Tam Toplayc

1-Bit Tam Toplayc

1-Bit Tam Toplayc

1-Bit Tam Toplayc

C3

S3

C2

S2

C1

S1

C0

S0

Toplam sonucu devrenin knda ikili dzende en byk hangi say elde edilir. Yar ve Tam Toplayclar (Half and Full Adder)

Lojik Devreler II 26

kili say sisteminde toplama / karma yapabilmek iin yar ve tam toplayclar kullanlr. Saysal elektronik devrelerinde karma ilemi genelde tmleyen aritmetii kullanlarak tam toplayc devrelerle yaplr. ki bileenin toplamn yapabilmek iin her iki bileen iin toplama devresinde bir giri gerekmektedir. Yar toplayc devre ile yaplan saysal toplama ilemi iin tasarm:
A0 0 0 1 1 B0 0 1 0 1 S0 C0

Ao

So
Half Adder H.A

Bo
Yar toplayc devrenin doruluk tablosunu doldurarak S0 ve C0

Co

bir basamaktan fazla saylarla yaplacaksa elde al verii salanmaldr. Bunu salamak iin devreye bir elde girii eklenir. Bylece giri ve iki kl bir kap olan tam toplayc (full adder) oluur.
Tam Toplayc (Full Adder)

k fonksiyonlarn yaznz. S0 toplam k ve C0 k ise toplama sonucu oluan eldeyi gsterir. Eer toplama ilemi

Ao Bo C-1

So
Full Adder H.A
S0=A0 B0 C-1 C0=A0.B0+C-1 (A0B0)

Co

Doruluk tablosunu yazarak, doruluk tablosundan k fonksiyonlar So ve Co yaznz. Bir bit tam toplayc devrenin iki yar toplayc ve bir OR kapsndan olutuunu ispat ediniz. 4-Bitlik toplayc / karc devreyi tasarlaynz. karc devreyi ikinci tmleyeni oluturarak gerekletiriniz.(ikili saylarda karma ilemi) Deney ncesi tasarladnz devreyi kurun. 4-Bit uzunluundaki ikili say sisteminde toplam sonucu en byk say ne olur ? Malzemeler: 1 adet 7483 (4-Bit tam toplayc ) , 3 Adet 7448 BCD Decimal Decoder, 1 Adet 7486 EX-OR ve 3 Adet 7 paral led gsterge.

Lojik Devreler II 27

Yar ve Tam karclar

Yar karc devre iki farkl ikili sayy karr. Bir nceki basamakta oluabilen borcu ileme katmaz. Bundan dolay karma ilemi eksik yaplr. Devrenin iki girii ve iki k vardr. Bu devreler bir bitten fazla karc devrenin ilk biti iin kullanlabilir, nk ilk bitin bir ncesi yoktur. Tam karc devrede ise bir nceki basamakta oluabilecek bor da ileme katlr. Bunun iin devreye bir bor girii eklenir. Tam karc, giri ve iki k olan bir devredir. Giriler karlan bit, kan bit ve bir nceki ikili basaman alm olabilecei bor bitidir. klar ise fark ve ilgili (ilem yaplan bitteki) ikili basamaktaki bor bitidir. ki bileenli (Ax ve Bx) bir bitlik saynn borsuz karma ilemi yar karc ile olur.
D0n doruluk tablosu tam toplaycnn aynsdr. Dolaysyla D0= A0 B0 Ba-1

Doruluk tablosu A0 B0 Ba-1 D0 Ba

0

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 1 0 1 0 0 1

0 1 1 1 0 0 0 1

Ba0 = A0 B0 Ba - 1 + A0 B0 Ba - 1 + A0 B0 Ba - 1 + A0B0 Ba - 1 Ba0 = Ba0 = A0 B0 + Ba - 1 A0 B0

Elde edilen lojiksel ifadeden devre izilirse, devrenin iki yar karc ve bir OR kapsndan meydana geldii grlr.

A0 D0 B0

Ba-1 Ba0

Bir bit Tam karc Lojik Devresi

Lojik Devreler II 28

A0

B0

Ba-1

1-Bit Tam karc

Ba0

D0

Bir bit Tam karc Blok Devresi ekilden grld gibi ikili dzende herhangi bir biti tam karabilmek iin giri ve iki de k deikenine gerek duyulmaktadr. Bir bitten daha fazla bitli saylarn kartlmas iin ka bitlik karma yaplacaksa bu hcreden, yani bir bit tam karc devreden o kadar devre birbirine paralel balanmaldr. Drt bit tam karc devresi aadaki devre gibi elde edilir. Burada karma paralel yaplmaktadr. A3 B3 Ba2 A2 B2 Ba1 A1 B1 Ba0 A0 B0 Ba-1

1-Bit Tam karc

1-Bit Tam karc

1-Bit Tam karc

1-Bit Tam karc

Ba3

D3

Ba2

D2

Ba1

D1

Ba0

D0

4-Bit tam karc devre Bu devrenin klarn 7 paral gsterge ile gzetleyebilmek iin tamamlaynz. Ba-1 nereye niin balanmaldr.! Bu devrenin klarnda karma ilemi sonucunda en byk hangi say grlr. Niin? Ba3 knn lojik bir olmasn yorumlaynz. kili dzende 10lu saylarn toplama ilemi BCD-kodlama ile yaplabilir. 4-Bit znrlkl toplama ilemi iin 7483 entegresi kullanlabilir. 4-Bit toplama ilemi sonucu: Toplam Sonucu: C3S3S2S1S0 ikili say oluur. Toplam sonucu saysal deer 01001den byk olursa devrenin kndaki ek devre bu durumu deerlendirmeli ve dzeltmelidir. C3 0 0 S3 1 1 S2 0 0 S1 1 1 S0 0 1 onlu 10 11
Lojik Devreler II 29

0 0 0 0 1 1 1 1

1 1 1 1 0 0 0 1

1 1 1 1 0 0 0 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

12 13 14 15 16 17 18 31

Tablodan grld gibi C3n bir olmas durumunda btn S deerlerinde ve ayn zamanda S3n bir olmas durumunda ise S2 veya S1in bir olma durumlar da dzeltilmelidir. Dzeltme F= C3 + S3.(S2 + S1) lojik ifadesi ile gerekletirilebilir. Onlu saylarn toplanmasnda A bileeni en fazla 9 ve B bileeni de 9 olabilir. Bylece onlu dzende bir basamak iin toplam sonucu elde edilebilecek en byk say 18 olur. Tabloda normal ikili dzende olabilecek ihtimallerden 18 sonras aadaki devre iin nemli deildir. kili Toplam klar C3 S3 S2 S1 S0

Bir sonraki BCDtoplayc devresine elde Girii

A3 A2 A1 A0

4- Bit Paralel Tam Toplayc 7483

C3 C-1 B3B2B1B0
0 1 1 0

S3 S2 S1 S0 BCD toplam Sonucu BCD-Kodlama ile ikili dzende onlu bir basamak toplama ilemi devresi

Lojik Devreler II 30

4-bit Tam toplayc Devre

S0 A S1 B 7448 S2 C S3 D

a b c d e f g

C3

4 adet bir bit tam toplayc devreden oluan 4 bit tam toplaycnn(7483) klarn ortak katodlu 7-paral gstergede gzetlemek iin yukarda verilen basit devre uygulanabilir. Bu devrede toplama ilemi sonucu en byk say devrenin klarna nasl yansr. 4-Bit toplaycnn girilerinin(bileenlerinin) herbiri en byk 15 olacana gre toplam 30 olur. Bu durumda Nokta LEDi yanar bu 16 demektir. Geriye kalan 14 ise 7-paral gstergeye yansyan iaret demektir. Drt bit toplaycnn elde girii lojik bir olursa o zaman C3 elde kna lojik 1 gelir ve nokta LED yanar ve 7-paral gsterge snk gzkr, bu durum da saysal 15 olduunu gsterir ve C3 elde knn lojik 1 olmas saysal olarak 16 demektir. Bylece toplam sonucu 31 olur. 8-bit toplayc elde etmek iin iki drt bit toplayc devrenin aadaki ekilde balanmasyla elde edilebilir.
B7 B6 B5 B4 A7 A6 A5 A4 B3 B2 B1 B0 A3 A2 A1 A0

4-Bit Tam Toplayc 7483

C7 C3

4-Bit Tam Toplayc 7483

C3 C-1

S7

S6

S5

S4

S3

S2

S1

S0

8- Bit paralel Tam Toplayc Blok Devresi

ekilden de grld gibi iki 4-bit tam toplayc (7483) entegre devresinden bir adet 8-bit tam toplayc devre elde edilmitir. Bu devrenin 8er bileen girii, yani toplam 16 adet ikili

Lojik Devreler II 31

girii vardr. Devrenin bir nceki biti olmad iin elde giri iaret ucu devrenin sfrna balanmtr. 8-bit tam toplayc devrenin 8 adet ikili k ve bir adet de elde k vardr. Byle bir devre ile toplam sonucu ka en byk hangi say yansr? Toplama devresinin 8-bit giri bileenlerinin her biri en byk 255 olur. 255 ile 255 toplannca 510 bulunur. Dolaysyla en byk say 511 deil 510 olur. 8-bit karc elde etmek iin iki drt bit tam karc devrenin aadaki ekilde balanmasyla elde edilebilir.
B7 B6 B5 B4 A7 A6 A5 A4 B3 B2 B1 B0 A3 A2 A1 A0

4-Bit Tam karc

Ba7 Ba3

4-Bit Tam karc

Ba3
Ba-1

D7

D6

D5

D4

D3 D2

D1

D0

8-Bit Tam karc Blok Devresi 8-bit tam karc devrenin 8er bit karlan ve kan bileeni vardr. Bir nceki bit olmad iin bor girii sfra balanmtr. Devrenin 8-bit fark klar ve bir de bor k vardr. Bu devrenin karma ilemi sonucunda kna en byk hangi pozitif ikili say yansr? Bor knn lojik 1 olmas ne demektir?

Lojik Devreler II 32