TUGAS MATA KULIAH ARSITEKTUR DAN ORGANISASI KOMPUTER

Resume dari buku Organisasi dan Arsitektur Komputer oleh William Stallings Ch.1 Ch4

1.2 STRUKTUR DAN FUNGSI Pada setiap tingkatan hierarki sebuah sistem komputer, perancang perlu memperhatikan struktur dan fungsi. Struktur ialah cara komponen-komponen saling terhubung. Sedangkan fungsi ialah mengenai operasi dari setiap komponen sebagai bagian dari struktur. Secara umum, hanya ada empat fungsi-fungsi dasar dimana suatu komputer dapat dibentuk. Fungsi tersebut ialah pengolahan data, penyimpanan data, pemindahan data, dan kontrol. Suatu komputer harus dapat mengolah data dengan beberapa metode atau tipe-tipe penting pengilahan data. Terdapat beraneka ragam jenis data serta jarak pengolahannya sangat luas sekali. Selain itu komputer juga harus dapat menyimpan data dalam waktu yang pendek (penyimpanan data sementara) maupun penyimpanan data dalam jangka panjang. Komputer juga harus dapat memindahkan data antara komputer itu sendiri dengan dunia luar. Untuk mengkoordinasikan ketiga fungsi tersebut diperlukan fungsi kontrol. Dalam komputer, suatu unit kontrol mengatur sumber daya komputer dan mengendalikan kinerja bagian-bagian fungsional. Setiap komputer saling berinteraksi dengan cara tertentu dengan lingkungan luarnya. Saling berinteraksi juga terjadi dalaminternal komputer itu sendiri. Dalam komputer terdapat empat komponen struktur utama, yaitu Central Processing Unit (CPU), Memori Utama, I/O, dan Sistem Interkoneksi. CPU berfungsi untuk mengontrol operasi komputer dan membentuk fungsi-fungsi pengolahan datanya. Komponen-komponen struktur utama dari CPU ialah Unit Kontrol, Unit Aritmatik dan Logika (ALU), Register dan CPU Interkoneksi. 1.3 MENGAPA BELAJAR ORGANISASI DAN ARSITEKTUR KOMPUTER? IEEE menyebutkan bahwa arsitektur computer sebagaisalah satubahasan inti yang seharusnyamenjadi kurikulum semua mahasiswa ilmu computer dan teknik computer.Alasannya sebagai berikut: 1. Agar ketika mahasiswa tersebut masuk dalam dunia kerja dan industri, dapat mengambil keputusan berkaitan dengan analisis bagaimana sebuah computer dapat digunakan secara efektif dan efisien. 2. Diperlukan keterampilan lebih untuk dapat memahami prosesor dan cara bekerjanya 3. konsep konsep yang digunakan dalam arsitektur komputerdalam pembahasan selanjutnya adalah menemukan aplikasi 2.2 PERANCANGAN KINERJA Revolusi teknologi menyebabkan komputer menjadi mudah usang selain memiliki efek positif untuk membuat pengembangan aplikasi yang sangat kompleks dan bertenaga. Sebagai contoh seperti aplikasi-aplikasi pengolahan citra, pengenalan pembicaraan konferensi video, pemuatan multimedia, Penambahan berkas audio-video dalam file maupun simulasi peragaan. Para pelaku bisnis mulai mempercayakan investasi mereka ke server-server pengolah basis data untuk mendukung jaringan client/server besar. Sebagian faktor-faktor pendorong dibalik kebutuhan untuk perancangan kinerja seperti:
1. Kecepatan Mikroprosesor

Evolusi mikroprosesor sejak prosesor primitif hingga seri Pentium atau seri I yang baru maupun Power PC buatan Mac menyebabkan kecepatan mikroprosesor yang naik berkalikali lebih tinggi. Bagaimanapun juga kecepatan potensial dari prosesor tidak akan dicapai bila aliran kerja konstan di dalamnya terganggu, para developer selain perlu mengembangkan kerapatan mikroprosesor nya juga harus dipikirkan teknik-teknik untuk membuat kecepatan mikroprosesornya lebih tinggi. Diantaranya: Prediksi Cabang : Prosesor sekarang memiliki kemampuan untuk memprediksi langkah instruksi dari kode instruksi memori. Jika prosesor hampir selalu benar menebak instruksi tersebut, perintah akan disimpan dalam buffer dan diproses sehingga prosesor sibuk. Yang perlu ditingkatkan adalah kemampuan prediksi cabang prosesor agar dapat melakukan prediksi cabang beberapa langkah ke depan sehingga meningkatkan jumlah proses kerja yang dapat ditangani prosesor Analisa Alur Data : Prosesor melakukan analisis instruksi mana yang tidak bergantung pada hasil atau data lainnya untuk menciptakan jadwal instruksi optimal Instruksi Spekulatif: Penggunaan kedua hal diatas, beberapa prosesor mengeksekusi secara spekulatif sebelum waktunya dalam eksekusi program menyimpan hasilnya di lokasi sementara. 2. Keseimbangan Kinerja Kecepatan Mikroprosesor yang tidak didukung oleh kinerja perangkat yang lain adalah omong kosong. Perkembangan kecepatan mikroprosesor yang dibarengi oleh kerapatam memori utama tidak diimbangi oleh kecepatan transfer data memori yang bertugas membawa aliran konstan program dan data antara memori dan prosesor. Jika kecepatannya tidak dapat mengikuti kecepatan prosesor maka banyak waktu yang akan hilang percuma. Untuk mengatasinya terdapat beberapa cara antara lain: Meningkatkan jumlah bit yang dicari pada waktu tertentu dengan melebarkan DRAM dan dengan menggunakan lintasan bus data yang lebih lebar Mengubah Interface DRAM sehingga lebih efisien dengan melibatkan cache atau pola buffer lain pada keping DRAM Mengurangi frekuensi akses memori dengan memakai struktur cache yang lebih kompleks dan efisien antara prosesor dan memori utama. Meliputi penggabungan 1 cache atau lebih pada keping prosesor dan cache on-off Meningkatkan Bandwidth interkoneksi antara prosesor dan memori dengan menggunakan tingkatan bus untuk menyangga dan membuat aliran struktur data Bidang lain yang menjadi fokus rancangan adalah penanganan perangkat I/O. Dengan makin cepatnya komputer, aplikasi-aplikasi yang lebih canggih akan dikembangkan untuk mendukung penggunaan peripheral dengan kebutuhan I/O yang intensif. Permasalahan yang ada adalah dalam mendapatkan data yang berpindah antara prosesor dan peripheral. Strategi yangdigunakan adalah meliputi pola caching dan penyanggan ditambah bus-bus interkoneksi yang lebih cepat dan struktur bus data yang lebih rumit.

Penggunaan multi-prosesor dapat membantu kebutuhan I/O oleh karenanya banyak produsen prosesor yang menciptakan prosesor jamak seperti intel dengan Core 2 Duo atau Core 2 Quad maupun AMD, dan lain2. Kunci dari semua ini adalah keseimbangan antara throughput dan permintaan pengolahan komponen-komponen prosesor, memori utama, I/O dan struktur interkoneksi. Rancangan hars dipikirkan untuk mengatasi 2 faktor yang selalu muncul: Tingkat Kelajuan dimana inerja eruah pada berbagai bidang teknologi sangat berbeda satu sama lain. Aplikasi-aplikasi dari perangkat peripheral baru selalu berubah sesuai permintaan sistem

3.1 KOMPONEN-KOMPONEN KOMPUTER Arsitektur Von Neumann terdiri dari tiga konsep utama :
Data dan instruksi-instruksi disimpan di memori baca tulis tunggal. Muatan dari memori ini dapat dialamati dengan lokas, tanpa tergantung pada jenis data yang berada di dalamnya. Eksekusi terjadi dengan cara sekuensial dari instruksi yang satu ke instruksi yang berikutnya. Modul input (I/O) adalah modul yang berisi komponen-komponen dasar untuk menerima data dan instruksi dalam beberapa bentuk dan mengubahnya ke dalam bentuk sinyal internal yang dapat dipakai oleh sistem. Memori adalah suatu tempat penyimpanan sementara baik instruksi maupun data. CPU bertukar data dengan memori, sehingga menggunakan register dua internal (kepada CPU): 1. Memory Address Register (MAR), yang menentukan alamat di dalam memori untuk operasi baca atau tulis berikutnya. 2. Memory Buffer Register (MBR), yang berisi data yang akan dituliskan ke dalam memori atau menerima data yang dan akan dibaca dari memori.

Modul memori terdiri dari sekumpulan lokasi yang, didefinisikan alamat-alamat yang dinomori secara berurutan. Masing-masing lokasi berisi suatu bilangan bineryang dapat ditafsirkan baik sebagai instruksi maupun data. Modul I/O memindahkan data dari perangkat eksternal ke CPU dan memori, dan sebaliknya. Modul ini berisi buffer internal untuk menampung data tersebut sampai data itu dikirimkan. 3.2 FUNGSI KOMPUTER Instruksi Fetch dan Eksekusi Pada awal siklus instruksi, prosesor mengambil instruksi dari memori. Program Counter (PC) dipakai untuk mengawasi instruksi yang akan dibaca selanjutnya. Instruksi yang dibaca akan dimasukkan dalam Instruction Register (IR). Instruksi berisi bit yang menspesifikasikan tindakan yang akan diambil prosesor. Tindakan ini dibagi menjadi 4 kategori: Prosesor-memori: data ditransfer dari prosesor ke memori atau dari memori ke prosesor. Prosesor-I/O: data dapat ditransfer ke atau dari suatu perangkat periferal dengan pemindahan antara prosesor dan modul I/O.

Pengolahan data: prosesor dapat membentuk beberapa operasi aritmatik dan logika pada data. Kontrol: suatu instruksi dapat mengubah urutan eksekusi. Siklus Fetch instruksi selanjutnya Siklus Instruksi eksekusi

MUL AI

PERHENTI AN

Gambar 3.3 Siklus Instruksi Dasar Interupsi Interupsi disediakan terutama sebagai cara untuk meningkatkan efisiensi pengolahan. Sebagai contoh, perangkat yang paling eksternal banyak lebih lambat dibanding dengan prosesor. Anggap bahwa prosesor sedang melakukan pemindahan data ke printer. Setelah setiap operasi tulis, prosesor harus berhenti dan berada dalam keadaan idle sampai printer menerima seluruh data. Panjang rentang ini mungkin sampai ratusan bahkan ribuan siklus instruksi yang tidak melibatkan memori, jelas hal ini merupakan pemborosan dalam penggunaan prosesor. Program-program pengguna membentuk sejumlah pemanggilan WRITE yang terselip di antara pengolahan. Panggilan WRITE adalah panggilan terhadap program I/O yang merupakan kegunaan sistem dan akan membentuk operasi I/O yang nyata. Program I/O terdiri dari: Suatu urutan instruksi yang disiapkan untuk operasi I/O yang nyata. Hal ini termasuk penyalinan data untuk output ke dalam buffer khusus dan penyiapan parameter-parameter untuk perintah perangkat. Perintah I/O aktual. Tanpa menggunakan interupsi, sekali perintah ini dikeluarkan, maka program harus menunggu perangkat I/O untuk membentuk fungsi yang diminta. Program dapat menunggu membentuk operasi tes berulang untuk menentukan apakah operasi I/O telah dilakukan. Suatu urutan instruksi untuk menyelesaikan operasi. Urutan instruksi ini meliputi pengaturan suatu flag yang menandakan berhasil atau gagalnya operasi. Interupsi dan siklus instruksi Jika suatu interupsi ditangguhkan, prosesor melakukan hal: Prosesor menangguhkan eksekusi program yang sedang dieksekusi dan menyimpan konteksnya. Ini berarti menyimpan alamat instruksi berikutnya yang akan dieksekusi dan data lain yang relevan dengan aktivitas prosesor sekarang. Prosesor mengatur program counter ke alamat awal dari suatu routine penyebab interupsi. Interupsi Multiple

Interupsi multiple dapat terjadi. Contoh, sebuah program mungkin menerima data dari suatu saluran komunikasi dan mencetak hasilnya. Printer akan menghasilkan sebuah interupsi setiap kali menyelesaikan suatu operasi cetak. Pengontrol saluran komunikasi akan menghasilkan interupsi setiap kali satu unit data tiba. Unit ini bisa berupa karakter tunggal atau blok, bergantung pada sifat disiplin komunikasinya. Dalam setiap kasus, mungkin terjadi interupsi komunikasi pada saat interupsi printer sedang diproses. Dua pendekatan dapat diambil untuk berhadapan dengan interupsi multiple. Pertama adalah dengan tidak mengizinkan terjadinya interupsi lain pada saat suatu interupsi lain sedang diproses. Suatu interupsi yang tidak diizinkan berarti prosesor dapat dan akan mengabaikan isyarat permintaan interupsi itu. Jika interupsi terjadi saat itu, biasanya interupsi tersebut akan ditangguhkan dahulu dan akan dicek oleh prosesor setelah prosesor mengizinkan lagi terjadinya interupsi. Jadi, ketika program pengguna sedang dieksekusi dan terjadi suatu interupsi, maka interupsi tidak akan diizinkan. Setelah routine penyebab interupsi selesai maka interupsi dimungkinkan sebelum menjalankan program pengguna, dan prosesor akan mengecek untuk melihat jika interupsi tambahan telah terjadi. Kelemahan pendekatan ini adalah tidak mempertimbangkan prioritas relatif atau kebutuhan di waktu kritis. Contohnya ketika input tiba dari saluran komunikasi, maka input intu secepatnya perlu diserap untuk membuat ruang bagi input lainnya. Jika batch input yang pertama belum diproses sebelum batch kedua tiba, data mungkin akan hilang. Pendekatan kedua adalah dengan mendefinisikan prioritas bagi interupsi dan mengizinkan interupsi berprioritas tinggi menjadikan penyebab interupsi yang berprioritas lebih rendah untuk menginterupsi dirinya. Contohnya ambil sistem dengan tiga perangkat I/O: printer, disk, dan saluran komunikasi dengan prioritas 2, 4, dan 5 berturut-turut. Program pengguna dimulai dari t=0. Saat t=10, suatu interupsi printer terjadi, informasi pengguna ditempatkan pada stack sistem dan eksekusi dilanjutkan pada Interupsi Service Routine (ISR) printer. Saat routine masih dieksekusi, pada t=15 terjadi interupsi komunikasi. Karena saluran komunikasi memiliki prioritas lebih tinggi dibanding printer, interupsinya didahulukan. Printer ISR diinterupsi, keadaannya dimasukkan dalam stack, eksekusi dilanjutkan pada komunikasi ISR. Saat routine ini dieksekusi, interupsi disk (t=20). Interupsi ini ditahan dulu, komunikasi ISR terus dilaksanakan hingga selesai. Saat komunikasi ISR lengkap (t=25), keadaan prosesor sebelumnya diambil, yaitu eksekusi ISR printer. Sesaat sebelum instruksi tunggal yang terdapat pada routine dapat dieksekusi, prosesor lebih mengutamakan interupsi disk yang prioritasnya lebih tinggi dan kontrol memindahkannya ke ISR disk. Setelah routine selesai (t=35), maka ISR printer dilaksanakan. Ketika routine selesai (t=40), akhirnya kontrol kembali ke program pengguna. 3.3 Struktur interkoneksi Komputer terdiri dari tiga jenis modul dasar yakni prosesor, memori, dan I/O yang saling berkomunikasi dalam suatu lintasan. Kumpulan lintasan inilah yang disebut struktur interkoneksi. Rancangannya tergantung pada pertukaran data yang harus dibuat pada tiap modul. Struktur interkoneksi harus mendukung perpindahan berikut :
Memory ke prosesor : prosesor membaca instruksi atau data dari memory

Prosesor ke memory : prosesor menuliskan data ke memory I/O ke prosesor : prosesor membaca data dari I/O lewat modul I/O Prosesor ke I/O : prosesor mengirimkan data ke I/O I/O ke atau dari memory : I/O saling menukar data secara langsung dengan memory tanpa melalui prosesor, menggunakan DMA (Direct Memory Access)

Struktur interkoneksi yang paling banyak digunakan dari tahun ke tahun adalah bus dan bermacam macam struktur multiple-bus.

3.4 Interkonesi Bus

Bus adalah suatu lintasan komunikasi yang menghubungkan dua atau lebih perangkat.Satu bus terdiri dari berbagai lintasan komunikasi, atau saluran dimana masing-masing saluran mampu mentransmisikan sinyal yang mewakili biner 1 dan biner 0. Sebuah bus yang menghubungkan komponen-komponen komputer utama (prosesor, memori, I/O) disebut sistem bus, Struktur interkoneksi komputer yang paling umum didasarkan pada penggunaan satu atau lebih sistem bus. Struktur bus. Saluran yang ada dalam rancangan bus dibedakan menjadi 3 macam yaitu: data, alamat, dan kontrol. Saluran data menyediakan lintasan bagi pergerakan data antar modul sistem. Saluran alamat menandakan sumber atau tujuan dari data pada bus data. Lebar alamat bus menentukan kapasitas memori maksimum sistem. Bit-bit beroder tinggi digunakan untuk memilih modul tertentu pada bus, dan bit-bit beroder rendah memilih memori (01111111) atau port I/O(10000000). Saluran kontrol untuk mengontrol akses ke saluran alamat dan penggunaan saluran alamat dan data.Saluran kontrol umumnya meliputi : memori tulis, memori baca, I/O tulis, I/O bca, Transfer ACK, bad request, bus grant, Interupsi request, Interupsi ACK, Clock, Reset. Operasi bus adalah sebagai berikut. Jika modul akan mengirimkan data ke modul lainnya, maka modul tersebur melakukan dua hal : (1) memperoleh penggunaan bus, dan (2) memindahkan data melalui bus. Jika sebuah modul akan meminta data dari modul lainnya : (1) memperoleh penggunaan bus, dan (2) memindahkan suatu permintaan untuk modul lain melalui kontrol dan saluran alamat yang sesuai. Hierarki Multiple Bus. Pada struktur tradisional, terdapat bus lokal yang menghubungkan prosessor ke memori cache dan yang dapat mendukung satu atau lebih perangkat-perangkat lokal. Pengontrol memori cache menguhubungkan cache tidak hanya pada bus lokal ini, tetapi juga ke bus sistem yang dipasang pada semua modul memori utama. Memori utama dapat dipindahkan dari bus lokal ke bus sistem. Dengan cara ini, transfer I/O dari dan ke memori utama bersilangan dengan bus sistem tidak bertentangan dengan aktivitas prosesor. Sebagai tanggapan dari perkembangan I/O yang cepat dibangun bus berkecepatan tinggi yang terintegrasi secara melekat dengan sisa sistem, yang hanya untuk keperluan penguhubung antara bus prosesor dan bus dengan kecepatan tinggi. Pengaturan ini kadang-kadang disebut sebagai arsitektur mezzanine.

Jenis Bus. Ada dua jenis umum: dedicated dan multiplexed. Dedikasi fisik mengacu pada penggunaan multiple bus, yang masing-masing hanya menghubungkan suatu subset modul. Dedikasi fungsi adalah penggunaan alamat dedicated yang terpisah dan saluran data, yang merupakan suatu hal yang umum bagi bus. Time multiplexing adalah penggunaan saluran yang sama untuk berbagai tujuan. Pewaktuan. Pewaktuan berkaitan dengan cara yang ditempuh oleh peristiwa yang dikoordinasikan pada bus. Bus menggunkan salah satu peristiwa sinkron maupun pewaktuan tidak-sinkron. 3.5 Peripheral Component Interconnect Peripheral Component Interconnect (PCI) adalah suatu bandwidth tinggi yang populer, prosesor independent bus itu dapat berfungsi sebagai bus mezzenine atau bus periferal. Standar PCI yang berlaku saat ini sampai 64 saluran data pada kecepatan 66 MHz dengan kelajuan 528 MByte/s atau 4,224 Gbps. PCI mempunyai 49 saluran sinyal wajib. Sinyal-sinyal ini dibagi menjadi kelompok fungsional sebagai berikut:
Pin-pin sistem Pin-pin alamat dan data Pin pengontrol antarmuka Pin-pin pendukung cache Pin-pin perluasan bus 64-bit Pin-pin scan batasan JTAG

Aktivitas bus terjadi dalam bentuk transaksi antara suatu sumber dengan tujuan.Ketika master bus memperoleh kontrol bus, master bus menentukan transaksi yang akan terjadi berikutnya. Perintah-perintah itu adalah:
Acknowledge interupsi Siklus khusus I/O baca I/O tulis Baca memori Saluran baca memori Multiple baca memori Tulis memori Tulis memori dan tidak valid Konfigurasi baca Konfigurasi tulis Siklus alamat ganda

Transfer Data

Setiap transfer data pada bus PCI adalah transaksi tunggal yang terdiri dari satu alamat fase dan satu atau lebih fase data. Semua peristiwa disinkronkan dengan transisi balik detak, yang terjadi pada pertengahan masing-masing siklus detak.

Arbitrasi

PCI menggunakan pola terpusat, pola arbitrasi sinkron di mana masing-masing masternya mempunyai permintaan unik dan sinyal grant.Saluran-saluran sinyal ini terhubung dengan suatu arbitrer pusat dan reques-grant handshake sederhana digunakan untuk memberikan akses ke bus. Spesifikasi PCI tidak mengharuskan logika algoritma arbitrasi tertentu. Arbitrer dapat menggunakan pendekatan first-come-first-served, suatu pendekatan round-robin, atau beberapa pola prioritas lainnya. Master PCI harus mengarbitrasi setiap transaksi yang ingin dibentuknya, dimana transaksi tunggal terdiri dari sebuah fase alamat yang diikuti oleh satu atau lebih fase data yang berdekatan. 4.1 TINJAUAN SISTEM MEMORI KOMPUTER Masalah yang kompleks dari memori computer adalah membuatnya agar lebih mudah di atur jika kita menggolongkan system memori manurut karakteristik pentingnya. Paling penting dari karakteristik ini di uraikan pada table di bawah ini:
Lokasi Prosesor Internal(main) Eksternal(secondary) Kapasitas Ukuran word Banyaknya word Satuan transfer Word Block Metode akses Sequential Langsung Acak Associative Kinerja Waktu akses Waktu siklus Transfer rate Tipe fisik Semikonduktor Magnet Optik Permukaan magnetik Karakteristik fisik volatile/nonvolatile Erasable/nonerasable Organisasi

Tiga konsep yang berkaitan dengan memori internal yaitu Word, Addressable units dan unit transfer. Pembedaan antar jenis memori yang lain adalah metode mengakses data. Metode itu meliputi: *Akses sequential: Memori diorganisir ke dalam unit-unit data yang disebut record *Akses langsung :Seperti halnya dengan akses sekuensial, askses langsung melibatkan mekanisme baca/tulis bersama. *Akses acak :Setiap lokasi yang dapat dialamati pada memori mempunyai suatu yang unik , mekanisme pengalamatan yang secara fisik wired-in *Associative :Ini adalah suatu jenis akses memori yang memungkinkan seorang untuk membuat suatu perbandingan dari lokasi bit diinginkan dengan pencocokan secara spesifik suatu word dan melakukan perbandingan ini bagi seluruh word secara simultan. Sedangkan dari sudut pandang pengguna, dua karakteristik memori yang paling utama adalah kinerja dan kapasitas. Parameter yang digunakan yaitu waktu akses dan waktu memori. Bagi non RAM, hubungan yang harus dipenuhi adalah TN=TA+N/R Dimana: TN= waktu rata-rata untuk membaca atau menulis N bit TA= waktu akses rata-rata N= jumlah bit

R= kecepatan transfer,dalam bit per detik Terdapat 3 karakteristik penting memori yakni harga, kapasitas dan waktu akses. Melalui spectrum teknologi ini, hubungan-hubungan seperti ini dapat dijaga: # semakin cepat waktu akses, semakin besar harga per bit # semakin besar kapasitas, semakin kecil harga per bit # semakin besar kapasitas, semakin lambat akses

4.2 ELEMEN-ELEMEN RANCANGAN CACHE Ada beberapa dasar elemen perancangan yang membantu untuk klasifikasi dan pembedaan arsitektur cache yaitu :
Ukuran cache Semakin besar cache,maka semakin besar banyaknya gerbang yang terdapat dalam pemakaian cache. Fungsi pemetaan Diperlukan algoritma untuk pemetaan blok-blok memori utama & perangkat lunak untuk menentukan blok memori utama yang sedang memakai baris cache.Ada 3 teknik pemetaan antara lain : Langsung,asosiatif,asosiatif set. Algoritma penggantian Diperlukan bagi teknik pemetaan asosiatif dan asosiatf set.Macamnya LRU(Least Recently Used) yaitu mengganti blok yang berada dalam set yang paling lama dalam cache dengan tidak memiliki acuan,FIFO(First In First Out) yaitu mengantikan blok di dalam set yang telah berada pada cache terpanjang,LFU(Least Frequently Used) yaitu menggantikan blok set yang mengalami acuan paling sedikit,dan algoritma penggantian yang lain yaitu Acak. Kebijakan tulis Ada 3 macam kebijakan tulis yaitu Write trough yaitu semua operasi tulis dibuat ke memori utama seperti halnya untuk cache,write back yaitu memperkecil penulisan memori,dan write once

4.4 ORGANISASI CACHE PENTIUM 4 DAN POWERPC Organisasi Cache Pentium 4 Inti prosesor terdiri atas empat komponen utama
1. Unit Fetch/Decode: mengambil instruksi program dalam urutan dari cache L2, memecahkan kode ini ke dalam rangkaian operasi-mikro, dan menyimpan hasilnya di dalam cache instruksi L1 2. Out of-order execution logic: Menjadwalkan eksekusi operasi-mikro dengan ketergantungan dari ketersediaan data; jadi, operasi-mikro dapat dijadwalkan untuk eksekusi di dalam suatu order yang berbeda dibanding dengan yang diambil dari arus instruksi. Dari waktu yang diizinkan, unit ini menjadwalkan eksekusi spekulatif dari operasi dari operasi-mikro yang mungkin diperlukan kemudian 3. Unit Execution: Unit ini mengeksekusi operasi-mikro, mengambil data yang diperlukan dari cache data dan L1 dan untuk sementara menyimpan hasilnya dalam register.

4. Subsystem memory: Unit ini meliputi cache L2 dan bus sistem, yang digunakan untuk mengakses memori utama ketika cache L1 dan L2 mempunyai cache miss, dan untuk mengakses sistem sumber daya I/O

Organisasi Cache PowerPC Organisasi cache PowerPC telah meningkatkan secara menyeluruh arsitektur dari kelompok PowerPC, mencerminkan kemudahan kinerja yang mengarahkan kekuatan kekuatan bagi semua perancang mikroprosesor. MEMORI CACHE Buffer berkecepatan tinggi yang digunakan untuk menyimpan data yang diakses pada saat itu dan data yang berdekatan dalam memori utama Waktu akses memori cache lebih cepat 5 10 kali dibandingkan memori utama Prinsip Kerja : Cache berisi salinan sebagian isi memori utama Pada saat CPU membaca sebuah word memory, dilakukan pemeriksaan untuk mengetahui apakah word berada berada di cache Jika word berada di cache, maka akan dikirimkan ke CPU yang dikenal sebagai proses HITT Jika tidak ada, maka blok memori utama yang terdir idari sejumlah word tetap akan diletakkan di cache yang dikenal sebagai proses MISS dan selanjutnya dikirim ke CPU Elemen elemen rancangan cache : Ukuran Cache Fungsi Pemetaan Algoritma Penggantian Ukuran Blok Ukuran cache : Disesuaikan kebutuhannya dalam membantu kerja memori utama Semakin besar ukuran cache, maka semakin besar pula jumlah gerbang yang terdapat dalam pengalamatan cache, yang mengakibatkan cache berukuran besar akan lebih lambat dari cache yang berukuran kecil Ukuran cache antara 1 K sampai 512 K Fungsi Pemetaan : 1. PEMETAAN LANGSUNG Memetakan masing0masing blok memori utama hanya ke sebuah saluran cache saja. Fungsi pemetaan mudah diimplementasikan dengan menggunakan alamat Cache diakses dengan menggunakan alamat memori utama dianggap terdiri tiga fiels yaitu tag, line dan word Kekurangan terdapat pada lokasi cache yang tetap bagi sembarang blok-blok yang diketahui

2. PEMETAAN ASOSIATIF Mengizinkan setiap blok memori utama untuk dimuatkan ke sembarang saluran cache. Cache control logic menginterpretasikan alamat memori hanya sebagai sebuah field tag dan field word. Terdapat fleksibilitas penggantian blok ketika sebuah blok di baca ke dalam cache Kekurangannya adalah kompleksitas rangkaian yang diperlukan untuk menguji tag seluruh salura cache secara paralel Algoritma Penggantian Digunakan untuk menentukan blok mana yang harus dikeluarkan dari cache untuk menyiapkan tempat bagi blok baru Ada 2 metode 1. Write- through 2. Write-Back 1. Write-Through Cache dan memori utama diupdate secara bersamaan waktunya. Keunggulannya salinan data di memori utama dan cache tetap Kelemahannya pada proses Write memrlukan jumlah waktu sama dengan proses MISS

2. Write-Back Melakukan update data di memori utama hanya pada saat word memori telah dimodifikasi dari cache Keunggulannya proses Update word tidak terbatas Kelemahannnya salinan data di memori utama tidak tetap / konsisten selama data termodifikasi benar-benar ada di memori utama