Franklin Parra Ortega.

Ingeniero en Electricidad, Magister en enseanza de la Fsica.

Cuestionario de Digitales 1 Marque la(s) alternativas como solicita cada tema. No marque al azar ya que esta prueba trata de examinar lo que usted sabe del tema ms no el poder de adivinar las respuestas. Para evitar el azar, por cada error en su respuesta perder el valor del tema adems ser penalizado con la mitad del valor correspondiente, por lo tanto es mejor no marcar la alternativa si no est seguro de su respuesta. 1) Una alternativa es verdadera, Identifquela. a) Un multiplexor es un CI que tiene N pines de entradas y M pines de salida. b) Un decodificador es un CI que contiene N pines de entradas y un solo pin de salida c) Un Mux contiene 4 pines de entrada, 16 pines para las entradas de control, una salida Q y una salida . d) Un Decodificador contiene M pines de entradas y M2 pines de salida. e) Para implementar cualquier funcin de Boole basta tener una buena cantidad de puertas AND. Sobre el CI de la figura adjunta. Una alternativa es FALSA, Identifquela. a) b) c) A0=0, A1=1, A2=1 hace que el decodificador X est habilitado y el Y deshabilitado. A0=0, A0=1, A2=1 hace que el decodificador X y Y estn deshabilitados. A0=0, A1=1, A2=0 hace que el decodificador X y Y estn deshabilitados. Con los pines A0=0 V, A1=0 V, A2=0 V entonces los pines XD0=0, XD1=0 XD2=0 XD3=0, YD0=1, YD1=0. Con los pines A0=0 V, A1=0 V, A2=0 V entonces los pines XD0=1, XD1=0 XD2=0 XD3=0, YD0=0, YD1=0 4) De acuerdo a la figura adjunta. Una alternativa es Verdad.

2)

74151

d) e)

5) a) b) c) d) Muestra un CI multiplexor 8 a 1. En el pin 16 se conecta la energa que alimenta al CI. El pin 7 habilita al CI cuando su nivel de voltaje es bajo (0 V). Si el voltaje en los pines: 2, 3, 4 y 16 es 5 voltios y en los pines: 1, 5, 7, 8, 9, 10, 11, 12, 13, 14,15 es 0 voltios, entonces el voltaje en el pin 5 es 0 V. Con los datos expuestos no es posible determinar la alternativa FALSA.

En un flip-flop tipo tipo D es verdad que: a) Q*=0 con el flanco positivo del reloj. b) Q*=1 con el flanco negativo del reloj. c) Q*=D con el flanco positivo del reloj. d) Q* con el flanco positivo del reloj. e) Q* con el flanco positivo del reloj. En un flip-flop tipo tipo S-C disparado por flanco de reloj, es verdad que: a) Q*=0. b) Q*=1 con S=1 y C=. c) Q*=Q con S= y C=0. d) Q*= con S= 1 y C=1. e) Q*= con S= 1 y C= . En un flip-flop tipo J-K disparado por flanco de reloj es verdad que: a) Q*=0. b) Q*=1 con J=1 y K=. c) Q*=Q con J=0 y K= . d) Q*= con J= 1 y K=1. e) Q*= con J= y K=1. Un flip-flop tipo T con cada flanco de reloj: a) Hace que Q*=0. b) Hace que Q*=1 con T=1. c) Hace que Q*=Q con T=0. d) Hace que Q*= con T=0 . e) Hace que Q*= con T=1. Las seales de tiempo J, K y Clk, que corresponden a las entradas de un flip-flop J-K disparado por flanco negativo se muestran en la figura adjunta. Determine el literal que

6)

e)

3)

Respecto al CI que muestra la figura adjunta. Una alternativa es FALSA, Identifquela.

7)

8)

a) b) c) d) e)

El CI es un multiplexor 4 a 1. El CI es un multiplexor de 4 entradas de 2 bits y una salida de 2 bits. El CI tiene dos entradas de seleccin. Si S1=1 y S0=1 Entonces Q0=D0 y Q1=D1 . Si S1=0 y S0=1 Entonces Q0=C0 y Q1=C1 .

9)

Franklin Parra Ortega.

Ingeniero en Electricidad, Magister en enseanza de la Fsica.
corresponde a la salida Q. Asuma que Q inicialmente est en nivel cero. b) Esta muestra un CI que empaqueta dos FFs que deshabilita la funcionalidad de J-K disparado por flanco negativo siempre que PRs =0 y CRL=1 o siempre que PRs =0 y CRL=1, pero no ambas a la vez. Si 1PR=1 1CLR=1 1J=0 1K=1 Vcc=+5V GND=0 V entonces 1Q*=0 cuando 1CK= . Si 2PR=1 2CLR=1 2J=1 2K=0 Vcc=+5V GND=0 V entonces 2Q*=1 cuando 2CK= . Si 2PR=1 2CLR=0 2J=0 2K=0 Vcc=+5V GND=0 V entonces 2Q*=Q cuando 2CK=

c) d) e)

12) Analice el diagrama de estados mostrado en la figura adjunta. Una sola alternativa es verdadera, Identifquela.

10) Analice el circuito de la figura adjunta y determine la alternativa que representa la salida Z .

a) b) c) d)

e) 11) De acuerdo a la figura adjunta es FALSO que:

La mquina secuencial a disear contendr 4 F-F. La mquina secuencial tiene dos entradas. Del estado q0 va al estado q1 cuando la entrada esta en 0 y el ciclo reloj activa la transicin. La salida solo se activa cuando estando en el estado q3 la entrada est en 1 y el ciclo reloj active la transicin. Del estado q2 pasa al estado q3 con entrada 1 y cuando el ciclo reloj active la transicin.

13) Obtenga los diagramas de tiempo para el circuito adjunto y determine la alternativa verdadera.

a) b) c) a) Esta muestra un CI que empaqueta dos FFs que siempre tienen funcionalidad de un J-K disparado por flanco negativo cuando las respectivas PRs y CRL tienen un nivel bajo de voltaje. d) e)

La frecuencia de la salida Q de FF1 es el doble de la frecuencia del reloj CLK. La frecuencia de la salida Q del FF2 es la mitad de la frecuencia del CLK. La frecuencia de la salida Q del FF3 es la mitad de la frecuencia de la salida Q del FF1. La frecuencia de la salida Q del FF4 es la mitad de la frecuencia de la salida Q del FF3. La frecuencia de la salida Q del FF4 es la mitad de la frecuencia de la salida Q del FF2.

Franklin Parra Ortega.

Ingeniero en Electricidad, Magister en enseanza de la Fsica.

14) Analice la figura adjunta y determine si esta corresponde a un contador Ascendente del 00 al 11 cuando:

a) b) c) d)

U=1 y D=1. U=0 D=1. U=0 D=0 U=1 D=0

15) Analice el circuito de la figura y determine las secuencia que se presentan en X2-X1-Xo con lo primeros 8 pulsos reloj .

18) Se ha diseado un circuito secuencial que detecta en su entrada X la secuencia 001 haciendo encender una salida Z. Entonces es verdad que: a) Fue necesario 3 F-F para disear el circuito. b) Al estado q0 llegan transiciones del ltimo estado nicamente. c) En el ltimo estado si se detecta un cero se retorna al estado q0. d) Del penltimo estado se trasciende al ltimo estado cuando X=0 X=1 e) Todas las alternativas son falsas.

19) Analice el grfico adjunto, Una alternativa muestra los valores lgicos de X2X1X0 para los primeros 5 pulsos reloj. Asuma que X2X1X0 adoptan inicialmente los valores lgicos 000 respectivamente.

a) b) c) d) e)

000; 100; 010; 011; 110; 111; 101; 001. 000; 100; 000; 100; 000; 100; 000; 100. 000; 100; 110; 000; 100; 110; 000; 100. 100; 110; 101; 110; 101; 110; 110; 000. 000; 100; 110; 111; 111; 111; 111; 111.

Val. Ini. Con Pulsos reloj

16) Al disear un circuito que realice las funciones de un F-F J-K utilizando un F-F S-C obtenemos la tabla de transicin que muestra la figura adjunta, en esta tabla una de las alternativas no es correcta, identifquela.

a) b) c) d) e)

000000000000000-

111-001-110-010-101. 001-111-010-101-011. 001-111-010-101-111 101-100-010-101-011 001-010-011-100-101.

20) Si en el grfico del ejercicio anterior las entradas JKs de los FFs estn conectados a 0V y no a 5V. Entonces la alternativa que muestra los valores lgicos de X2X1X0 para los primeros 5 pulsos reloj. Asuma que X2X1X0 adoptan inicialmente los valores lgicos 000 respectivamente. Val. Ini. Con Pulsos reloj

a) b) c) d) e)
17) Al disear un circuito que realice las funciones de un F-F T utilizando un F-F J-K obtenemos la tabla de transicin que muestra la figura adjunta, en esta tabla una de las alternativas no es correcta, identifquela.

000000000000000-

111-001-110-010-101. 001-111-010-101-011. 001-111-010-101-111 111-111-111-111-111 000-000-000-000-000.

Franklin Parra Ortega.

Ingeniero en Electricidad, Magister en enseanza de la Fsica.
21) Analice el grfico adjunto. Entonces la alternativa que muestra los valores lgicos de q3q2q1 y Z para los primeros 8 pulsos reloj es: Asuma que q3=0 q2=0 q1=0 adoptan inicialmente los valores lgicos 000 respectivamente y que la tabla de transicin para el F-F P-M es la mostrada .

a) b) c) d) e)

000-1; 000-1; 000-0; 000-0; 000-0;

111-0; 001-1; 110-0; 101-1. 011-0; 001-1; 100-0; 101-1. 001-0; 011-1; 111-0; 000-0. 001-0; 010-1; 111-0; 000-0. 010-0; 011-1; 111-0; 000-0.

22) Analice el grfico adjunto. Entonces la alternativa es verdadera identifquela.

a) b) c) d) e)

Muestra la direccin de la ROM en la visual S-7. Muestra el contenido de la direccin en binario en la visual S-7 Muestra la direccin en decimal en la visual S-7 Muestra el contenido de la direccin en sistema decimal en la visual S-7 Todas las alternativas anteriores son falsas.

23) De acuerdo al grfico adjunto, la serie de nmeros en

base 10 que se muestra en la visual en los primeros 8 ciclos reloj es: