DEPARTAMENTO DE LA ENERGA Y MECNICA CARRERA DE INGENIERA MECATRNICA SISTEMAS DIGITALES GABRIEL AGUIAR MICHEL OCHOA MIGUEL OVIEDO RONNIE

FUERTES 26 de noviembre de 2013

FLIP FLOP SR
Circuito lgico secuencial conocido como set-reset, cuya salida depende de las entradas set, reset y del pulso del reloj. Presenta dos salidas que son complementos entre s.

Ilustracin 1: Smbolo de un Flip-Flop SR

Deriva su nombre del hecho de poder quitar (reset) y poner (set) el estado alto en la salida Q. Puede estar constituido por compuertas AND o compuertas NOR.

Ilustracin 2: Composicin con compuertas NOR de un Flip.Flop SR.

Dependiendo de su composicin la tabla de verdad vara. Se analizara un Flip-Flop SR con compuertas NOR: Q 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 R 0 1 0 1 0 1 0 1 Q(t+1) 0 0 1 ind 1 0 1 ind

Tabla 1: Tabla de Verdad para un Flip-Flop SR con compuertas NOR

Por las tablas de verdad podemos deducir que: o Cuando Set y Reset tienen un valor de 0 la salida, Q(t+1), mantiene su estado anterior Q (memoriza el estado anterior).

o o o

Cuando se tiene un Set de 0 y un Reset de 1 se est reseteando la salida, por lo cual, el dato en la salida ser de 0. Cuando se tiene el estado Set 1 y Reset 0 se est ajustando un 1 en el set por lo cual se tiene un 1 en la salida. Para esta constitucin el estado prohibido es cuando se tiene Set 1 y Reset 1, no se puede determinar la salida lo cual es lgico, ya que nosotros no podemos trabajar seteando y reseteando un instrumento al mismo tiempo.

A travs de la tabla de verdad se puede determinar la siguiente funcin de transferencia: ( )

Cuando se implementa un conmutador con el propsito de alimentar un circuito, ya sea con un nivel bajo "0 V." o un nivel alto "5 V. Es muy difcil lograr que esta seal de entrada sea perfecta. Esto debido a que el conmutador es un elemento mecnico, que a la hora de cerrar produce rebotes. Estos rebotes seran similares a los de una pelota que se deja caer y al final se detiene. En un conmutador este fenmeno no es evidente pero si ocurre. Si implementamos un circuito con flip flop del tipo SR eliminamos el problema. La seal se aplica a la entrada A y la salida se obtiene en la salida Q. Si se aplica la seal a "B", la salida estar en Q.

Ilustracin 3: Circuito eliminador de rebote.

FLIP FLOP JK
Circuito lgico asincrnico; responde a las entradas tan pronto como ellas ocurren. Muestra cambios en la salida cada que se presentan cambios en Set y Reset.

Ilustracin 4: Smbolo de un Flip-Flop JK

Este flip-flop se lo conoce como universal debido a que con l se pueden construir los diferentes tipos. En el smbolo anterior hay tres entradas sncronas (J, K y CLK). Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas a las salidas. J es equivalente al set y K al reset.

Ilustracin5: Composicin Flip-Flop JK

Compuesto por compuertas AND en sus entradas y una misma estructura que el flip-flop RS nos permite eliminar el estado prohibido descrito anteriormente. Su tabla de verdad es: Q 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 R 0 1 0 1 0 1 0 1 Q(t+1) 0 0 1 1 1 0 1 0

Tabla 2: Tabla de Verdad Flip-Flop JK

Por las tablas de verdad podemos deducir que: o Cuando Set (J) y Reset (K) tienen un valor de 0 la salida, Q(t+1), mantiene su estado anterior Q (memoriza el estado anterior).

o o o

Cuando se tiene un Set de 0 y un Reset de 1 se est reseteando la salida, por lo cual, el dato en la salida ser de 0. Cuando se tiene el estado Set 1 y Reset 0 se est ajustando un 1 en el set por lo cual se tiene un 1 en la salida. Para esta constitucin el estado prohibido no se alcanza.

A travs de la tabla de verdad se puede determinar la siguiente funcin de transferencia: ( )

Como el flip-flop J-K hace la transicin solamente durante el borde de subida de la entrada del pulso de sicronism, se puede usar como un detector de secuencia, poniendo una entrada en el terminal J y otra entrada en el terminal de entrada de clock. Un divisor de frecuencia se puede construir con flip-flops J-K tomando la salida de una celda como la entrada de clock del siguiente. Las entradas J y K de cada flip-flop se conectan a 1 (alta), para producir una conmutacin con cada ciclo del clock de entrada. Por cada dos conmutaciones de la primera celda, se produce una conmutacin en la segunda celda, de modo que su salida est a la mitad de frecuencia que la primera.

FLIP FLOP D
Es una cierta modificacin introducida al flip-flop RS. Tiene solamente una entrada de datos (D), y una entrada de reloj (CLK). Las salidas Q y Q. Tambin se denomina " flip-flop de retardo". Se lo conoce as porque pasara un dato, D de data.

Ilustracin 6: Simbolo de un Flip-Flop D

Cualquiera que sea el dato en la entrada (D), ste aparece en la salida normal retardado un pulso de reloj. El dato se transfiere durante la transicin del nivel BAJO al ALTO del pulso del reloj.

Ilustracin 7: Composicin Flip-Flop D

Compuesto por compuertas NAND su tabla de verdad es: Q 0 0 1 1 D 0 1 0 1 Q(t+1) 0 1 0 1

Tabla 3: Tabla de Verdad de un Flip-Flop D

Por las tablas de verdad podemos deducir que: o El valor del Data es el que se va a obtener a la salida.

A travs de la tabla de verdad se puede determinar la siguiente funcin de transferencia: ( )

El contador Johnson o contador conmutado en cola es una variacin del contador en anillo que duplica el nmero de estados codificados, sin sacrificar su velocidad. Lo que si complica algo es la decodificacin del estado. En un contador Johnson el complemento de la salida del ltimo flip-flop se conecta a la entrada D del primer flip-flop (como es lgico se puede implementar con otro tipo de flip-flop). Esta realimentacin permite generar una secuencia de estados caractersticas. En general un contador Johnson generar un mdulo de 2n, siendo n el nmero de etapas del contador.

FLIP FLOP T
Es una cierta modificacin introducida al flip-flop JK. Tiene solamente una entrada de datos (T), y una entrada de reloj (CLK). Las salidas Q y Q. Tambin se denomina " flip-flop de conmutacin". Se lo conoce as porque pasara una conmutacin, T de toggle.

Ilustracin 8: Smbolo de un Flip-Flop T.

Cambia la salida dependiendo de la activacin o no de la compuerta T, conocida como conmutador o toggle. La cambia dependiendo del valor almacenado en su estado anterior.

Ilustracin 9: Composicin de un Flip-Flop T

Compuesto por compuertas AND en su entrada, su tabla de verdad es: Q 0 0 1 1 T 0 1 0 1 Q(t+1) 0 1 1 0

Tabla 4: Tabla de Verdad Flip-Flop T.

Por las tablas de verdad podemos deducir que: o o Cuando existe un 0 en T el estado anterior permanece. Cuando existe un 1 en T el estado anterior cambia, se genera su complemento.

A travs de la tabla de verdad se puede determinar la siguiente funcin de transferencia: ( )

El biestable T es til para contar. Una seal repetitiva en la entrada de reloj hace que el biestable cambie de estado por cada transicin alto-bajo si su entrada T est a nivel 1. La salida de un biestable puede conectarse a la entrada de reloj de la siguiente y as sucesivamente. La salida final del conjunto considerado como una cadena de salidas de todos los biestables es el conteo en cdigo binario del nmero de ciclos en la primera entrada de reloj hasta un mximo de 2n-1, donde n es el nmero de biestables usados.

BIBLIOGRAFIA
http://www.ladelec.com/teoria/electronica-digital/195-flip-flop-jk, consultado el 25 de Noviembre de 2013. http://www.ladelec.com/teoria/electronica-digital/195-flip-flop-t, consultado el 25 de Noviembre de 2013. http://www.ladelec.com/teoria/electronica-digital/195-flip-flop-rs, consultado el 25 de Noviembre de 2013. http://www.ladelec.com/teoria/electronica-digital/195-flip-flop-jd, consultado el 25 de Noviembre de 2013.

Videos: Observados el 25 de Noviembre de 2013. o o o o

http://www.youtube.com/watch?v=PnPIr_1vJPw http://www.youtube.com/watch?v=OB_5DxXYxOA http://www.youtube.com/watch?v=F03CpUQ6ljo http://www.youtube.com/watch?v=1cyec-tPoH4