Puerto VGA La junta Nexys2 utiliza 10 seales FPGA para Crear un puerto VGA de color de 8 bits y dos seales

de sincronizacin estndar (HS -sincronizacin Horizontal, y VS - Sincronizacin vertical). Las seales de color utilizan Circuitos de resistencias divisoras-que trabajan en conjunto con la resistencia de terminacin de 75 ohmios de la Pantalla VGA para crear ocho niveles de seal en las seales VGA color rojo y verde, y cuatro en azul (el ojo humano es menos sensible a los niveles de color azul). Este circuito, que se muestra en la figura 13, produce seales de video de color que proceden en incrementos iguales entre 0 V (completamente apagado) y 0,7 V (completamente activado). Usando este circuito, 256 colores diferentes puede ser mostrados, uno para cada patrn nico de 8 bits. El circuito controlador de vdeo se debe crear en la FPGA para impulsar las seales de sincronizacin y el color con la sincronizacin correcta con el fin de producir un buen trabajo en el sistema de visualizacin. Temporalizacin del sistema VGA La Cadencia de las seales VGA son especificados, publicados, Y vendidos los derechos de autor por la organizacin VESA (www.vesa.org). El siguiente sistema de informacin de VGA se proporciona como un ejemplo de cmo un monitor VGA puede ser conducido en 640 por el modo 480. Para obtener informacin ms precisa, o para obtener informacin sobre otras frecuencias VGA, consulte la documentacin disponible en el sitio web de VESA. Las Pantallas VGA CRT utilizan haces de electrones en movimiento de amplitud modulada (o rayos catdicos) para mostrar la informacin en una pantalla recubierta de fsforo. Las Pantallas LCD utilizan una serie de interruptores que pueden imponer una tensin a travs de una pequea cantidad de cristal lquido, cambiando as la luz a travs del cristal sobre una base de pixeles. Aunque la siguiente Se limita a las pantallas CRT, las pantallas LCD han evolucionado para utilizar la misma cadencia de seales como las pantallas CRT (por lo que la Discusin acerca de las "seales" a continuacin se refiere a los dos CRT y LCD).los Monitores CRT de color utilizan Tres haces de electrones (uno para el rojo, uno para azul, y uno para el verde) para energizar el Fsforo que recubre el lado interior de un tubo de rayos catdicos (vase ilustracin). Haces de electrones se emanan de "Caones de electrones", que son finamente puntas de Ctodos calentados colocados en estrecha proximidad a una placa anular cargados positivamente, llamados comnmente "red". La fuerza electrosttica impuesta por la rejilla tira rayos de energa de los ctodos y los rayos son alimentados por la corriente que fluye hacia los ctodos. Estas partculas se aceleran inicialmente hacia la rejilla, pero pronto caen bajo la influencia de la grande fuerza electrosttica que resulta de la superficie de la pantalla entera recubierta de fsforo del CRT el cual esta cargado a 20 kV (o ms). Los rayos estn enfocados a un haz fino a medida que pasan a travs del centro de las rejillas, y luego aceleran e impactan en la superficie de la pantalla recubierta de fsforo. La superficie de fosforo brilla intensamente en el punto de impacto, y continan brillando por varios cientos de microsegundos despus que se retira el haz. Cuanto mayor sea la corriente alimentada en el ctodo, ms brillante ser el resplandor. Entre la rejilla y la superficie de la pantalla, el haz pasa a travs del cuello del CRT donde dos bobinas de alambre producen campos electromagnticos ortogonales. Debido a que los rayos catdicos se componen de partculas cargadas (electrones), que pueden ser desviadas por estos campos magnticos. Las onda de corriente son pasados a travs de las bobinas para producir

campos magnticos que interactan con los rayos catdicos y causar un patrn "trama" transversal a la superficie de la pantalla , horizontalmente de izquierda a derecha y verticalmente de arriba a abajo. Como el rayo catdico se mueve sobre la superficie de la pantalla, la corriente enviada a los caones de electrones pueden ser aumentados o disminuidos para cambiar el brillo de la pantalla. La informacin slo se muestra cuando el haz se mueve en la direccin "hacia adelante" (de izquierda a derecha y de arriba hacia abajo), y no durante el tiempo que el haz se restablece de nuevo al borde izquierdo o superior de la pantalla. por lo tanto, el tiempo de visualizacin del potencial se pierde en perodos "ciegos" cuando el haz se pone a cero y es estabilizado para comenzar un nuevo pase de visualizacin horizontal o vertical. la frecuencia a la el cual el haz puede ser rastreado a travs de la pantalla, y la frecuencia a la que el haz de electrones puede ser modulada determina la resolucin de la pantalla. Las Pantallas VGA modernas pueden adaptarse a diferentes resoluciones, y un circuito controlador de VGA dicta la resolucin mediante la produccin de seales temporizadas para controlar los patrones de trama. El controlador debe producir pulsos de sincronizacin de 3,3 V (o 5 V) para establecer la frecuencia con la que se fluye a travs de las bobinas de deflexin, y se debe asegurar que los datos de vdeo es aplicado a los caones de electrones en la hora correcta. el vdeo Raster muestra un nmero de "lneas" que corresponde con el nmero de pases horizontales que el ctodo hace sobre el rea de visualizacin, y un nmero de "Columnas" que corresponde a un rea en cada fila que se asigna un "Elemento de imagen" o pxel. las pantallas tpicas utilizan 240-1200 filas y 320 a 1600 columnas. el tamao total de una pantalla y el nmero de filas y columnas determina el tamao de cada pxel. Los datos de vdeo normalmente proviene de una actualizacin de la memoria de vdeo, con uno o ms bytes asignados a cada posicin de pxel (el Nexys2 utiliza tres bits por pxel). El controlador debe indicar en la memoria de vdeo como los haces se mueven por la pantalla, y recuperar y aplicar los datos de vdeo de la pantalla precisamente en el momento en el que el haz de electrones se mueve a travs de un pxel dado. Un circuito controlador VGA debe generar el HS y VS horarios de seales y coordenadas de la entrega de datos de vdeo basado en el pxel reloj. El reloj de pxel define el tiempo Disponible para mostrar un pxel de informacin. La seal VS define el "refresh" frecuencia de la pantalla, o la frecuencia a la que toda la informacin en la pantalla se vuelve a dibujar. La frecuencia mnima de actualizacin es una funcin del fsforo y de la pantalla la intensidad del haz de electrones, con las frecuencias de actualizacin que caen en el 50 Hz a Rango de 120Hz. El nmero de lneas que aparece con una frecuencia actualizada dada define la frecuencia horizontal "retroceso". Para 640 pxeles por pantalla 480-seguidos con un 25 MHz de reloj de pxeles 60 + /-1Hz de actualizacin, la cadencia de las seales que aparecen en la tabla de la derecha pueden ser derivados. Los Tiempos para el ancho de pulso de sincronizacin y los intervalos de porche delantero y trasero (intervalos de porche son los tiempos pre-y postsincronizacin de pulso durante el cual no se puede mostrar la informacin) se basan en observaciones tomadas de pantallas VGA reales. Un circuito controlador VGA decodifica la salida de un contador horizontal de sincronizacin impulsado por el reloj de pxeles para generar cadencia de las seales del SA. Este contador se puede utilizar para localizar cualquier ubicacin de un pxel en una fila dada. Del mismo modo, la salida de un contador de sincronizacin vertical que se incrementa con cada pulso SA se puede

utilizar para generar temporizaciones de seales VS, y este contador se puede utilizar para localizar cualquier fila dada. Estos dos contadores se ejecutan continuamente se pueden utilizar para formar una direccin en la RAM de vdeo. No hay relacin de tiempo entre el inicio del pulso SA y el inicio de la pulso VS, por lo que el diseador puede que ponga los objetos para formar fcilmente las direcciones de RAM de vdeo, o para minimizar la lgica de decodificacin para la sincronizacin de la generacin de impulsos. Puerto de serial la Nexys2 contiene un puerto serial de dos cables basados en un convertidor de voltaje micro electrnico ST3232 ST . El ST3232 convierte los niveles de las seales utilizadas por comunicaciones RS-232 (-12 a -3 para una '1 'lgico y 12V a 3V para un '0' lgico) a las seales de 3,3 V utilizados por el FPGA. Dado que slo dos seales estn conectados (RXD y TXD), un controlador de puerto basado en FPGA slo puede utilizar el software de protocolos de establecimiento de comunicacin (XON / XOFF). El puerto serie Nexys2 es til para muchas aplicaciones, y en particular, para la depuracin y el trabajo con el procesador MicroBlaze de Xilinx. Los dos dispositivos conectados a cualquiera de los extremos de un cable de serie que se conoce como el equipo terminal de datos (DTE) y el equipo de comunicaciones de datos (DCE). El DCE fue concebido originalmente para ser un modem, pero ahora muchos dispositivos se conectan a una computadora como un DCE. Un dispositivo de "fuente" DTE utiliza un Conector DB-9 y un DCE Dispositivo "perifrico" utiliza un Conector DB-9. Dos dispositivos DTE pueden ser conectado a travs de una serie cable slo si las lneas dos y tres (RXD y TXD) se cruzan, produciendo lo que se conoce como un nulo cable modem. los DTE y DCE dispositivos se puede conectar con un cable de conexin directa. La Nexys2 est configurada como un dispositivo DCE, con el supuesto de que se usa ms tpicamente por ser conectado a un dispositivo DTE como un ordenador.