EL MICROCONTROLADOR MSP430

Los microcontroladores MSP430 emplean una arquitectura de Von-Neumann, lo que significa que memoria y perifricos comparten mapa de memoria. Estos microcontroladores de 16 bits constituyen una familia de muy bajo consumo con una a an!ada arquitectura y un juego de perifricos muy completo. En este documento se introducen los conceptos b"sicos que tienen alg#n inters en nuestra aplicaci$n.

INTERRUPCIONES
Los microcontroladores de la familia MSP430, y en concreto, gestionan % tipos de interrupciones&

'nterrupci$n (eset. 'nterrupciones no enmascarables. 'nterrupciones que pueden ser no enmascarables. 'nterrupciones enmascarables.

RESET E INICIALIZACIN )ueden producirse dos tipos de se*ales internas de reset, denominadas ).+.(. ,)o-er-+n (eset. y )./.0. ,)o-er-/p 0lear..

1. 2.

/na se*al ).+.(. se origina& 1l encender el dispositi o. 3i se ocasiona una se*al 456 en la patilla (378N9', y est" configurado en modo reset. /na se*al )./.0. se origina& 1. 2. =. %. 3iempre que se genera una se*al ).+.(. 3i e:pira el tempori!ador ;atc<dog, estando seleccionado el modo ;atc<dog. 1l producirse una iolaci$n del c$digo de seguridad del tempori!ador ;atc<dog. 0uando se da una iolaci$n del c$digo de seguridad de la memoria flas<.

7ras el reset las condiciones iniciales del sistema son&

Las patillas de entrada-salida conmutan al modo entrada. Los flags de entrada y salida se borran. 3e iniciali!an el resto de perifricos y registros a su modo por defecto , er el manual de usuario del 93).. 3e resetea el registro de estado 3( ,3tatus (egister..

3e carga la direcci$n contenida en el ector de interrupci$n reset en el registro contador de programa )0 ,)rogram 0ounter..

ESTRUCTURA

LO!AL DE INTERRUPCIONES

Las interrupciones de tipo no enmascarable, no son enmascarables de ninguna forma, no contienen bit indi idual de in<abilitaci$n y el bit general de <abilitaci$n de interrupciones >'E ,>eneral 'nterrupt Enable. no tiene efecto sobre ellas. Las interrupciones denominadas en este te:to como aquellas que pueden ser no enmascarables, no son enmascarables mediante el bit general >'E. 3in embargo, pueden ser <abilitadas o des<abilitadas indi idualmente mediante bits de <abilitaci$n implementados particularmente para cada una de ellas. 0ada e! que se <abilita una interrupci$n de este tipo se resetea su bit indi idual, de modo que no interrumpa la ejecuci$n de su rutina de ser icio, aunque el retorno de interrupci$n no tiene efecto sobre este bit. ?ebe <abilitarse por soft-are dentro de la propia rutina de ser icio, antes de su retorno. )ueden generarse en la patilla (378N9' si estamos trabajando en modo N9', por un fallo del oscilador, o bien por una iolaci$n del acceso a memoria. 0on el bit @ del registro de control del ;atc<dog seleccionamos si trabajamos en modo (eset o en modo N9'& 456& (eset, 416& N9'. Las interrupciones enmascarables son interrupciones de prop$sito general, se enmascaran y <abilitan mediante el bit general de <abilitaci$n de interrupciones, pueden ser ocasionadas bien por un desbordamiento del tempori!ador ;atc<dog o bien por otros m$dulos con capacidad de generar interrupci$n.

PROCESAMIENTO

LO!AL DE INTERRUPCIONES

La estructura de interrupciones del MSP430 permite que tanto las condiciones de operaci$n del microcontrolador generen una interrupci$n del programa, o que sta sea debida a m$dulos perifricos o e entos e:ternos. Astas #ltimas pueden ser des<abilitadas con el >'E, bit locali!ado en el registro de estado 3(. 1l solicitarse una interrupci$n y si su correspondiente bit, junto al >'E, lo permiten, la rutina de ser icio de interrupci$n se acti a con los siguientes pasos& 1. 2. =. 0)/ acti a, se termina la ejecuci$n de la instrucci$n en curso. 0)/ detenida, fin de los modos de bajo consumo ,si se estu iese en alguno.. El alor del contador de programa se almacena en la pila.

%. @. 6. B.

El registro de estado se almacena en la pila. ?e las solicitadas, se selecciona la interrupci$n con mayor prioridad. 3u correspondiente flag de interrupci$n se resetea. 3e ponen a 456 los bits >'E, 0)/+ff, +sc+ff, 30>1 y los bits del registro de estado los de estado V,

N, C. D. El contenido del correspondiente ector de interrupci$n se carga en el contador de programa.

PUERTOS
7rabajando con el MSP430 no se tiene posibilidad de disponer de los buses de datos y direcciones en el e:terior. )ara su comunicaci$n con el resto de componentes y perifricos que formen parte del circuito en que se aloje el MSP430, ste dispone de 6 puertos de entrada y salida de D bits cada uno, que se pueden <abilitar o no indi idualmente. Este microcontrolador MSP430"#4$ dispone de 6 puertos de entrada y salida )1..)6, de D bits cada unoE de ellos, los puertos uno y dos tienen capacidad de producir interrupciones. 7odos los registros tienen sus bits programables indi idualmente como entrada o salida y como pin de puerto o como perifrico. )ara lo cual, cada puerto dispone de cuatro registros de control para su configuraci$nE sal o los puertos uno y dos, que disponen de seis permitiendo asF trabajar con interrupciones. 0omo ejemplo se muestran los registros del puerto uno, siendo este caso directamente e:trapolable al resto de puertos.

1. 2. =. %. @. 6.

(egistros de control de )1& P#IN& (egistro de solo lectura, su alor es el de la entrada del puerto. P#OUT& ?e lectura y escritura, su alor es el de la salida del puerto. P#I" & Glags de interrupci$n de las correspondientes patillas, indica qu patillas est"n solicitando interrupci$n. Es de lectura y escritura. Este registro es propio de los puertos uno y dos. P#IES& 3ir e para seleccionar indi idualmente si las interrupciones se solicitar"n con flancos de subida o de bajada. Es propio s$lo de los puertos uno y dos, siendo de lectura y escritura. P#IE& Habilita interrupci$n, propio de los puertos con capacidad de interrupci$n. ?e lectura y escritura. P#SEL& 3ir e para seleccionar si la patilla correspondiente perifrico. a a estar conectada al puerto o al