Amplificadores de Potencia Clase B

Amplificadores de Potencia
Clase B
Anlisis y Criterios de Diseo de Amplificadores
Acoplados a Transformador y de
Simetra Complementaria

U.T.N

ING. NESTOR H. MATA

Ctedra de Electrnica Aplicada II

Departamento Electrnica
Facultad Regional Baha Blanca
Universidad Tecnolgica Nacional

2003

Amplificadores de Potencia Clase B

Electrnica Aplicada II
Departamento Electrnica Facultad Regional Baha Blanca U.T.N. 1

Amplificadores Clase B

Introduccin

Como se ha visto, los amplificadores clase A son aquellos que, cuando se
encuentran en reposo, es decir, sin seal, drenan una corriente equivalente a la
mitad de la mxima y a una tensin aproximada del 50 % de la tensin
alimentacin. Por esto nos daba un rendimiento terico mximo del 25% para el
caso de acoplamiento directo de la carga, y del 50 % para el de acoplamiento de
carga con transformador, que desde el punto de vista econmico, cuando se
manejan grandes potencias, es totalmente inadecuado.

Funcionamiento cualitativo de los amplificadores clase B

En los amplificadores de Potencia, se puede conseguir un aumento
considerable del rendimiento, si se logra que los elementos activos trabajen en un
semiciclo de la onda cada uno, es decir, conduzcan 180. Esta forma de trabajo se
denomina clase B o tambin Push-Pull, en la cual los elementos activos trabajan en
contrafase como puede apreciarse en la figura 3-1 (a).

0
0
0
2
2
2
Distorsin
por cruce
Elemento
activo 1
Elemento
activo 2
Combinacin
sobre la carga
(a)
(b)
I
1
I
2
I
0

Figura 3-1: Corriente de los elementos activos en clase B y distorsin por cruce

En los circuitos prcticos, no se usa el verdadero funcionamiento en clase B,
en el que cada uno de los elementos conduce una corriente de salida durante un
semiciclo exactamente, debido a la excesiva distorsin que puede producirse, y a
que los transistores, a lo mismo que sucede con las vlvulas, no son muy lineales
cerca del corte de corriente debido al umbral de tensin que poseen. Si se aplica
una seal muy reducida, todo el funcionamiento del amplificador estar dentro de
esta regin, por lo tanto, se obtendr un porcentaje de distorsin muy elevado. El
mtodo para evitar una gran parte de la distorsin, es hacer funcionar los
elementos activos de modo que las corrientes i
1
e i
2
no sean nulas dentro de un poco
mas de los 180, o sea un poco ms de un semiciclo. De esta forma evitaremos la
denominada distorsin de cruce, como se observa en la figura 3-1(b), y el
funcionamiento del amplificador se denominar de clase AB. En la figura 3-2
podemos observar un amplificador clase AB con elementos activos acoplados por
transformador, tanto a la entrada como a la salida. Las resistencias R
1
y R
2



proveen la polarizacin de los elementos activos para su trabajo en clases AB. El
transformador de entrada provee la seal de excitacin con inversin de fase

Figura 3-2: Amplificador Genrico Clase B Acoplado a Transformador

En la figura 3-3 podemos observar un amplificador clase AB de transistores
acoplados por transformador, tanto a la entrada como a la salida. Las resistencias
R
1
y R
2
proveen la polarizacin de los transistores para su trabajo en clases AB. El
transformador T
2
de entrada provee la seal de excitacin con inversin de fase
para que cada transistor conduzca en un semiciclo.

Figura 3-3: Amplificador Clase B acoplado a Transformador Transistorizado

El transformador T
1
de salida combinar los dos semiciclo y proveer de
adaptacin de impedancia de salida. Las caractersticas dinmicas del circuito de
la fig. 3-3 son las indicadas en la fig. 3-4.
La polarizacin de los transistores en reposo V
BEQ
debe establecerse de
manera que la curva compuesta de entrada sea lo ms lineal posible. En la figura
3-4 podemos apreciar en lnea de trazos la continuidad de la curva compuesta para
R
L
Vcc
R
2
R
1
A1
A2
T
E
T
S
I
1
I
2
I
L
I
E
R
L
Q1
Q2
R
E
R
E
Vcc
R
1
R
2
V
BB
C
p
Z
C Excitador
I
CP Excitador
Z
b
Z
b
I
CP
I
bp
I
0
T
1
T
2


las tensiones de entrada vs. corrientes de colector o de salida del dispositivo
(curvas sobre la izquierda). La recta de carga en continua ser 1/R
E
, y como en
reposo no tendremos prcticamente circulacin de corriente, el punto de reposo se
encontrar a V
CC,
ya que cada transistor se encontrar prcticamente al corte
.
La
recta dinmica ser 1/(R
E
+R
L
) donde R
L
es la carga reflejada por el
transformador. Sobre esta curva podemos observar que la excursin de tensin
total para AC, que tericamente ser de 2 V
CC
; esto es debido a que el devanado
primario del transistor que est cortado, se genera una tensin equivalente a la que
se aplica a la otra seccin del devanado, la cual generara el flujo del
transformador, con lo cual deberemos tener en cuenta que la tensin de ruptura de
los transistores deber superar esta tensin, que es la suma de V
CC
de punto medio
de transformador ms la fem generada en el devanado del dispositivo que no
conduce. El transformador de salida combinar estos dos semiciclos de corriente
en los devanados primarios para dar la seal compuesta en el devanado
secundario.

Figura 3-4: Curvas de funcionamiento dinmico de un amplificador clase B

I
C1

Q
1

Q
2

I
C2
V
be1
V
be2

V
be

pico

V
BE
Q

I
c1
I
c2
2Vcc
Q
1

2Vcc
Q
2
E
R
1
'
L E
R R
1
+
I
c1mx
I
c2mx
I
c2pico
V
CE1mx
V
CEQ1
V
CEQ2
V
CE2mx
Regin de
saturacin Q
1
Regin de
saturacin Q
2
V
cepico
Linealizacin
de
transconductancia
combinada
clase AB



La caracterstica compuesta de salida para los transistores funcionando en
contrafase, en un punto de funcionamiento especfico la podemos observar en la
figura 3-5.
Para poder analizar el dispositivo compuesto, primero debemos establecer
qu corrientes circulan en el circuito de la figura 3-3. si la seal de entrada al
transistor T
1
es i
b1
=I
b1
cost, la corriente de salida i
c1
tendr la forma de ecuacin
en serie de Fourier

i
c1
= i
c1
(t) = I
c1A
+ 2 (I
c11
cost + I
c12
cos2t + . . . + I
c1n
cosnt + . . .) (3.1)

Figura 3-5: Curvas compuestas como un amplificador nico
I
C1
Curva de fun-
cionamiento
del elemento
activo 2
Curva de fun-
cionamiento
del elemento
activo 1
Pendiente de la
recta de carga
dinmica
n
1
/n
2
R
L
Curvas del
elemento
compuesto
Curvas del
elemento
activo 1
Curvas del
elemento
activo 2
I
C2
Zona de
superposicin
por polarizacin
clase AB
2V
CC
Vcc
R
L
Vcc
n
1
/ n
2
I
L
I
0T
I
i
(a)
(b)


Dado que consideramos transistores idnticos, que el circuito es
perfectamente simtrico, y como las seales de entrada se encuentran desfasadas
180, i
b2
=I
b1
cos(t+), por lo tanto, tendremos

i
c2
= i
c1
(t + ) = I
c1A
+ 2 [I
c11
cos(t + ) + I
c12
cos2(t + ) + . . . +

+ I
c1n
cosn(t + ) . . .] (3.2)

A travs del flujo del ncleo del transformador tendremos la combinacin
de ambas corrientes que nos dar una corriente de carga proporcional a

c2 1 c oT
i - i = i (3.3)

sustituyendo en esta ltima i
C1
e i
C2
por las expresiones dadas en 3.1 y 3.2, y
teniendo en cuenta a que cos(t + n) = (-1)
n
cost

( )
0T C11 C13 15C
i 2 2 I cos t I cos 3 t I cos 5 t ... = + + + (3.4)

Como podemos apreciar en sta expresin todos los trminos pares se han
cancelado, siendo esta una ventaja inherente del circuito en contratase, el cual no
genera armnicas de orden par. Otra ventaja que podemos apreciar en la ecuacin
3.4 es que no existe una componente de continua neta que produzca un flujo
permanente o una saturacin del ncleo del transformador.
Si la relacin de espiras del transformador es 2n
1
/n
2
, es decir, cada uno de los
devanados del primario tiene n espiras, ste presentar una resistencia total
efectiva, que se ver en el primario del transformador entre colector y colector,
que ser
2
1
CC L
2
n
R 4 R
n
| |
=
|
\ .
(3.5)

por lo tanto, cada colector individualmente ver una resistencia de carga en
alterna con respecto a tierra de

2
2
1 CC
C
n
n
2
2
R
R
|
|
.
|
\
|
= = R
L
(3.6)

esto sucede porque cuando trabajan ambos dispositivos, cada uno de ellos produce
a travs del transformador una reaccin mutua debido a que la corriente de uno
de los elementos activo crea un flujo que afectar al otro elemento. Si por alguna
razn, el circuito se abriese en uno de los elementos el otro ver solamente las
caractersticas de acoplamiento de un transformador simple, es decir, una relacin
de transformacin dada por el cuadrado de la relacin de espiras.
Los dos transistores sern sustituidos por un dispositivo compuesto como el
indicado en la figura 3-5b, que producir la misma corriente de carga I
L
que el
circuito de contrafase. De la ecuacin 3.3 y la figura 3-3 tendremos


( )
oT
2
1
c2 1 c
2
1
L
i
n
n
= i - i
n
n
= i (3.7)

por lo tanto, el dispositivo compuesto representado en la figura 3-5b operar con
un transformador, cuya razn de espiras n
1
/n
2
, tendr una corriente de salida igual
a i
ot
.
En las curvas compuestas, el cruce de la recta de carga corta al eje para
I
C
=0 en V
CC
. Si existieran resistencias estabilizadoras en el emisor, el valor de V
CC

debe reducirse en la cada de tensin de estas resistencias siendo esta cada de
tensin funcin de I
CQ
. Para construir las curvas compuestas, partimos de las
caractersticas estticas de salida de un dispositivo individual y de la localizacin
de dos de las coordenadas del punto de funcionamiento. Para sto, primero se
alinean las abscisas de las dos caractersticas, de modo que el cero de una
corresponda a 2 V
CC
de la otra, tal como se ve en la figura 3-5a. Las curvas
compuestas se obtienen restando punto a punto las curvas de funcionamiento de
cada dispositivo, para cada valor paramtrico. Repitiendo este procedimiento
tendremos las curvas compuestas. Las caractersticas compuestas de la figura 3-5a
muestran una recta de carga dinmica que esta dada por

L
2
2
1
ac
R
n
n
R
|
|
.
|
\
|
= (3.8)

pues i
l
= (n
1
/n
2
) i
oT
. Por lo tanto, la pendiente de la recta de carga es

L
2
2
1
R
n
n
1
-
|
|
.
|
\
|
(3.9)

Si no hay seal presente, i
oT
= 0, por lo tanto, el punto de interseccin de la
recta de carga con el eje de abscisas es V
CC
. La interseccin de la recta de carga
con la curva caracterstica compuesta apropiada nos da el valor instantnea de i
oT
,
lo mismo que si se tratase de un grupo de caractersticas de salidas ordinarias. Por
lo tanto, pueden hacerse los clculos de distorsin y potencia de salida con el
mtodo normal. El lugar de funcionamiento de los transistores, en forma
individual, se halla invirtiendo el procedimiento de construccin, es decir, un
punto en el que R
ac
corta a las caractersticas del transistor que se utilizaron para
construir la curva compuesta. Estos puntos sern los puntos instantneos de
funcionamiento de los transistores T
1
y T
2
. Estas curvas no sern una lnea recta,
ya que la carga de cada dispositivo, individualmente, no ver una resistencia
simple a la accin del transformador.

Diseo de Amplificador Clase B Acoplado por Transformadores

Partiendo del amplificador esquematizado en la figura 3-3, cuyas curvas de
funcionamiento se observan en la figura 3-4, iniciaremos el procedimiento de


diseo haciendo primero un anlisis de los distintos puntos a tener en cuenta, para
luego con un ejemplo desarrollar el procedimiento.
Desde el punto de vista de la potencia de disipacin, un amplificador
desarrollar su mnima potencia en situacin de reposo, es decir, con seal cero.
Para el caso de cargas resistivas, la disipacin mxima del dispositivo ocurrir
normalmente al 40 % de la potencia mxima de salida. Para calcular la potencia
de salida P
o
en valor eficaz partimos de las ecuaciones de tensin y corriente
instantneas.

( ) -A sen t
C CC
v V 1 = (3.10)

CC
C
L
V
i A sen t
R
= (3.11)

Integrando el producto de las ecuaciones 3.10 y 3.11 tendremos la potencia
disipada en cada transistor

( ) ) t ( t sen A
R
V
t sen A 1 V
2
1
P
d
L
CC
0
CC D

= (3.12)
resolviendo la integral
P
D |
.
|
\
|
=
4
A
- 1
R
A V
L
2
CC
(3.13)

para encontrar el punto de mxima disipacin del transistor procedemos a derivar
la ecuacin 3.13 e igualndola a cero

0 =
2R
AV
-
R
V
=
dA
dP
L
2
cc
L
2
cc D
(3.14)

de esta ltima despejamos el valor de la amplitud A, donde encontramos que la
mxima disipacin ocurrir a

2
A 0, 636 = =
(3.15)

Reemplazando esta ltima, en la ecuacin 3.13, encontramos que la potencia
disipada en el transistor
2
CC
D 2
L
V
P
R
= (3.16)

Por otro lado la potencia de salida mxima ideal ser, para una excursin
de pico igual a V
CC

( )
L
2
cc
rms o
R 2
V
= P (3.17)



si de esta ltima despejamos V
CC
y lo reemplazamos, en la ecuacin 3.16, para
obtener una expresin de la potencia disipada por el transistor en funcin de P
0

o(rms)
D o(rms) 2
2P
P 0, 203P = =
(3.18)

Como los transistores disiparn una pequea potencia debido a la corriente
de reposo, por estar funcionando en clase AB, se realiza una aproximacin para
circuitos acoplados con RC que para valores tpicos estar dada aproximadamente
por

) rms ( o D
P 25 , 0 = P (3.19)

Para el caso de circuitos acoplados a transformador se debe tener en cuenta
tambin las prdidas en el transformador, por lo que la ecuacin a tener en cuenta
ser
2
CC
o(rms
L
V
P )
2R '
= (3.20)

donde es la eficiencia del transformador. Si nuevamente despejamos a V
CC
y la
reemplazamos en la ecuacin 3.16, podemos tener una expresin de la disipacin
en los transistores en funcin de P
0

o(rms) o(rms)
D 2
2P P
P 0, 203 = = (3.21)

Teniendo en cuenta la corriente de reposo que producir una pequea
disipacin y tomando una eficiencia de 0,8, que es la esperable de un buen
transformador

) rms ( o ) rms ( o D
P 3125 , 0 P
8 , 0
250 , 0
P = = (3.22)

Esta disipacin del dispositivo ser la que deberemos usar para las
condiciones de temperatura de operacin. Con esto podemos determinar la
temperatura mxima que podr alcanzar el dispositivo por medio de

(nom) D 1 2
1
1
P -P T
T
+
=
(3.23)

La potencia nominal del transistor y la temperatura T
2
se extraen de la hoja
de datos del fabricante. En la ecuacin 3.23 cada trmino est definido como

T
1
= Temperatura mxima a la que puede trabajar el dispositivo para la P
D

requerida - C
T
2
= Temperatura dada como parmetro para la Pnom mxima- C

1
= Curva de correccin del transistor (pendiente)- mW/C


P
(nom)
= Potencia nominal mxima dada por el fabricante en la hoja de datos.

T
j
25C
P
D max
Nominal
1
P
D
T
1

Si el transistor esta montado sobre un disipador, se deber recurrir a las
tablas del fabricante del disipador, para que con la temperatura ambiente mxima
y la potencia mxima a disipar (P
D
) se determine si se puede mantener en el
transistor una temperatura de juntura T
1
. En la ltima parte del captulo presente
se estudiarn las caractersticas de disipacin de los transistores de potencia as
tambin como sus limitaciones.
La tensin de colector mxima que deben soportar los transistores en el
caso de salida acoplada a transformador es el doble que para acoplamiento RC.
Para obtener un mejor rendimiento se debe elegir una resistencia de carga en AC
que d el mximo de excursin. Si analizamos el ciclo de operacin, veremos que,
durante medio ciclo, la juntura base-emisor estar polarizada directamente a
travs de una resistencia efectiva de base-emisor. Durante el otro semiciclo, la base
estar inversamente polarizada, con lo que el transistor estar cortado y la tensin
de colector a emisor alcanzar su mximo, siendo sto dado por

V
(BR)CER
> V
CC
(3.24)

V
(BR)CEV
> 2V
CC
(3.25)

donde V
(BR)CER
es el voltaje inverso de ruptura colector a emisor, con base
conectada a emisor con circuito resistivo, y V
(BR)CEV
es el voltaje inverso de colector
a emisor de ruptura cuando la base se encuentra inversamente polarizada con
respecto al emisor. Por lo general, como norma de diseo, se elige un valor de V
CC

inferior al 90% del valor de V
(BR)CEV
, donde el subndice CEV representa la
tensin de ruptura de colector a emisor para la base polarizada a una tensin
inversa.
Como los parmetros del transistor varan con la temperatura, en especial
la tensin de la juntura base-emisor, se debe evaluar la estabilidad del circuito.
Para sto, se debe tomar la variacin de la tensin base a emisor con la
temperatura.

BE V 1 2
V (T -T ) = (3.26)

donde
V
= -2,0mV/C para el silicio, y para el germanio -1,3mV/C como
valores tpicos


T
2
= temperatura mnima de operacin
T
1
= temperatura mxima de operacin

En realidad es conveniente utilizar las curva de variacin de el parmetro
V
en funcin a la corriente de colector, para determinar el valor correcto a la I
C

pico a utilizar, recurriendo a la grfica correspondiente como la de la figura.

Coeficiente de variacin de la tensin V
BE
en funcin de la temperatura
vrs. corriente de colector I
C.

Para mantener la corriente de polarizacin dentro de lmites pre
establecidos se requiere colocar una resistencia de estabilizacin en el emisor, la
cual producir una cada de tensin que debemos tener en cuenta al momento de
determinar la excursin de seal en el secundario del transformador de salida. A
los efectos de calcular la impedancia de carga reflejada R
L
en funcin de la
tensin V
CC
determinada, establecemos primero lo siguiente

CEp
V
CE(sat) BE cc
V - V 25 - V (3.27)

El trmino 25 V
BE
es para tener en cuenta el cambio mximo en la corriente
de reposo de colector dentro del rango de variacin de temperatura de operacin.
Esta aproximacin del voltaje de carga parte de la suposicin de que I
CQ
puede
variar hasta cinco veces como mximo el valor nominal, y que la I
CQ
nominal no
exceder del 1% de la corriente pico de carga de colector. Este valor de la
corriente de reposo para los circuitos clase B, es un valor de compromiso entre un
mnimo de disipacin de potencia y la mnima distorsin de cruce. Como el valor
de la corriente de reposo es tan pequeo, el valor de I
CQ
puede variar
considerablemente sin afectar apreciablemente el funcionamiento de la etapa. Por
lo tanto esta suposicin determina un valor mximo para la cada de voltaje a


travs de la resistencia R
E
de emisor, en funcin del desplazamiento de la tensin
base-emisor en un V
BE
, dentro del rango de temperatura de operacin. Por lo
tanto podemos estimar el valor de R
L

) rms ( o
2
) sat ( CE BE CC
'
L
P 2
] V V 25 V [
R

= (3.28)

La tensin V
CE(Sat)
es un valor a obtener de la hoja de datos del fabricante
para la corriente de pico a utilizar, ya que esta puede ser un valor importante en el
momento de seleccionar el transistor adecuado. A modo de ejemplo en la grfica
para el transistor BD787 podemos observar la variacin de esta tensin en funcin
de la corriente de colector

Variacin de la tensin V
CE(Sat)
en funcin de la corriente de colector

A partir de ahora, ya podemos calcular la corriente de pico de colector
necesaria para desarrollar la potencia especificada de salida y la tensin
equivalente de pico que debe desarrollar el colector.

( )
CE(sat)
- -V
o(rms)
cp
CC BE
2P
I
V 25 V
=
(3.29)
-
V
CE pico
= I
C pico
R
L

La corriente de reposo se calcula normalmente en funcin de la corriente de
pico de colector. Tomando en consideracin la prdida de potencia, que por lo
general pesa mas que la reduccin de una ligera distorsin, se toma como valor de
compromiso desde el punto de vista prctico, a I
CQ
como no mayor del 1% de la
corriente pico del colector.


I
CQ(mx)
= 0,01 I
CP
(3.30)

En realidad uno tendra que obtener la corriente de reposo a partir de las
curvas de transconductancia de la figura 3-4, tomando la corriente de colector en
la cual se produce la coincidencia de linealizacin de stas.
La mxima corriente de colector ser la suma de la corriente pico mas la de
reposo, y esta suma tendr que ser inferior a la mxima corriente de CC admisible
por el transistor
I
CQ(max)
= 0,01 I
CP
(3.31)

Por lo visto, ahora podemos confirmar el tipo de transistor que debemos
usar, ya que estn definidos los parmetros mximos de potencia, corriente y
tensin. Con la eleccin del transistor adecuado podemos continuar con el diseo
una vez que se hayan determinados los parmetros para la zona se operacin del
transistor.
La corriente de base en reposo I
BQ
se determina en funcin de la corriente
I
CQ
y el h
fe
mnimo, siendo tomado este ltimo de las curvas de h
fe
en funcin de I
C
,
la temperatura y dispersin dadas por el fabricante

(mn) FE
CQ
BQ
h
I
I = (3.32)

En los casos de utilizacin de transistores de muy alta potencia en cuyo caso
se suelen usar an transistores de germanio (transistores de 2000 a 5000 Amp.) se
debe especialmente evaluar el criterio de estabilidad del circuito, ya que la
corriente de fuga I
CBO
puede alcanzar valores importantes. Para el clculo de esta
corriente tenemos

)/KT T - T ( ) T ( I = ) T ( I
3 1
2
3 CBO 1 CBO
(3.33)

dnde KT es una constante que adquiere el valor 12 para el germanio y 8 para el
silicio, y T
3
es la temperatura de especificacin del fabricante. La corriente de
polarizacin de base para proporcionar la corriente de reposo deseada ser

) T ( I 10 I 10 I
1 CBO BQ BB
+ = (3.34)

esta corriente nos asegurar los efectos mnimos de la temperatura para lograr
estabilidad del punto Q. Por lo general se utilizan transistores de silicio, por lo
tanto el segundo trmino de la ecuacin 3-34 puede despreciarse
El voltaje V
BEQ
del punto de reposo Q se obtiene de la curva de
transconductancia en CC, y
FE
, de la hoja de datos. En general este valor de
tensin es difcil de obtener porque los fabricantes tabulan algunos valores tpicos
de funcionamiento y no queda otro remedio que extrapolarlo o medirlo, aunque
por lo general se agrega un potencimetro en la resistencia R
1
para el ajuste
correcto de la corriente de reposo. El valor I
CBO
o sea el cambio de I
CBO
con la
temperatura se calcula con



C) (25 I - ) T ( I = I
CBO 1 CBO CBO
(3.35)

considerando el mnimo corrimiento del punto Q, se deber calcular la resistencia
de polarizacin R
1
.

Q1
Q2
R
E
R
E
R
1
R
2
V
BB
I
CQ
I
bQ
I
bQ
I
BB

El valor de sta deber evitar que la corriente de reposo de colector
aumente a ms de cinco veces el valor nominal de I
CQ
. El voltaje a travs de la
resistencia R
1
se da aproximadamente por

BB 1 1 R
I R V = (3.36)

El voltaje V
R1
se define tambin en funcin de la potencia de salida del
dispositivo, y suponiendo que no hay cada de continua en el devanado del
transformador

E CQ BEQ 1 R
R I + V = V (3.37)

La resistencia R
E
se debe calcular en funcin de la estabilidad del circuito,
que para el amplificador de potencia clase B de la figura 3-3 se define como

CQ
1 CBO BE
E
I 5
R I + V
= R

(3.38)
Si sustituimos este valor de R
E
en la ecuacin 3.37 podremos determinar el
voltaje V
R1

CQ
1 CBO BE
CQ BEQ 1 R
I 5
R I + V
I + V = V

(3.39)

luego reemplazamos el valor de V
R1
en la ecuacin 3.36 para poder despejar R
1



BEQ BE CBO 1
1
BB
5V V I R
R
5I
+ +
= (3.40)
resolviendo para R
1

CBO
- I
BEQ BE
1
BB
5V V
R
5I
+
=
(3.41)

como por lo general siempre tendremos que I
BB
>> I
CBO
, resultar que

BB
BE BEQ
1
I 5
V V 5
R
+
(3.42)

El valor de R
E
dado por la ecuacin 3.38 supone que la corriente de reposo
no cambiar ms de 5 veces el valor de I
CQ
. En el circuito esta resistencia
proporcionar una cierta estabilidad, tambin para la seal. Con estas condiciones,
se debe establecer este valor de R
E
como valor mnimo.

CQ
1 CBO BE
E
I 5
R I V
R
+
(3.43)
Si se requiere mayor estabilizacin de la corriente de colector, se puede
aumentar el valor de R
E
, pero con ello disminuimos el rendimiento del
amplificador, por lo tanto, deberemos llegar a un valor de compromiso entre la
estabilidad y el rendimiento.
La impedancia del primario del transformador de salida se define como la
impedancia reflejada, siendo el valor de sta calculado a partir de la carga que ve
el colector, y que viene dada por la ecuacin 3.28. La impedancia primaria es la
que se ver de colector a colector, por lo tanto, sta ser cuatro veces R
L
a los
efectos de la mxima transferencia de potencia.

| |
) rms ( o
2
(sat) CE BE CC
L CC
P
V - V 25 - V
2 ' R 4 ' R

= = (3.44)
La resistencia de la red de polarizacin R
2
se calcular ahora

1
BB
CC
2
R -
I
V
= R (3.45)

Con sto, ahora estaremos en condicin de determinar los parmetros de
entrada de la base, a partir de los requerimientos previos de la corriente pico y el
punto de polarizacin en reposo del colector. Por lo tanto, la corriente de pico de la
base ser
) mn ( fe
cp
bp
h
I
= I (3.46)

esta corriente pico producir una cada de tensin en la resistencia R
1



1 bp 1 R
R I = V (3.47)

Por otra parte, la corriente de pico de colector producir una cada de
tensin en R
E

E cp RE
R I = V (3.48)

A partir de las curvas de transconductancia en continua de la entrada del
transistor, podremos obtener el voltaje mximo requerido para producir la
corriente de colector mxima. Por lo tanto, el voltaje pico de la seal lo podremos
calcular ahora por

BEQ BEm RE 1 R ip
V - V + V + V = V (3.49)

Como ya hemos visto, se deba llegar a un valor de compromiso cuando se
calcula el punto de polarizacin, por razones de prdida de potencia. Este
compromiso trae como consecuencia una distorsin por cruce. Si agregamos un
capacitor C
o
entre los bornes del primario del transformador de salida, ste
disminuir los efectos remanentes de la distorsin. El valor mximo de C
o
se
calcular para frecuencia mxima de trabajo.
CC ) max (
o
R f 2
1
C
(3.50)

El transformador de excitacin de entrada se podr determinar ahora, en
funcin a la corriente y tensin pico la entrada. La impedancia total del secundario
estar dada en funcin de
` I
V
= Z
bp
ip
b
(3.51)
por lo que
b bb
Z 4 = Z (3.52)

con este ltimo clculo estamos en condicin de obtener la ganancia de potencia de
la etapa para luego considerar los requerimientos del excitador. La ganancia de
potencia ser
R
1
R
2
V
BB
Z
C Excitador
I
CP Excitador
Z
b
Z
b
I
bp
T
2
R
E
R
E


) rms ( i
) rms ( o
p
P
P
= G (3.53)
La potencia de salida ser
2
I V
= P
cp cep
) rms ( o
(3.54)

Si suponemos que V
cep
es casi igual a V
CC
, tendremos como limite en un caso
ideal que
CC Cp
o(rms)
V I
P
2
= (3.55)

La potencia de entrada se calcula teniendo en cuenta que en cada semiciclo
solamente aporta potencia la mitad del devanado secundario

2
I V
= P
bp ip
) rms ( i
(3.56)

Por lo tanto, la ganancia de potencia total de la etapa ser

ip
fe cc
bp ip
cp cc
p
V
h V
=
2
I V
2
I V
= G

(3.57)
Como podemos observar, la ganancia de potencia para este caso es
directamente proporcional a la ganancia de corriente de los transistores y de la
tensin de fuente.
Normalmente, los requerimientos de potencia para la salida del excitador
son bajos, por lo tanto, esto permitir disear un transformador con alta
impedancia en el primario.

V
CC(E)
R
1
R
2
V
BB
Z
C Excitador
I
CP Excitador
Z
b
Z
b
I
bp
T
2
R
E
R
E
Q
(E)


Esta impedancia la podemos calcular a partir de los niveles de excitacin de la
etapa de potencia como

| |
bp ip
2
(E) sat CE ) E ( cc
) E ( C
I V
3V - V
Z

= (3.58)

donde el subndice
(E)
indica que pertenecen al excitador
La corriente de pico de colector del excitador ser dependiente de los
requerimientos de potencia de entrada de la etapa de potencia y de la impedancia
del primario del transformador Z
C(E),
es decir de la transformacin de impedancia
del transformador de la impedancia de entrada de la etapa excitadora. Como la
etapa excitadora relativamente maneja muy baja potencia, se usa una
configuracin clase A, por lo que, el requerimiento de corriente de pico ser

) E ( C
b
bp ) E ( cp
Z
Z
I I
= (3.59)

la corriente de reposo del colector I
CQ(E)
deber ser mayor que la corriente de pico
dada por la ecuacin 3.59, a los efectos de evitar que la seal incursione en la zona
no lineal de las curvas de colector, donde la transconductancia se hace no lineal, se
toma como norma de diseo que

) E ( cp ) E ( CQ
I 1 , 1 I = (3.60)

el voltaje de alimentacin que se requiere para la etapa de excitacin es por lo
general, mucho menor que el de la etapa de salida, permitiendo esto usar un
reductor de tensin a partir de la fuente primaria Vcc con un muy buen filtrado, y
de esta forma aislar la fuente de tensin de bajo nivel de las fluctuaciones de carga,
debido a los requerimientos de picos de corriente de la etapa de potencia, con lo
cual se evitan acoplamientos de baja frecuencia que pueden llegar a oscilaciones de
frecuencias bajas. El voltaje mnimo de alimentacin se calcular por

) E ( R ) E )( sat ( CE
) E ( cp
bp
) E ( CC
E
V V 3
I
VipI
V + +
(3.61)
donde el trmino 3V
CE(Sat)(E)
contempla la eliminacin de la zona de distorsin.
Una vez calculados estos valores, podemos determinar la potencia que deber
tener el transistor excitador . La potencia de excitacin ser

| |
2
Z I
P
) E ( c
2
) E ( cp
) E )( rms ( o

= (3.62)

Por lo tanto, si el excitador trabaja en clase A, teniendo en cuenta el rendimiento
del transformador, la potencia requerida por el transistor excitador deber ser
mayor de
) E )( rms ( o ) E ( D
P 12 , 3 P (3.63)



P
D(E)
se debe tomar en la condicin de mxima temperatura de operacin.
El diseo de la etapa excitadora se realiza con los procedimientos ya indicados al
principio del presenta captulo.

Amplificador clase B con entrada acoplada por transformador y salida con
acoplamiento RC

Una variante de los amplificadores clase B, que significan un menor costo,
es la de acoplamiento RC en lugar del transformador de salida. Este amplificador
normalmente es apto para impedancias de carga R
L
de valor relativamente alto, y
posee menos distorsin y mayor respuesta en frecuencia. La configuracin ms
comn es la que podemos observar en la figura 3-6. Como se puede observar, otra
ventaja es que requiere dos transistores del mismo tipo.
En este caso, al igual que en el anterior, el circuito no trabajar
propiamente en clase B, sino que lo har en clase AB, es decir, con una leve
polarizacin en base, de manera de evitar la distorsin por cruce. El divisor
resistivo R
1
-R
2
, proveer de esta polarizacin, para dar exclusivamente una
corriente de reposo de colector que sea del 1% de la corriente de pico a plena
carga. Las resistencias R
e
proveen de estabilidad en continua para los cambio de la
polarizacin debido al rango de temperatura.

Figura 3-6: Amplificador clase b con acoplamiento directo de carga

Q
1
Q
2
R
E
R
E
R
2
R
1
R
2
R
1
C
C
R
L
Vcc
Z
B
Z
B
Z
C(E)
Vcc/2
I
bp
I
bp
I
CP
I
L
I
cp(E)


El capacitor Cc deber mantener una tensin Vcc/2 dentro de todo el rango de
frecuencia. Para esto, la capacidad se calcular con un valor mnimo que permita
asegurar la funcin de fuente virtual para suministrar corriente a R
L
durante el
semiciclo negativo de seal donde Q
1
se encuentra cortado, y por lo tanto es
conveniente determinar un polo una dcada por debajo de la mnima frecuencia de
trabajo del amplificador.
C
L
10
C
2 fR
(3.64)

donde f tendr un valor dado por la frecuencia de corte inferior en el punto de
3db.
La potencia disipada por los transistores en este caso es levemente inferior al del
caso anterior debido a que no existen las prdidas del transformador. Cada
transistor tendr que disipar una potencia, que teniendo en cuenta las prdidas
por la operacin en clase AB ser

) rms ( o D
P 25 , 0 = P (3-65)

En la figura 3-7 encontramos las caractersticas dinmicas de funcionamiento de
este amplificador.

Figura 3-7: Curvas de operacin de un clase B acoplamiento RC

I
C
I
C1
E L
R R
1
+
E
R
1
Vcc
V
be
V
cep
2
Vcc
I
C2
I
CP
g
m
V
CEsat
V
bep


Como podemos observar, el requerimiento de tensin ser del valor de V
cc
para la
tensin inversa de colector, ya que, en este caso, la impedancia de carga reflejada
en el colector es igual a la impedancia real presentada por la carga, y como el
punto de reposo se encuentra exactamente en V
cc
/2, la tensin mxima de colector
a emisor ser V
cc
.
Para el clculo de V
cc
en el caso presente, evitando entrar en la zona de distorsin y
contemplando la estabilidad en continua, deberemos hacerlo mediante

CC o(rms L BE CE(sat )(mx)
V 8P )R 50 V 2V = + + (3.66)

Las resistencias de emisor R
E
se calculan a partir del rango de temperatura de
operacin de manera similar al caso anterior

CQ
BE
E
I
V 25
R

= (3-67)
El resto del diseo es semejante al del caso anterior, considerando solamente que
cada uno de los devanados secundarios de excitacin tendr que suministrar el
pico de tensin necesario en el circuito de base. En este caso la impedancia
secundaria se calcula con

Bp
ip
b
I
V
= z (3.68)

siendo vlidas las expresiones de clculo del caso anterior para el resto de los
valores a determinar.

ETAPA CLASE B CON SIMETRIA COMPLEMENTARIA

Debido a que es posible obtener transistores complementarios con
caractersticas casi idnticas, se ha desarrollado un amplificador clase B con
simetra complementaria en el que se usan transistores PNP y NPN.
Primero veremos una etapa rudimentaria de este amplificador, e iremos
paulatinamente avanzando hasta desarrollar la tcnica de diseo de un
amplificador completo.
Figura 3-8: Circuito elemental de simetra complementaria con distorsin por
cruce
0
E
i

2
umbral
V
BE
= 0,6V
2 0
V
0
Distorsin
por cruce
V
0
R
L
Q
1
Q
2
Cc
+ Ei -
Vcc
+
-
+ Vcc/2 -


El capacitor Cc deber presentar una impedancia tal que, aparte de ser un
corto para la seal, deber mantener una tensin virtual en los emisores, de V
cc
/2.
Se requiere esto, a los efectos de que cuando el transistor Q
1
est cortado y Q
2

conduzca, el capacitor trabaje como fuente de alimentacin virtual para
suministrar la corriente necesaria a la carga R
L
, es decir, el circuito de salida debe
poseer una constante de tiempo R
L
C lo suficientemente grande, para que se
mantenga la cada de tensin Vcc/2 en Cc durante el ciclo de conduccin de Q
2
a la
frecuencia de corte inferior.
Si observamos en la figura 3-8, vemos que cuando E
i
=0 los dos transistores
estarn cortados, y recin stos conducen cuando E
i
alcanza el valor umbral V del
transistor, es decir, de 0,5 voltios para el silicio para transistores de baja potencia.
Esto trae aparejado que la tensin de salida presente una discontinuidad, lo cual
producir una distorsin armnica. Dicha distorsin se denomina distorsin de
cruce. Para evitar esta distorsin, se recurre a polarizar los transistores de manera
que operen en clase AB, por lo tanto debern drenar una leve corriente cuando
E
i
=0.
Para polarizar los transistores en clase AB debemos recurrir a un circuito
como el indicado en la figura 3-9.
Con el divisor resistivo R
1
-R
2
-R
3
debemos proporcionar una polarizacin
adecuada, de tal manera que la salida en los emisores tenga, en reposo, una tensin
de V
CC
/2, y drenen los transistores una leve corriente que los lleve al umbral de la
conduccin. Para esto ltimo, R
2
deber aportar una cada de tensin adecuada
para que Q
1
y Q
2
conduzcan levemente por encima del valor V.
Figura 3-9: Circuito Bsico de Amplificador de simetra complementaria con
fuente simple

I
CQ
Q
1
Q
2
R
L
R
2
Cc
R
3
R
1
C
1
Vcc
V
0
Ei
a
b
c
+ Vcc/2 -
I
b1
I
b2
I
R
I
CQ


Las corrientes de reposo en continua I
CQ
como se indica en la figura 3-9
deben indefectiblemente iguales, lo mismo que las corrientes de emisor deben ser
iguales

I
E1
= I
E2
(3.69)

por lo tanto
I
B1
+ I
C1
= I
B2
+ I
C2
(3.70)

Por diseo, las caractersticas de los transistores deben ser idnticas, por lo
tanto, las corrientes de colector y de base sern iguales en ambos transistores. La
corriente de polarizacin I
R
se elegir, por razones de diseo, de manera que el
divisor de corriente no se vea cargado sustancialmente por la corriente de base,
por lo tanto usando el criterio de un divisor de tensin, sta se elige diez veces la
corriente de base

I 10 I
bl
(3.71)

con esto podemos eliminar en los clculos de las resistencias a la corriente I
b
. Con
esta aproximacin no estamos incurriendo en un error considerable, ya que, por lo
general, estamos trabajando normalmente con elementos del 5 al 10% de
tolerancia, adems de la dispersin en las caractersticas de entrada de los
transistores y la variacin de parmetros con la temperatura, como por ejemplo
los 2mV/C de la tensin V
BE
. Por estas razones, tomamos genricamente V
BE
=
600 mV para los transistores de silicio, y V
BE
= 200 mV en el caso de los de
germanio.
Por lo general, como veremos en los ejemplos de diseo, la resistencia R
2

ser generalmente sustituida por diodos y un potencimetro de ajuste, que nos
permitir un ajuste ms preciso de la corriente de reposo en los emisores de los
transistores de salida. El hecho del uso de diodos en la red de polarizacin, da una
compensacin en la tensin de polarizacin que atempera la variacin de las
tensiones V
BE
con la temperatura.
La corriente de reposo, por lo general, se la elige como el 1% de la corriente
de pico en el colector. Este es un valor de diseo que da un mnimo de distorsin de
cruce, sin olvidar la prdida de rendimiento causada por esta corriente de reposo.

EJEMPLO 3-1

Suponiendo una etapa que debe manejar una corriente de pico de 2
Amperes en colector al desarrollar 12 voltios de pico sobre una R
L
=6, la fuente
de alimentacin es de 30 Voltios, los transistores son de silicio con un h
fE(min)
de 40
y el circuito a utilizar es el de la figura 3-9, (1) determinar las tensiones en los
puntos a, b, y c con respecto a tierra; (2) calcular la corriente de reposo; (3)
determinar la mnima corriente del divisor de tensin para polarizacin.

Solucin
(1) Por ser una etapa de simetra complementaria, la tensin en el punto
c debe ser V
cc
/2 a los efectos de que se permita una excursin
simtrica mxima de la seal de salida. Por lo tanto, Vc = 15 voltios.


El punto a tendr que ser

Va = V
BE1
+ Vc = 0.6V + 15V = 15.6 voltios

En el punto 2 tendremos

Vb = Vc - V
BE2
= 15V 0.6 = 14.4 voltios

(2) La corriente de reposo debe ser el 1% de I
c
de pico

mA 20
100
Amp 2
100
I
I
cp
CQ
= = =
(3) La corriente del divisor de tensin para polarizacin ser

CQ
R b
fe(min)
I
20
I 10I 10 10 5mA
h 40
= = =

Para poder determinar el valor de las resistencias del divisor partimos de
conocer la corriente I
R
necesaria en el mismo como ya calculamos. El voltaje en R
2

debe ser

V
R2
= V
BE1
+V
BE2
(3.71)

por lo tanto
I
V V
I
V
R
2 BE 1 BE 2 R
2
+
= = (3.72)

De la premisa de que I
R
>>I
B1
=I
B2
, podemos calcular a R
1
y R
3

R
1 BE CC
1
I
V ) 2 V (
R

= (3.73)

R
2 BE CC
3
I
V ) 2 V (
R

= (3.74)

Desde el punto de vista de no tener una prdida de seal para el semiciclo
negativo, deberamos hacer R
2
lo ms pequea posible, pero esto implica una
corriente de polarizacin mayor, con la consiguiente prdida de potencia.
Como podemos observar, el valor de R
2
determina la tensin de polarizacin
de las bases de los transistores, por ende, sta es la que fija la corriente de reposo
de colector. Por otro lado, los valores de R
1
y R
2
determinan en mayor medida la
corriente del divisor.



ANALISIS CUALITATIVO DEL AMPLIFICADOR DE SIMETRIA
COMPLEMENTARIA

En la figura 3-10 podemos observar un amplificador que ha sido diseado
tomando los valores del ejemplo 3-1, que para el caso se ha considerado el clculo
del divisor de tensin, para suministrar solamente la polarizacin.
A los efectos del clculo de las resistencias debemos analizar lo siguiente.
Desde el punto de vista de la corriente que tiene que manejar la red de
polarizacin, deber ser 10 veces I
CQ
/h
fe min
. Ahora veremos qu pasa cuando se
debe polarizar a los transistores Q
1
y Q
2
para que manejen la corriente pico I
cp
. En
este caso, dependiendo de cmo est configurada la fuente de seal, es decir, si sta
tiene manejo de corriente hacia positivo, negativo o hacia ambos sentidos. Por lo
general, la fuente de seal ser un transistor que reemplaza a R
1
, por lo tanto, ste
tendr capacidad de manejo de la corriente hacia positivo, pero para cuando tiene
que conducir Q
2
, la corriente de base I
b2
deber circular por R
3
, por lo tanto, esta
resistencia da la limitacin de excursin. Este anlisis lo veremos en el ejemplo 3-2.

Figura 3-10 : Anlisis cualitativo de circuito de simetra complementaria bsico

EJEMPLO 3-2

Tomando los datos del ejemplo 3-1 debemos calcular los valores de R
1
, R
2
y R
3
.

Solucin
Q
1
Q
2
R
L
R
2
Cc
R
3
R
1
C
1
Vcc
V
0
Ei
a
b
c
+ Vcc/2 -
I
b1
I
b2
I
R
E
i
a b c V
0
V
R2
0V 15,4V 14,4V 15,0V 0V 1,2V
12,0V 27,4V 25,3V 27,0V 12,0V 2,1V


Consideraremos para este ejemplo que R
1
ser reemplazada por un
transistor excitador, por lo tanto, debemos centrar el clculo inicial en la
resistencia R
3
; Para esto consideraremos la mxima excursin de pico de la seal
de entrada. Esta la tomaremos como de 12V pico. Por lo tanto, en el pico negativo
la cada de tensin en la red de polarizacin ser en el punto (a)

3 3 2 b 3 2 ) pico ( 1 BE
CC
I R ) I I ( R V 12 V
2
V
+ = + (E3-2-1)
donde I
3
es la corriente que deber drenarse a travs de R
3
para la excursin de
seal dada.
Si suponemos que aproximadamente la cada en R
2
se mantiene constante e
igual a V
BE1
+ V
BE2
, la cada de tensin en R
3
ser

3 3 ) pico ( 2 BE
CC
I R V 12 V
2
V
= (E3-2-2)

por otro lado forzosamente I
3
deber drenar como mnimo

mA 50
40
Amp 0 , 2
h
I
I
mn 2 fe
CP
3
= = = (E3-2-3)

teniendo en cuenta que, en reposo, la corriente deba ser I
R
= 5mA podemos
considerar que

cp
3 R
fe 2mn
I
I I 5mA 50mA 55mA
h
= + = + = (E3-2-4)

Por lo tanto, tomando las ecuaciones 2 y 4 del ejemplo

mn 2 fe
CP
R
) pico ( 2 BE CC
3
h
I
I
V V 2 / V
R
+
=
- -
(E3-2-5)

=

6 , 43
10 x 55
12 6 . 0 15
R
3
3
(E3-2-6)

Tomando este valor, ahora calculamos el valor final de R
2
y R
1
para el
punto de reposo

= =
+
= 63 , 3 6 , 43
4 . 14
20 . 1
R
V 2 / V
V V
R
3
2 BE CC
2 BE 1 BE
2
(E3-2-7)

La resistencia R
1
debe ser



= =
= 6 , 43 R R
V 2 / V
V V
R
3 3
2 BE CC
1 BE 2 / CC
1
(E3-2-8)

con estos valores, la red de polarizacin podr manejar las corrientes de pico de las
bases para la excursin de tensin establecida.

Volviendo al anlisis cualitativo, podemos observar en la figura 3-10 los
valores de tensin que tendremos en reposo, es decir, sin seal E
i
= 0V.
Supongamos ahora que le aplicamos en el punto (a) una seal de 12 voltios en
sentido positivo. Ahora, las tensiones en el divisor R
2
, R
3
que adquiere el circuito,
son las indicadas en el recuadro de la Fig 3-10. Como podemos observar en la tabla
de la figura 3-10, la cada de tensin en R
2
ahora es de 2,1 voltios, con lo cual los
dos transistores estarn en polarizacin de conduccin cuando en realidad Q
1

tendra que estar en su regin activa con Q
2
totalmente cortado. Esto producir
una prdida de corriente que se derivara a travs de Q
2
, con la consiguiente
prdida de rendimiento, as tambin como una mayor disipacin en el transistor.
Como esto no es admisible desde el punto de vista econmico y del rendimiento,
dado que se debera disponer de transistores de mayor disipacin, corregiremos el
diseo de la manera siguiente. Si agregamos dos resistencias pequeas en los
respectivos emisores de Q
1
y Q
2
, har, en el caso de que la excursin sea positiva,
que se produzca una cada de tensin entre los puntos a y c.
Figura 3-11: Circuito de simetra complementaria de fuente nica con resistencias
de emisor

Q
1
Q
2
R
L
R
E2
R
E1
R
2
Cc
R
3
R
1
C
1
Vcc
V
0
Ei
a
b
c
+ Vcc/2 -
I
b1
I
b2
I
R
I
CP


Estas resistencias deben calcularse de manera que un incremento de tensin
en entre los puntos a y c sean mayor que el que se produce en R
2
.

CP
2 R
E
I
V 6 , 0 V
R
+
= (3-75)

En la figura 3-11 podemos observar este arreglo. Para determinar los
valores adecuados de R
E
, debemos hacer que la cada de tensin sobre esta
resistencia sea 600 mV mayor que el incremento en R
2
para la mxima excursin
de seal. Con esto nos aseguramos que el transistor opuesto se cortar
indefectiblemente. Normalmente, a estas resistencias R
E
, se las elige del tipo de
devanado de alambre de nikelina, de manera que presentan un coeficiente positivo
con la temperatura (PTC), y a su vez trabajan como fusible en caso de un corto
circuito. Para que esto ltimo sea eficaz, debe calcularse ajustadamente la
disipacin de estas resistencias.
Por lo expuesto el clculo de R
E
se realiza de la siguiente forma

EJEMPLO 3-3
Dados los valores de los ejemplos 3-1 y 3-2 calcular el valor de R
E
adecuado,
suponiendo el mximo de seal de entrada es de 12 voltios

Solucin
75 , 0
Amp 2
V 6 , 0 V 9 , 0
I
6 , 0 V
R
CP
2 R
E
=
+
=
+
=

El valor comercial ms cercano de las resistencias PTC es de 0,82 , con
una disipacin de 4 W, este valor lo debemos tomar sobre el valor calculado, a los
efectos de asegurar el corte del transistor que no conducir. Si ahora observamos
los nuevos valores para una excursin de seal de 12 V positiva, vemos que con la
tensin desarrollada en R
E1
, producir una cada de tensin V
BE
en la base de Q
2
,
de 0V, con lo cual dicho transistor estar realmente cortado. Cuando el
amplificador est en reposo, la cada de tensin en R
E
es consecuencia de la
corriente de reposo y su valor prcticamente despreciable.

Relaciones de Potencia y Rendimiento

Tomando el circuito de la figura 3-11, la resistencia R
1
eventualmente puede
reemplazarse por un transistor, que har el trabajo de fuente de seal. De esta
forma podemos admitir que el punto (a) se podr llevar de Vcc a tierra. El punto
(b) puede manejar una tensin mxima de

cp E2 cp E1 BE1 3 pp
I R - I R - V - Vcc = V (3.76)

Por lo tanto, la mxima potencia eficaz sobre R
L
ser



R 8
V
=
R
1
.
2 2
V
= P
L
pp
2
L
3 pp
) mx ( o
(3.77)
Si despreciamos las cadas de tensin en las resistencias R
E
y las de base a
emisor, la potencia sera

L
cc
2
mx ( o
R 8
V
= ) P (3.78)

De las relaciones desarrolladas para los amplificadores de clase B, si
tomamos el primer trmino de la ecuacin 3.13 tendremos que la potencia
entregada por la fuente de alimentacin es

L
pp cc
s
R 2
V V
= P
(3.79)
La potencia mxima terica, considerando despreciable las cadas en los
transistores y las resistencias R
E
, ser

L
cc
2
mx ( s
R 2
V
= ) P
(3.80)

Tomando la ecuacin 3.13, tenamos que la potencia disipada en los dispositivos
era de

L
pp CC
2
L
pp CC
D
8R
V V
-
R
V V
P
= (3.81)

El mximo terico, despreciando las cadas de tensin, teniendo en cuenta que el
mximo ocurre en Vp=Vcc/, ser

L
2
CC
2
D
R 4
V
(mx) P
= (3.82)

El rendimiento lo tendremos de la relacin entre las ecuaciones 3.77 y 3.79

CC
pp
V 4
V
= (3.83)

La mxima eficiencia terica ser cuando V
pp
=V
cc
, siendo este valor, un mximo
del 78%.
Para obtener la relacin de salida mxima a potencia mxima disipada, sta ser la
obtenida de la relacin de las ecuaciones 3.78 y 3.82

5
2 P
P
2
(mx) D
(mx) o
=
= (3.84)

Si bien esta relacin nos da que la potencia disipada en los transistores es un
quinto de la de salida, por razones de seguridad en el diseo se toma un 25% ms


de sta, para tener en cuenta picos de seal muy grandes y/o transitorios en la lnea
de altoparlantes.

EJEMPLO 3-4
Teniendo en cuenta las cadas de tensin en los transistores y en las
resistencias R
E
, calcular (a) la mxima potencia de salida posible, tomando la
figura 3-11 como base, con una resistencia de carga R
L
= 6 , (b) la potencia
necesaria que debe entregar la fuente de alimentacin para esta mxima salida, y
(c) la disipacin mxima del transistor.

Solucin

(a) Usando la expresin de la ecuacin 3.77
2R
) R
R + R
V - /2 V
- V - 2 / Vcc (
=
R 8
V
= P
L
2
E
E L
BE cc
BE
L
pp
2
) mx ( o

watts 38 , 13
12
1,73) - 0,6 - 15 (
2
= =
(b) De la ecuacin 3.79 para medio ciclo

Watts 11 , 19
) 82 , 0 6 ( x 28 , 6
28 , 27 x 30
) R R ( 2
V V
P
E L
mx pp CC
(mx) S
=
+
=
+
=

(c) De la ecuacin 3.81

( ) 4x6,82
30x27,28
-
82 , 6 x 14 , 3
28 , 27 x 30
) R 4(R
V V
-
R R
V V
P
E L
pp CC
E L
pp CC
(mx) D
=
+ +
=

Watts 5,64 32,57 - 22 , 38 = =
Como podemos observar para este caso el rendimiento ser
% 70 100
11 , 19
38 , 13
100
P
P
S
0
= = =
En realidad este rendimiento puede ser mas bajo si tenemos en cuenta que
muchos transistores de potencia, presentan tensiones de V
CE(Sat)
del orden de mas
de un voltio, con lo cual cuando ocurre el pico de corriente tenemos un remanente
de cada de tensin colector a emisor de ms de 2 Voltios.

Anlisis Cuantitativo de una Etapa de Simetra Complementaria

Como primer paso, haremos un estudio de la zona de trabajo de los
transitorios sobre sus curvas caractersticas, tal como lo podemos observar en la
figura 3-12.



Figura 3-12: Curvas de funcionamiento de un amplificador de simetra
complementaria con fuente simple

Para trazar la curva de la recta de carga, prcticamente nos
independizamos del h
fe
de los transistores, ya que para situar el punto de reposo Q,
tomaremos como dato que V
CEQ
=V
cc
/2. Por lo tanto, solo necesitaremos ajustar la
resistencia R
2
para obtener la corriente de reposo adecuada.
Como podemos observar en la figura 3-12b, el punto exacto de
funcionamiento Q, para cada uno de los transistores, se halla separado levemente
del eje de tensiones colector-emisor, al estar funcionando en clase AB.
Despreciando el efecto de R
E
, la recta de carga ser 1/R
L
, siendo esta la
que pasa por el punto Q. Por lo general, los transistores de potencia tienen un h
fe

que es dependiente de la corriente de colector, por lo tanto se debe recurrir a las
curvas de h
fe
vs. I
c
para determinar el h
fe
mnimo dentro de la gama de valores que
adoptara I entre I
CQ
e Icp. Con el h
fe min
as obtenido, trabajaremos en el resto del
anlisis.
Para analizar el comportamiento del circuito con seal, ser necesario
dividir el mismo en dos etapas : 1) tomaremos primero a Q
1
conduciendo y Q
2

cortado, es decir, el comportamiento para seal de entrada positiva; 2) para la
excursin de seal de entrada negativa, Q
1
estar cortado y Q
2
estar en su regin
activa.
Q
10 mA
20mA
30mA
40mA
50mA
- 50mA
- 40mA
- 30mA
- 20mA
- 10 mA
I
C2
I
C1
V
CE2
V
CE1
I
CQ1
I
CQ2
Q
(b)


Partiendo primero de la situacin indicada en el primer punto, haremos el circuito
equivalente de la entrada para seales grandes, en la cual despreciamos los
parmetros de entrada de la base del transistor, ya que estos, para el caso de
transistores de potencia, son muy pequeos. En la figura 3-13, tenemos el circuito
equivalente que utilizaremos para este anlisis.

Figura 3-13: Circuito equivalente de la entrada para semiciclo positivo

Las resistencias R
E1
y R
L
las transferimos a la base para poder calcular la
resistencia de entrada que presenta Q
1
, despreciando el valor de h
ie
que por lo
general es bajo comparativamente con los valores reflejados desde el emisor

) R + R )( 1 + h ( = R
L 1 E fe 1 i
(3.85)

la resistencia de entrada al amplificador que ver la fuente de seal E
i
ser

ia 2 3 i1
R (R R ) // R = + (3.86)

la tensin V
0
est dada por

L fe 1 bp 0
R ) 1 h ( I V + = (3.87)

donde

1 i
i
1 bp
R
E
= I (3.88)

por lo tanto

1 E L
L
i
0
1 v
R R
R
E
V
A
+
= = (3.89)

Ahora analizando el segundo punto, es decir, el comportamiento para seal
negativa, tendremos a Q
1
cortado y Q
2
en su regin activa. Para esto haremos el
circuito equivalente tal como lo observamos en la figura 3-14
R
3
D
be
R
2
(1+h
FE
)R
E1
(1+h
FE
)R
L
h
ie
E
i
R
i1 R
ia
I
bp1
V
0
a
c


Figura 3-14: Circuito equivalente de la entrada para semiciclo negativo

Como podemos observar en la figura 3-13, las resistencias R
i1
y R
i2
sern
iguales si las R
E
y los h
fe
de los transistores son iguales. La ganancia de tensin con
respecto a V
i
ser
2 v
E L
L
i
0
' A
R R
R
V
V
=
+
= (3.90)

la seal de entrada ahora se repartir entre R
2
y R
ia
, por lo tanto,

ia 2
ia
i
i
R + R
R
=
E
V
(3.91)
donde R
ia
=R
3
//R
i2

Partiendo de las ecuaciones 3.90 y 3.91 podremos obtener la ganancia de
tensin

o2 o2 i
v2
i i i
ia L
2 ia L E2
V V V
A
E V E
R R
R R R R
= =
=
+ +

3 i 2 L
2 3 i 2 L E2
R // R R
R (R // R ) R R
=
+ +
(3.92)

Como podemos apreciar, existir una perdida de ganancia debido a R
2
, que
para la excursin negativa se encuentra en serie con la fuente de seal. Es
indudable que esto ocasionar una diferente amplificacin para ambos semiciclos,
con lo cual tendremos una distorsin apreciable si R
2
es comparable con R
ia
. Por
lo general, esto se soluciona con el reemplazo de R
2
por uno o dos diodos y un
pequea resistencia de ajuste. Con esto ltimo, al tener los diodos una resistencia
de conduccin incremental pequea, disminuir notablemente esta diferencia de
amplificacin.

E
i
R
3
D
be
(1+h
FE
)R
E1
(1+h
FE
)R
L
h
ie
R
i2
R
ia
I
bp2
V
0
a
c
R
2
R
in
V
i
-
+


EJEMPLO 3-5

Tomando como referencia el circuito indicado en la figura 3-11,
supongamos que tenemos una excursin de 12 voltios en E
i
, tanto para el semiciclo
positivo como para el negativo (a) calcular la impedancia presentada a E
i
, y (b) con
h
femn
= 40 para ambos transistores, calcular V
op
.

Solucin

(a) Para el semiciclo positivo, la resistencia de entrada ser la expresada por
la ecuacin 3.86

R
in1
( ) ( )( ) | | ( ) ( ) | | 6 82 , 0 41 // 6 , 43 63 , 3 R R 1 h // R R
L 1 E fe 3 2
+ + = + + + =

= = 4 , 40 62 , 279 // 23 , 47

Para el semiciclo negativo

R
in2
= ( )( ) | | ( ) = + + = + + + 6 82 , 0 41 // 6 , 43 63 , 3 R R 1 h // R R
L 2 E fe 3 2

= ( ) = + = + 35 , 41 71 , 37 63 , 3 62 , 279 // 6 , 43 63 , 3

(b) Para el semiciclo negativo, de la ecuacin 3.89

Voltios 56 , 10 12
82 , 0 6
6
E
R R
R
V
i
Ei L
L
1 op
=
+
=
+
=

Para el semiciclo negativo de la ecuacin 3.92

V
op2
= =
+ +
=
E L
i L
2 i 3 2
2 i 3
i 2 v
R R
E R
R // R R
R // R
E A

= Voltios 63 , 9
R R
R 12
) 26 , 279 // 6 , 43 ( 63 , 13
62 , 279 // 6 , 43
E L
L
=
+ +

Como podemos apreciar, tendremos una notable diferencia entre las
tensiones de pico, que en el caso presente llega al 9,62%
aproximadamente.

Ejemplo 3-6

Partiendo del circuito equivalente dado en la figura 3-13, y continuando el
ejemplo 3-5, (a) calcular la corriente de pico de base y de carga, (b) calcular la
corriente de pico en las resistencias R
2
y R
3
que se encuentran en paralelo con la
entrada.

Solucin


(a) mA 9 , 42
82 , 6 x 41
V 12
) R R )( 1 h (
E
I
1 E L fe
ip
1 bp
= =
+ +
=

A 759 , 1 mA 9 , 42 x 41 ) 1 h ( I I
fe 1 bp 1 Ep
= = + =

(b) mA 254
6 , 43 63 , 3
12
R R
E
I
3 2
ip
sp
=
+
=
+
=
Como podemos apreciar, la corriente que se pierde en la resistencia paralelo
es aproximadamente el quntuple de la requerida en la base en reposo, por lo
que en la mayor parte de los casos se hace intolerable.

AUMENTO DE RENDIMIENTO DEL CIRCUITO DE ENTRADA POR
REALIMENTACIN

Tomando como referencia lo observado en el ejemplo anterior, en los casos
en que una prdida de corriente por derivacin sea intolerable, se hace necesario
recurrir a una realimentacin serie para elevar la resistencia de la red de
polarizacin. Este tipo de realimentacin, denominada Bootstrap, es la que
usaremos en este caso. Para ello nos valdremos de conectar el extremo de R
3
a la
carga de salida, en lugar de retornarla a tierra, como podemos observar en la
figura 3-15,.

Figura 3-15: Amplificador de simetra complementaria con bootstrapping

Desde el punto de vista de polarizacin en el punto de reposo, no hubo
variacin, ya que la resistencia R
3
fue disminuda en 6, que es el valor que agrega
R
L
. El nico inconveniente es que la carga llevar la pequea corriente de la red de
polarizacin, pero por lo general, sta no ser una desventaja.
R
1
R
E1
R
E2
R
2
R
3
R
L
Cc
Q
1
Q
2
V
0
I
P
Vcc


Ahora analizaremos el comportamiento para la seal empezando por una
entrada positiva. Para esto utilizaremos el modelo de la figura 3-16. En este modelo
hemos eliminado R
1
, porque mas adelante en el diseo ser reemplazada por una
fuente de tensin de baja impedancia, y tampoco tendremos en cuenta la
resistencia de entrada del transistor Q
1
que consideraremos despreciable para este
caso

Figura 316: Circuito equivalente de la realimentacin

Comenzamos transfiriendo la resistencia R
e
a la base de Q
1
, tal como
podemos observar en la figura 3-16b. En este modelo se expresar la corriente I
b

en funcin de I, por lo tanto tendremos un divisor de corriente D

Di I
b
= (3.93)
donde
1 E fe 3 2
3 2
R ) 1 h ( R R
R R
D
+ + +
+
= (3.94)

Expresando ahora la ecuacin del lazo de entrada, sta ser

| | ) Dh 1 ( R R ) 1 h //( ) R R ( I E
fe L 1 E fe 3 2 i
+ + + + = (3.95)

Si en esta ecuacin reemplazamos a I
B
por la expresada en (3.93) y
dividimos ambos miembros por I, tendremos

| | ) Dh 1 ( R R ) 1 h //( ) R R (
I
E
R
fe L 1 E fe 3 2
i
1 i
+ + + + = = (3.96)

ahora analizaremos qu sucede con la tensin de salida

) Dh 1 ( I R ) h I I ( R V
fe L fe b L 1 o
+ = + = (3.97)

si sustituimos a I por el valor despejado de la ecuacin 3.96

R
2
R
3
h
ie
R
E1
R
L
I
I
b
h
FE
I
b
E
i
R
2
+R
3
(1+h
fe
)R
E
R
L
I
I
b
h
FE
I
b
E
i
(a) (b)


o1 fe L
i i1
V (1 Dh )R
1
E R
+
= (3.98)

Analizaremos ahora qu es lo que ocurre en el semiciclo negativo. Para esto
transferimos la resistencia R
E2
al terminal de base, tal como se puede observar en
la figura 3-17. Sobre sta desarrollamos la expresin del divisor de corriente de I
b
,
y expresaremos la resistencia de entrada R
i2
, como podemos observar en la figura
3-17b.

Figura 3-17: Circuito incremental de entrada para semiciclo negativo

) Dh 1 ( R R ) 1 h //( R R R
fe L 2 E fe 3 2 2 i
+ + + + = (3.99)

donde

2 E fe 3
3
R ) 1 h ( R
R
D
+ +
= (3.100)

la ganancia de voltaje estar dada para este caso por

1
R
R ) Dh 1 (
E
V
2 i
L fe
i
2 o
+
= (3.101)

Ejemplo 3-7

Calcular la resistencia de entrada R
i
presentada a E
i
, tanto para el semiciclo
positivo como negativo, en el circuito dado en la figura 3-15. Luego, realice una
comparacin con los resultados obtenidos en el ejemplo 3-5 y observe la mejora
producida por la realimentacin. Suponga que los h
fe
son iguales a 40.

Solucin

R
3
h
ie
R
E1
R
L
I
I
b
h
FE
I
b
R
2
R
2
R
3
//(1+h
FE
)R
E2
R
L
(1+f h
FE
)
(a)
(b)


para las entradas positivas, tomando la ecuacin 3.94

55 , 0
82 , 0 x 41 6 , 37 63 , 3
6 , 37 63 , 3
D =
+ +
+
=

ahora tomamos la ecuacin 3.96 para obtener

| | | |
i1
R (3, 63 37, 6) // 41x0, 82 6 1 (0, 55x40) 18, 52 138 156, 52 = + + + = + =

para la entrada de seal negativa tomamos la ecuacin 3.100 para obtener

534 , 0
82 , 0 x 41 6 , 37
6 , 37
D =
+
=

ahora tomamos la ecuacin 3.99 para obtener

76 , 155 ) 40 x 534 , 0 1 ( 6 82 , 0 x 41 // 6 , 37 63 , 3 R
2 i
= + + + =

Si comparamos estos valores con los del ejemplo 3-5, veremos que
habremos obtenido notable mejora en cuanto a la relacin de las resistencias de
entrada para entradas de seal positiva y negativa. Esta mejora se har mas
notable para valores de resistencias mas pequeas en el divisor, en relacin a R
L
.
Esto tambin ser cierto para h
fe
mayores. En los diseos rigurosos se recurre a
etapas Darlington, a los efectos de reducir la corriente del divisor, o bien se suele
reemplazar a la resistencia R
3
, o a la R
1
, por una fuente de corriente.

DISEO DE LA ETAPA DE EXCITACION

Aunque la etapa de salida tenga realimentacin tipo Bootstrap, que puede
en algunos casos triplicar la impedancia de entrada, el valor que presentar ser,
por lo general, bajo como para acoplarlo directamente a una etapa amplificadora
de tensin. Por esta razn, la resistencia R
1
es generalmente reemplazada por un
transistor que excitar a la etapa de salida o potencia. Esto lo podemos observar en
la figura 3-18.
La corriente de colector del transistor Q
3
deber ser la corriente calculada
para el divisor de tensin, por lo tanto, este valor est ya fijado .
Por otra parte, la tensin en el emisor de Q
3
tambin ya est definida por la
polarizacin de la etapa de salida. A los efectos del clculo de polarizacin de Q
3
,
tomaremos la resistencia que ver en el emisor como una simple resistencia.

L 3 2 3 E
R + R + R = R (3.102)


Figura 3-18: Excitador de la etapa de simetra complementaria

Ahora, tomando el h
femn
de Q
3
, podremos obtener la corriente necesaria
para polarizar la base, y por lo tanto tendremos la corriente que circulara por R
4
.
La cada de tensin en la base de Q
3
tambin esta fijada por al etapa de salida

3 BE 1 BE cc 3 B
V + V + 2 / V = V (3.103)

por otra parte

1 + h
I
= I
mn 3 fe
3 b
(3.104)

por lo tanto
mn 3 fe
BE3 BE1 cc
4
h
I
V - V - 2 / V
= R (3.105)

La resistencia dinmica que se ver en la base de Q
3
ser la indicada en la
figura 3-19,donde R
i1
es la dada por la Ec. 3.96.

Figura 3-19

i 3 ie3 fe3 i1
R h (h 1)R = + + (3.106)

R
4
R
2
+R
3
+R
L
Q
3
Vcc
I
b3
R
i3
I = I
b3
x h
FE3
15,6V
Ib1
E
i
R
4
(h
FE3
+1)R
i1
h
ie3
R
i3


En este caso no despreciamos h
ie
, ya que por la magnitud de la corriente en la
base de Q
3
, hace de ste, un valor a ser considerado.

EJEMPLO 3-8

Dado el circuito de la figura 3-18 calcular (a) la corriente de base de Q
3
, (b)
la resistencia R
4
necesario para polarizar Q
3
, y (c) la impedancia a la base de Q
3
.
Supngase que h
femin
=100 y h
ie
=1K.

Solucin
(a) De la ecuacin 3.104

mA 75 , 3
100 1
mA 36 , 378
h 1
I
I
mn 3 fe
3 b
=
+
=
+
=

(b) de la ecuacin 3.105

= = 3,647K 100
36 , 378
0,6 - 0,6 - 15
4 R

(c) de la ecuacin 3.106 para el semiciclo positivo

K 16,808 2 (101)156,5 1K R
i3
= + = +

Para el semiciclo de tensin negativa

K 16,732 6 (101)155,7 1K - R
i3
= + =

Como podemos apreciar, no existe prcticamente diferencia entre las
impedancias presentadas en los diferentes semiciclos, ya que la diferencia es
inferior al 1%. La resistencia de polarizacin R
4
no es considerada dentro de la
impedancia de entrada ya que sta pasara a ser la resistencia de colector de la
etapa de ganancia de tensin. (ver Figura 3.23)

Estudiando el comportamiento del transistor Q
3
en continua y luego en
alterna, nos encontraremos con distintas rectas de carga, como podemos apreciar
en la figura 3-20



FIGURA 3-20

Segn puede verse, en el caso de no tener realimentacin, la resistencia
dinmica nos limitar la excursin de seal, ya que se alcanzar el corte del
transistor Q
3
antes de alcanzar la tensin de fuente. Esto no ocurre con
realimentacin, ya que el efecto de la carga del capacitor de paso a la carga
extiende el rango de tensin ms all de V
CC
, al crear una fuente negativa virtual
para el divisor resistivo de polarizacin. Lo ideal sera que se seleccione una
resistencia (R
3
+ R
L
) de manera que con la corriente de pico produzcan una cada
de tensin tal que coincidan las rectas dinmica y esttica.

CRITERIOS DE DISEO DE UN AMPLIFICADOR DE AUDIO

En todo diseo de un amplificador debemos partir de las condiciones de
contorno, que en gran medida estn dadas par los requerimientos de potencia, tipo
de generador de seal que excitar la etapa y, fundamentalmente, fuente de
alimentacin disponible, tipo de carga a excitar y temperatura ambiente mxima.
Nos referimos a la figura 3-11.
En primer trmino consideraremos la potencia exigida por la salida, siendo
esta P
o
. Con este valor, conociendo la carga R
L
podemos determinar la excursin
pico a pico requerida.

L o pp
R 2P 2 V =
(3.107)
Vcc 1.5Vcc
V
CE
Q
I
CQ
I
C
R
i1-2
I
CP max
Recta de carga de AC
sin realimentacin
Recta de carga
en continua Recta de carga
terica mxima
con
realimentacin


Con esta tensin pico a pico podremos asegurarnos que la fuente de tensin
es la adecuada para nuestro diseo. Por lo tanto

Las tensiones V
BE
y V
RE
son las cadas en los respectivos transistores y su
resistencia de emisor. El trmino de 2 voltios agregado, es el resguardo que se debe
tomar para que la excursin de tensin colector a emisor de los transistores no
entre en una zona de alta distorsin y saturacin. Por supuesto, esto har que el
rendimiento del amplificador disminuya.
Otra de las condiciones de contorno es el generador de excitacin. Este
tendr un nivel mximo de tensin a entregar y una impedancia de salida. En
funcin a esto, y considerando la mxima transferencia de potencia, tendremos lo
siguiente

Rin Rg = (3.109)

in
in g
g
i
R
R R
E
V
+
= (3.110)

2
E
V
g
i
= (3.111)

Figura 3.21

Con esto tendremos definido R
in
y V
i
. Ahora ya estamos en condicin de
determinar la ganancia que debe tener la etapa

g
pp
i
p
o
E
V
V
V
A = = (3.112)

Para el diseo de la etapa de salida podemos partir de las consideraciones
dadas en el ejemplo 3-3, pero si recurrimos a la realimentacin desarrollada en el
punto anterior, fig. 3-15, y estudiamos las curvas de la figura 3-20 veremos que,
aprovechando el efecto de la realimentacin, por el cual en el pico del semiciclo
negativo el extremo R
3
se encontrar a un potencial terico mximo de -V
CC
/ 2
respecto a tierra, con esto podremos aumentar los valores de resistencia en R
3
y R
2
.
Esto redundar en un menor requerimiento de corriente en el divisor resistivo en
reposo.
Para alcanzar un punto ptimo en la red de polarizacin, logrando la
ptima excursin de la seal dinmicas, trataremos de que la recta de carga
(3.108) 2Voltios V V V V V V
RE2 RE1 BE2 BE1 pp cc
+ + + + + =
R
g
R
in
+
-
V
i
Eg


esttica coincida con la dinmica. Para esto tendremos que igualar la ecuacin 3.99
a la carga esttica

) Dh (1 R 1)] (h R [ // R R R R R
fe L fe E 3 2 L 3 2
+ + + + = + + (3.113)

simplificando R
2
y R
L
unitaria nos queda

fe L fe E 3 3
Dh R 1] (h [R // R R + + = (3.114)

suponiendo en primera instancia que D es prximo a la unidad, y que el paralelo
R3//RE (1+h
fe
) es pequeo comparado con Dh
fe
R
L
debido a que R
E
<< R
L,
tendremos

fe L 3
Dh R R = (3.115)

con esta aproximacin podremos calcular R
3
en forma rpida. A partir de este
valor podremos calcular la corriente del divisor en reposo

CC BE
3 L
V / 2 V
I
R R
=
+
(3.116)

obtenido el valor de I podemos calcular el valor de R
2
, ya que en reposo debern
caer 1,2 V en las juntura Base-Emisor de Q
1
y Q
2
.

I
V + V
= R
BE2 BE1
2
(3.117)

Figura 3-22 : Amplificador con bootstrapping y control de polarizacin
Cc
Q
1
Q
2
R
L
R
E1
R
E2
Q
3
R
3
I
CQ
E
i
D
1
R'
2
I
R
Vcc


Como se observa en la figura 3-22, la resistencia R
2
puede reemplazarse por
un potencimetro y un diodo. El diodo reducir la resistencia dinmica presentada
por R
2
y el potencimetro permitir ajustar la corriente de reposo. La reduccin
de la resistencia R
2
, debido a la menor resistencia dinmica del diodo, permite
reducir la cada de tensin en R
E
, aumentando el rendimiento.
El prximo paso ser calcular la ganancia de la etapa de salida

2 il
L fe
i
o
R
R ) h D (1
E
V +
= (3.118)

Para el transistor excitador Q
3
tendremos fijada la polarizacin, ya que
I
C3
=I y la base tendr que estar a
2
V
V V V
cc
BE1 BE3 B3
+ + = (3.119)
la corriente de polarizacin de Q
3
ser
) h (1
I
I
fe3
B3
+
= (3.120)
y la impedancia de entrada de Q
3
ser

3 2 - il fe3 i3
h R ) h (1 R
ie
+ + = (3.121)

para afirmar estos conceptos desarrollaremos un ejemplo.

EJEMPLO 3-9

Se desea disear un amplificador de audio que deber desarrollar una
potencia de 15 watts sobre una carga de 8. El elemento de excitacin del
amplificador ser una cpsula de micrfono que entrega un mximo de 10 mV
pico, con una impedancia interna de 30K. Se posee una fuente de alimentacin
simple de 36 V
DC
y que es capaz de entregar una corriente de 3.0 Amp.
Temperatura ambiente mxima 60C. El rango de frecuencia debe ser f
L
=30 H
Z
y
f
H
= 40 KHz. Con estos datos, calcular inicialmente la etapa de salida con el
transistor de excitacin Q
3.
Utilizaremos un circuito bsico de realimentacin por
boostrapping como el de la figura 3-22 para la etapa de salida.

Solucin

Primero de todo debemos obtener, a partir de la potencia y el valor de la
carga, la tensin pico a pico que se debe desarrollar. De la ecuacin 3.107

Voltios 30.98 2x15x8 2 V
pp
= =

con este valor, estamos en condiciones de determinar si la tensin de fuente
disponible es suficiente. De la ecuacin 3.108 y tomando la cada en R
E
de
0,9Voltios para asegurar el corte


CC
V 30.98 0.6 0.6 0.9 0.9 2 35.98 Voltios = + + + + + =

Como podemos apreciar, ajustadamente tendremos la tensin necesaria, sin
dejarle margen de variacin a V
CC
. En el caso de que la fuente no tenga la tensin
requerida, se deber resignar potencia o bien obtener la fuente necesaria.
El prximo paso es obtener la corriente de colector pico

- -
CC BE RE
CP
L
V / 2 V V 18 0.6 0.9
I 2.0625 Amp
R 8

= = =
la corriente de reposo, en este caso, ser el 1% de I
cp
, por lo tanto

mA 20 mA 20.62 Amp
100
2.0625
100
I
I
CP
CQ
= = =

la corriente en el divisor de tensin, para un h
FEmin
=40, tendr que ser

mA 5
40
20
10
h
I
10 I
mn FE
CQ
= = =

Como la tensin de pico a desarrollar sobre la carga es de 15,49 V, se debe
tener en cuenta que la cada de tensin en R
3
debido a la corriente de pico en la
base de Q
2
para la excursin negativa de la tensin en la carga. Con el efecto de la
realimentacin, la excursin de seal har que aparezca una fuente virtual
negativa en el extremo de R
3,
debido

a la carga del capacitor Cc. Por lo tanto es
necesario partir de estas condiciones dinmicas para calcular el valor mximo que
debe tener R
3
.

CC BE2 RE Pico Pico
3
bpico
CC BE2 RE
bpico
V / 2 V V V ( V )
R
I I
V / 2 V V

I I
18V-0,6-0,9
291, 8
51, 56 5

+
=
+

Por otra parte R
3
mas R
L
deben proveer la tensin de polarizacin en
reposo con la condicin de un divisor resistivo, por lo que R
3
debe tambin cumplir
con un valor mximo

CC BE
3 L
V / 2 V
R R
I
= +

CC BE
3 L
V / 2 V
R R
I



=
3472 8
mA 5
6 , 0 18
R
3

Como se observa el valor mximo predominante est dado por la condicin
dinmica, por lo tanto, ste es el valor que se debe adoptar para el circuito de
polarizacin. A los efectos de encontrar un valor comercial, tomaremos a R
3
=
270. Con este valor podemos encontrar a R
2
a partir de la nueva corriente I de
reposo

CC BE2
3 L
V / 2 V 18-0,6
I 62, 59mA
R R 270 8
= = =
+ +

de donde = =
+
= 2 , 19
59 , 62
2 . 1
I
V V
R
2 BE 1 BE
2

tomando un valor comercial de 20. Ahora como utilizaremos un diodo en la red
de polarizacin, cuya resistencia dinmica es del orden de uno a dos ohmios,
debemos utilizar la mitad del valor calculado de R
2
, mas la resistencia dinmica
del diodo, para el clculo de R
E

R'
2
= R
2
/2 + r
d
= 10 +2 =12

Ahora calcularemos el salto proporcional que se incrementara la cada de
tensin en R
2
con la excursin pico, para un divisor resistivo real

'
R2 R2
CC BE2 CC BE p
V V
V / 2 V V / 2 V V
=
+ + +
(3.122)

2.18
18.6
1.2
34.1 V
'
R2
= =

0.98 1.2 - 2.18 V V V
R2
'
R2 R2
= = =

a este valor le aplicaremos un factor de correccin, debido a la cada de tensin V
D

y a la menor resistencia dinmica del diodo, que est dada por la relacin

2
2
R
' R
=
por lo tanto
588 , 0 98 , 0
20
12
V V
2 R
'
2 R
= = =

con este valor y empleando la ecuacin 3.75 tendremos

R2
E
Cp
V' 0.6 (0.588 0.6) V
R 0.576 0.56
I 2.0625 Amp
+ +
= = =


Normalmente, para poder ajustar la corriente de reposo se reemplaza a R
2

con un potencimetro. Q
3
tendr una corriente de colector de I = 62,59 mA y su
tensin de colector a emisor en el punto de reposo ser

CE3Q CC BE1 RE
V V /2 V V 17,4 Voltios = =

por lo tanto, el transistor disipar una potencia de

Q3 C3Q
P V I 17.4Vx 0.06259 A 1,089 Watts = = =

a este valor se debe aplicar un factor de seguridad de 1,10 a P
Q3
por estar operando
Q
3
en Clase "A".
Con este valor, seleccionaremos un transistor que a la temperatura de ope-
racin, dada como dato, pueda disipar esta potencia, suponiendo que el transistor
elegido tenga un h
femn
=70 para la corriente I; la corriente de base Q
3
ser
mA 0,894
70
A 0.06259
h
I
I
fe3mn
b3
= = =

La ganancia de tensin ser, para la etapa de salida, la dada por la ecuacin
3.118. para calcular sta, debemos calcular ahora la nueva D con el valor de R
3

usado, a partir de la ecuacin 3.94

0.925
0.56 x 41 270 12
270 12
D =
+ +
+
=

y con la ecuacin 3.96 calculamos la impedancia de entrada

15 , 325 303,92 21,23
36.99) (1 8 0.56] x 41 // 270) [(12 R
i1
= + =
+ + + =

con estos valores la ganancia ser

0.935
325,15
8 x 40) x 0.925 (1
A
2 1
=
+
=
la ganancia de la etapa seguidora Q
3
ser

0.99
R
R
h A
i3
2 i1
fe3 3
= =

por lo tanto la ganancia de la etapa Q
3

Q
1-2
ser

0.926 0.99 x 0.935 A A
3 2 1
= =

Con esto concluimos con los clculos de la etapa de potencia.



Proseguiremos ahora con el anlisis para el diseo de la etapa de ganancia
de tensin. La ganancia de tensin total de la etapa est dada por la ecuacin
3.112, y tendremos que

4 3 2 1
g
pp
o
A A A =
E
V
= A (3.123)
donde A
4
deber ser la ganancia de la etapa de tensin. Por lo tanto

3 2 1
o
4
A A
A
= A (3.124)

en la figura 3-23 observamos el amplificador con la etapa de ganancia de tensin

FIGURA 3-23

Esta etapa de dos transistores Q
5
y Q
4
deber poseer una ganancia como la
dada por la ecuacin 3.124, y adems debe presentar una impedancia de entrada
igual a R
g
.
Comenzaremos el anlisis con la resistencia R
C4
. Esta resistencia estar
fijada por I
b3
y la cada de tensin en la base de Q
3
que viene, por arrastre del
diseo de la etapa de salida. La corriente que circular por R
C4
deber ser, por
criterio de diseo, diez veces mayor que I
b3
. Por lo tanto, R
C4
ser

Cc
Q
1
Q
2
R
L
R
E1
R
E2
Q
3
R
3
I
CQ
D
1
R'
2
Vcc
R
C4
R
E4
Q
4
R
4
R
8
R
C5
C
2
R
E5
R
2
R
1
Rg
C
1
Eg
Q
5
I
C4
I
B3
I
C5
R
i4
R
i5


b3
BE3 BE1 cc
C4
10I
V V 2 / V
R

= (3.125)

Esto nos est fijando la corriente I
c4
, lo que nos fijar la corriente I
b4

fe4mn
b3
b4
h
I 10
= I (3.126)

La cada de tensin en R
E4
no puede ser muy grande, ya que esto limitara la
excursin de seal de la salida ya que sta es un seguidor emisor y deber seguir la
excursin del colector de Q
4
. En reposo, se selecciona esta cada de tensin 0,5V
que da una estabilidad de polarizacin razonable. Con esto, el valor de R
E3
queda
fijado por

C4
E4
I
V 0.5
R = (3.127)

Con esto ya podemos calcular la ganancia de la etapa Q
4

i4
i3 c4
fe4 Q4
R
R // R
h = A
(3.128)
donde R
i4
es

) R // (R // R ) h (1 h R
4 8 E4 fe4 4 i4
+ + =
ie
(3.129)

Ahora, indefectiblemente, la ganancia de Q
5
est fijada por

Q4
4
Q5
A
A
= A (3.130)

y la ganancia de A
Q5
ser

i5
c5 i4
fe5 Q5
R
R // R
h = A (3.131)

Pero R
i5
est fijado por las condiciones de contorno y debe ser igual a R
g
, por lo
tanto, como
) R // (R // R ) h (1 h R
2 1 E5 fe5 5 i5
+ + =
ie
(3.132)

el valor de R
E5
est condicionado a lo que seleccionemos en el paralelo R
1
con R
2
.
De esto se tendr que encontrar un valor de compromiso para no afectar la
estabilidad de Q
5
. Volviendo a la ganancia de Q
5
, el nico valor que no se
encuentra acotado es R
C5
, por lo tanto



i5
fe5
Q5
C5 i4
R
h
A
R // R = (3.133)

de donde

) h / R (A R
R ) h / R (A
R
fe5 i5 Q5 i4
i4 fe5 i5 Q5
C5
= (3.134)

Por ltimo, nos queda calcular las capacidades de paso. Para un
L

determinado, se calcula C
3
en funcin de la constante de tiempo

L 2 1 o
L
3
R + R
1
= C

(3.135)

donde

2 1 fe
2 1 fe L 3 2 fe3 3 c4
2 1 E 2 1 o
h
)] h (1 R R [R // ] h / ) h [(R
R R
ie
+ + + +
+ = (3.136)

A las capacidades restantes, que por lo general son pequeas comparadas con C
3
,
se las calcula para que corten una dcada por debajo de
L
, a los efectos de que no
exista coincidencia de ceros de la funcin transferencia total en baja frecuencia y
con esto evitar posibles oscilaciones

L L
1
g i g
1 1
10 10
C = =
R +R 2R
( (

(3.137)

puesto que por diseo R
g
= R
i5
.
Por otra parte

L
2
c5 i4
1
10
C =
R +R
(

(3.138)

Con esto habremos concludo el diseo.

EJEMPLO 3-10

Partiendo de las condiciones de contorno del ejemplo 3-9, concluir el diseo
calculando la etapa de ganancia de tensin. Este ejemplo est desarrollado a los
efectos de visualizar los problemas de adaptacin de impedancias y su implicancia
en el condicionamiento de la ganancia de la etapa, y las posibles soluciones en
configuraciones circuitales acopladas capacitivamente.

Solucin


El primer paso es determinar la ganancia total del amplificador, para luego
calcular la ganancia de la etapa de tensin. De la ecuacin 3.123

3.089 10 x 3.089
mV 10
Voltios 30.89
A
3
o
= = =

de la ecuacin 3.124 tendremos la ganancia de la etapa de voltaje

3443
0.897
3.089
A
4
= =

Como sta es una ganancia muy grande, necesitaremos un amplificador de, por lo
menos, dos etapas. Tomaremos inicialmente la etapa que observamos en la figura
3-22 ahora iniciamos el clculo de R
C4
, tomando la ecuacin 3.125

1142.8
10x1.47mA
0.6)V 06 (18
R
C4
=

=

El transistor Q4 tendr una disipacin de

mW 275 V x18.7 mA 14.7 V x I P
CEQ C4 4
= =
Con este dato podemos elegir el tipo de transistor a usar, con lo cual, de las curvas
tomaremos el h
fe4mn
. Para este caso, supondremos que el h
femn
=100.
Con esto calculamos I
b4

mA 0.147 =
100
mA 14.7
= I
b4

por lo establecido en la ecuacin 3.127 tendremos

34 =
mA 14.7
V 0.5
= R
E4

tomando como dato del manual un h
ie
= 2K, podemos calcular la R
i
a la entrada
de Q
4
, pero primero debemos calcular el paralelo R
8
//R
4

725 =
0.748K + 23.7K
0.748K x 23.7K
= //R R
748 =
mA 1.47
V 1.1
=
10I
V
= R
K 23.7 =
mA 1.47
V 34.9
=
mA 1.47
V 1.1) (36
=
10I
V V
= R
4 8
b4
B4
4
B4
B4 CC
8
- -



Ahora calcularemos la resistencia de entrada

R
i4

640 = 639.65 = 725 // 34)) x (101 + (2K = R
i4

Como la resistencia de entrada R
i5
la tenemos fijada por diseo, ya podemos
estimar cul ser la mxima ganancia de tensin que puede aportar Q
5
.
Supondremos un h
fe5
=200 y h
ie
5
=1 K

4.27 =
30000
640
200 =
R
R
h =
R
R
h = A
i5
i4
fe5
i5
L
fe5 Q5max

para esto an no hemos considerado la carga de R
C5
que disminuir esta ganancia.
Ahora calculamos A
Q4

i4
c4 i3
fe Q4
R
R // R
h A =

K 12.95 500 303.6 x 41 h R 1) (h R
3 ie 2 1 i fe3 i3
= + = + + =

por lo tanto
164 =
640
1142.8 // K 12.95
100 = A
Q4

Ahora hacemos el producto A
Q4
A
Q5

700.28 4.27 x 164 A A
Q5 Q4
= =

Como podemos observar, sta es una ganancia muy inferior a la que se requiere.
Con esto caemos en la cuenta de que se requerir una etapa adicional para
aumentar la ganancia. A los efectos de esto, podemos, o bien adicionar otra etapa
de ganancia de tensin, o bien agregar un seguidor de emisor a la entrada para
reducir la R
i5
, con lo que lograramos ms ganancia a la entrada. Elegiremos un
seguidor emisor a la entrada, porque con esto lograremos mayor estabilidad del
amplificador ya que la etapa Q
6
tendr un polo a frecuencias elevadas, donde la
ganancia total ya ser inferior a la unidad. Si tenemos en cuenta que la impedancia
de entrada del seguidor es h
fe
R
E
, eligiendo una R
E
=1000, nos da amplio margen
para la red de polarizacin de entrada del seguidor. Por lo tanto la salida del
seguidor podr aportar sin inconvenientes la corriente de polarizacin de Q
5
. En la
figura 3-24 tendremos el esquema completo para realizar los clculos.
Suponiendo un h
fe
=200 y h
ie
6
=8K

K 201 // R5) // (R6 =
(201)1K] + [8K // R6) // (R5 =
] R ) h + (1 + [h // ) //R (R 30k = R = R
E6 fe6 ie6 6 5 g i6

de donde


35.26K
30K) (201
201K x 30K
R6) // (R5 =
=

FIGURA 3-24

Ahora debemos calcular los puntos de trabajo de Q
5
y Q
6
y las resistencias que nos
dar la ganancia buscada. Como A
Q4
tiene una ganancia de 164, la ganancia de A
Q5

deber ser
21
164
3443
A
A
A
Q4
4
Q5
= = =

Como sta es la primera etapa de ganancia, la excursin de tensin deber ser

V 0.21 21 x 10mV A V
Q5 in
= =

as que la cada de tensin que debemos dar a Q
5
, de V
CE
, deber ser un voltio
mayor para evitar que el transistor entre en la zona de saturacin, por lo tanto
V
CEQ5
= 1,21V.
Para calcular R
C5
partimos de que

i5
i4 c5
fe5 Q5
R
R // R
h 21 A = =

donde
) h + (1 R + h = R
fe5 E5 5 ie i5

Cc
Q
1
Q
2
R
L
R
E1
R
E2
Q
3
R
3
I
CQ
D
1
R'
2
Vcc
R
C4
R
E4
Q
4
R
4
R
8
R
C5
C
2
R
E5
R
6
R
5
Rg
C
1
Eg
Q
5
I
C4
I
B3
I
C5
R
i4
R
E6
Q
6
Ria


como tenemos una indeterminacin, nos aprovechamos de usar la aproximacin de
clculo de realimentacin

1 h
h
R
R // R
A
fe5
ie5
E5
i4 C5
Q5
+
+
=

1 + h
h
21
R // R
= R
5 fe
ie 4 i 5 C
5 E

Suponiendo R
C5
= R
i4
640 segn un criterio de mxima transferencia de
potencia
26 . 10
201
1000
21
320
R
5 E
=

750 1K // 10(201)] + [1K = )]//R h + (1 R + [h = R
06 fe5 E5 ie5 i5
=
Ahora comprobaremos si nos da la ganancia

85 =
750
320
200 =
R
R // R
h = A
i5
i4 C5
5 fe Q5

Con esto, ya tenemos definidos los valores para verificar si obtendremos la
ganancia necesaria
3443 940 . 13 164 x 85 A A
4 Q 5 Q
> = =

El hecho de obtener una ganancia superior a la requerida nos beneficia, porque se
puede realizar una realimentacin que nos dar mayor estabilidad.
Para calcular R
5
y R
6
debemos encontrar los puntos de polarizacin de Q
5
y Q
6

72 . 53
10 640
21 . 1 36
R R
VC Vcc
I
5 E 5 C
5 E
5 C
=
+
=
+
=
- -

V 73 . 1 10 x 72 . 53 x 10 6 . 0 6 . 0 I R V V V
3
5 C 5 E 6 BE 5 BE 6 B
= + + = + + =

por lo tanto
K 995 K 26 . 35
V
Vcc
R
B
5
= =
K 55 . 36 K 26 . 35
V V
Vcc
R
B cc
6
=
=
Las capacidades las calculamos con las respectivas constantes de tiempo

f 576
30 x 28 . 6 ) 8 2 . 1 (
1
) R R (
1
C
L L 2 1 o
3
=
+
=
+
=



f 88 . 0
3 x 28 . 6 x K 60
1
10
R 2
1
C
L
g
1
= = =
f 5 . 41
3 x 28 . 6 x 2 x 640
1
10
) R R (
1
C
L
4 i 5 c
2
= =
+
=

Como ltima consideracin prctica, debido a la dispersin de valores de los
componentes, se hace necesario practicar un ajuste en la polarizacin, para
obtener la tensin exacta de V
CC
/2 a la salida en reposo. Esto ltimo se logra
haciendo ajustable a la resistencia R
4
, por lo que la reemplazaremos por un
potencimetro de preajuste, de un valor algo mayor al valor calculado.

ANALISIS DE UN AMPLIFICADOR DE SIMETRIA
CUASICOMPLEMENTARIA

Q
3
Q
4
R
3
R
4
E
i
RL
-Vcc
0,6V
e
b
c
Q
1
Q
2
R
1
R
2
Cc
+Vcc
1,2V
e
b
c
R
e1
R
e2

Figura 3-25: Amplificador de Simetra Cuasi Complementaria

Estos amplificadores nacieron como consecuencia de que, originariamente,
no era factible el obtener transistores de silicio PNP de gran potencia. En la
actualidad es posible la obtencin de aquellos, pero cuando se maneja una potencia


muy grande, es preferible la utilizacin de este esquema debido a que se dificulta la
obtencin de pares complementarios con las caractersticas idnticas.
Por lo tanto, utilizando transistores PNP de silicio de baja potencia, en
configuracin de Darlington inverso, con un transistor NPN de potencia, se logr el
circuito indicado en la figura 3-25.
Como podemos observar, los transistores Q
1
y Q
2
configuran un transistor
compuesto Darlington, mientras los transistores Q
3
y Q
4
configuran un transistor
compuesto Darlington inverso.
Estos transistores compuestos conformarn un circuito de simetra
complementaria, considerando que dentro de la lnea punteada encontraremos
transistores, cuyos terminales corresponden a los puntos indicados en la figura 3-
25. La diferencia apreciable, aparte de la elevada ganancia de corriente, reside en
que tendrn diferente cada de tensin base a emisor, ya que en la base de Q
3

tendremos slo una juntura con respecto a la salida.

Por esto ltimo, tendremos que R
2
R
3
. Como el potencial en el punto 1 debe ser
igual al del punto 2 e igual a nivel de tierra para E
i
=0, se deber cumplir que

4 3 2 1
R + R = R + R para
CC CC
-
V V
+
= (3.139)

Comenzaremos con el anlisis de seales positivas, tal que Q
1
y Q
2
estarn en su
zona activa y, Q
3
y Q
4
estarn cortados. Para poder realizar el estudio
correspondiente emplearemos el modelo de la figura 3-26

Figura 3-26

|
|
.
|
\
|
+
=
i
i 1
i 1 2
i
1 b
R
R // R
R // R R
E
I (3.140)

R
3
R
4
R
2
R
1
h
ie1
h
ie2
R
L
C
1
C
2
C
e
1
e
2
b
1
b
R
in
R
i
I
I
b1
I
b1
h
fe1
I
b2
h
fe2
I
L
+
V
0
-
I
L
= I
b1
+ I
b1
h
fe1
+ h
fe2
(I
b1
+ I
b1
h
ie1
)
= I
b1
h
fe2
( 1+h
fe1
)
e
Ei
+
Vi
-


Para poder calcular R
i
partimos de considerar la tensin Vi en el punto b.
Haciendo la ecuacin del lazo

L 1 fe 2 fe 1 b 2 ie fe 1 b ie 1 b i
R ) 1 + h ( h i + h ) 1 + h ( I + h I = V (3.141)

de donde

L 1 fe 2 fe 2 ie 1 fe 1 ie i
R ) 1 h ( h h ) 1 h ( h R + + + + = (3.142)

La impedancia de entrada al punto 1 ser

in 3 4 2 i 1
R (R R ) //(R R // R ) = + + (3.143)

La ganancia de corriente a la entrada de base de Q
1
ser

) h + 1 ( h + ) h + 1 ( =
I
I
= A
2 fe 1 fe 1 fe
b1
o
2 - 1 i
h
fe1
h
fe2
(3.144)

La ganancia de corriente a la entrada de la etapa, es decir, en el punto 1 ser la del
divisor de corriente por la ganancia a la entrada de la base de Q
1
.

R
3
R
4
R
1
R
2
R
i
I
1
I
2
I
b1
Ciclo positivo
I

FIGURA 3-27: Distribucin de corriente de entrada

1 b 2 1
I + I + I = I (3.145)

| |
|
|
.
|
\
|
+
+ +
=
i
i 1
1 i 2
4 3 1 i 2
1 b
R
R // R
R // R R
) R R //( ) R // R R ( I
I (3.146)

Por lo tanto, la ganancia de corriente para la etapa ser



) h 1 ( h ) h 1 (
R // R R
) R R //( ) R // R R (
Ri
R // R
I
I
A
2 fe 1 fe 1 fe
1 i 2
i 3 1 i 2 i 1 o
i
+ + +
+
+ +
|
.
|
\
|
= = (3.147)

Como R
1
es mucho menor que R
i
, la ganancia de corriente del Darlington se ver
disminuda por este factor.
La ganancia de voltaje ser

in
L
i
i
o
2 - 1
R
R
A =
E
V
= Av 1 (3.148

Para las seales negativas el estudio es similar. En este caso, los transistores Q
1
y
Q
2
estarn cortados, y Q
3
y Q
4
conducirn en su zona activa. El modelo
incremental para la entrada de seal negativa lo observamos en la figura 3-28.

R
2
R
1
R
3
R
4
h
ie3
h
ie2
R
L
C
3
C
e
3
b
3
b
R
in
R
i
I
I
b3
I
b3
h
fe3
I
b4
h
fe4
I
L
+
V
0
-
e
Ei
+
V
i
-
C
4
h
ie4
e
4
b
4
Ciclo Negativo

Figura 3-28

La impedancia de entrada a la base de Q
3
ser

[ ]
L fe3 fe4 fe3 ie3 4 - 3 i
R h h + ) h + (1 + h = R (3.149)

Como podemos apreciar, aqu no interviene h
ie4
. La impedancia total de entrada
dada por el circuito de entrada en paralelo con R
i

) R // R + R //( ) R + R ( = R
4 - 3 i 4 3 1 2 in
(3.150)

La ganancia de corriente tambin se ver afectada por el circuito de entrada

3 b 4 3
I + I + I = I (3.151)



R
2
R
1
R
4
R
3
R
i
I
3
I
4
I
b3
Ciclo negativo
I

Figura 3-29

|
|
.
|
\
|
+
+ +
=
i
i 4
i 4 3
i 4 3 1 2
3 b
R
R // R
R // R R
) R // R R //( ) R R ( I
I (3.152)

Por lo tanto, la ganancia de corriente de la etapa ser

[ ]
I
h h + ) 1 + h ( I
=
I
I
= A
3 fe 4 fe 3 fe 3 b o
i
(3.153)

Reemplazando I
B
dada en la ecuacin 3.152 en la ecuacin 3.153

| |
3 fe 4 fe 3 fe
i 4
4 3
i 4 3 1 2 o
i
h h ) 1 h (
Ri
R // R
Ri // R R
) R // R R //( ) R R (
I
I
A + + |
.
|
\
|
+
+ +
= =

La ganancia de tensin ser

in
L
i 34 v
R
R
A = A 1 (3.155)

Como podemos apreciar, la ganancia de corriente se ve afectada por las
resistencias de la red de polarizacin. A los efectos de evitar esta perdida de
corriente de la seal de entrada, se reemplazan las resistencias R
1
y R
4
con fuentes
de corriente que nos entregan la corriente adecuada para la polarizacin, y a su
vez, nos ofrece una alta resistencia a la seal, y las resistencias R
2
y R
3
se
reemplazan por dos y un diodo respectivamente dejando el circuito como se
observa en la figura 3-30.



Q
1
Q
2
R
1
R
L
+Vcc
1,2V
0,6V
1 2
e
e
b
c
c
Q
3
Q
4
R
3
b
R
e1
R
e2
R
2
R
4
R
8
R
5
R
6
D
1
D
2
I
1
I
3
Icp
-Vcc
c

Figura 3-30: Amplificador de Simetra Cuasi Complementaria con polarizacin
por fuente de corriente y diodos

DISEO DE UNA ETAPA CUASI-COMPLEMENTARIA

En la figura 3-31 podemos observar una etapa prctica de un amplificador
de simetra cuasi-complementaria. En este caso la ganancia de corriente no se ver
afectada ya que, en comparacin con el caso anterior, las resistencias R
1
y R
4
han
sido reemplazadas por los transistores Q
5
y Q
6
, que presentarn las resistencias de
sus colectores, y que de por s, es una impedancia muy alta. R
2
es un potencimetro
que nos permitir ajustar la corriente de reposo.
Los diodos D
1
y D
2
nos permiten polarizar los transistores de salida presentando
una baja resistencia dinmica, y a su vez nos proporciona una compensacin
parcial contra las variaciones de tensiones de base a emisor de los transistores, con
la temperatura.
Para el clculo de la etapa de salida se procede de la misma forma que la
indicada anteriormente en la simetra complementaria, con las diferencias de: que
debemos tomar los transistores Q
1
y Q
2
como un transistor compuesto de 1,2 V de


tensin de polarizacin en base, y Q
3
y Q
4
como un transistores compuesto PNP de
0,6 V de tensin base a emisor.

Q
1
Q
2
R
5
E
i
R
L
+Vcc
1,2V
0,6V
1 2
e
e
b
c
c
Q
3
Q
4
R
6
b
Cc
R
e1
R
e2
R
2
Q
5
Q
6
R
fcc
R
7
R
8
R
9
C
1
R
f
C
2
R
g
D
1
D
2
I
5
I
6
Icp
I
8
I
7
I
fcc
I
f
R
10
c

Figura 3-31 : Amplificador de simetra casi complementaria con
realimentacin en CD y AC independiente

El clculo de la red de polarizacin, en este caso, se hace de la siguiente
forma: el transistor Q
5
, que trabaja como fuente de corriente, deber entregar
como mnimo un 20% ms de la corriente necesaria en el pico de corriente de base
Q
1
. Con esto nos aseguramos que Q
5
drene la corriente requerida por Q
1
en el pico
de la excursin de seal.
Para el clculo de Q
5
tenemos

Cp
C5
fe1mn fe2mn
1, 2I
I
h h
= (3.156)

Para lograr la mxima excursin de seal debemos reducir al mnimo la
cada de tensin en R
5
, por lo que como valor de compromiso se toma que


V
R5
=0,5V , con esto se logra una estabilidad razonable de la fuente de corriente,
con respecto a los cambios de temperatura, aunque como ya veremos, al tener el
circuito una realimentacin de continua, tendr una buena estabilidad trmica .
Por lo tanto

5 c
5
I
V 5 , 0
= R (3.157)

para calcular el potencimetro R
2
tendremos

5 C
E CQ 2 D 1 D 3 BE 2 BE 1 BE
2
I
R I 2 V V V V V
R
+ + +
- -
(3.158)

en donde el valor de la resistencia ajustable R
2
se elige un 50% mayor a este valor.
En reposo, por el transistor Q
6
deber circular una corriente I
6
=I
5
, por lo tanto,
siguiendo el mismo criterio que para R
5
, pero con la salvedad que para el caso de
saturacin de Q
6
, ste drenar la siguiente corriente

5
mn 4 fe mn 3 fe
cp
5 p 6
I 2
h h
I
I I + = (3.159)

Si queremos una limitacin simtrica de excursin, debemos tomar la cada en
reposo para R
6
de 0,25V. Por lo tanto

R
6

5 C
I
25 , 0
(3.160)

La red de polarizacin R
7
-R
8
se calcula en base al criterio comn de los divisores
de tensin
5
7
fe5mn
I
I 10
h
= (3.161)

Para el clculo de la red R
9
-R
10
-R
fcc
partimos de la misma premisa.
Partiendo de la Ec. 3.161 calculamos las resistencias R
7
y R
8
.

7
5 BE
7
I
5 , 0 + V
= R (3.162)
7
BE5 cc
8
I
0,5 - V - V
= R (3.163)

Para el clculo de R
9
, R
10
y R
fcc
partimos de la definicin el punto 1, que deber
situarse a una tensin intermedia de la tensin que el punto 2 en reposo, de manera
que exista circulacin adecuada de corriente de polarizacin y no cargue
demasiado la salida.


I
8
= 10
femn
6
h
I
(3.164)

R
10
=
8
6 BE
I
v 25 , 0 + V
(3.165)

Considerando que debe existir equilibrio, la resistencia de realimentacin
R
fcc
sirve para estabilizar la tensin del punto 2 en reposo. Por lo tanto, ahora
podemos calcular las resistencias R
9
y R
fcc
. Tomando como criterio el que en R
fcc

caiga la mitad de la tensin, tendremos con ello un valor de resistencia
relativamente alto, por lo cual, hace que el valor requerido de C
1
sea
moderadamente bajo, atendiendo razones de costo.

( )
8
BE CC
9
I
0,25V - V - 4 / V
R = (3.166)
8
cc
fcc
I
4 / V
R = (3.167)
El capacitor C
1
se debe calcular para que la constante de tiempo de una
frecuencia de corte de la realimentacin de continua, sea por lo menos tres dcadas
por debajo de la frecuencia de corte inferior a la del amplificador. Por lo tanto

| | ) R R //( R f 2
1000
C
10 9 fcc L
1
+
= (3.168)
si bien esto da una respuesta en continua muy baja, es suficiente para responder a
los cambios trmicos.
Concluido el clculo de las resistencias, estamos en condiciones de calcular
la ganancia y la impedancia de entrada. La impedancia presentada por la fuente
de corriente est definida por la resistencia que presenta el colector

G E
G E
c o
R R
) - 1 ( R R
r R
+
+
=

(3.169)

donde para el caso de Q
5
tendremos
) R // R ( R
h / ) R // R ( R
r R
8 7 5
fe 8 7 5
c 5 o
+
+
= (3.170)

por lo general, este valor, en el caso de transistores de silicio de seal, tiene un
valor de 1 a 10 M. La resistencia de carga que ver Q
6
para excursin de seal
positiva ser
d 2 5 o 1 i 6 C
r 2 + R + ) R // 2 - R ( = R (3.171)

como el valor de R
il-2
ser del orden de las decenas de K, la resistencia que ve Q
6

ser aproximadamente
6 C
R
2 - 1 i
R (3.172)



ya que R
2
y r
d
son por lo general despreciables frente al valor de la impedancia de
entrada de Q
1
-Q
2
.
La impedancia de entrada de Q
6
ser sin realimentacin de seal, pero
considerando que est actuando la realimentacin de continua, es decir, el punto 2
se encuentra a tierra a las frecuencias de seal

| | | | ) h 1 ( R h // R // R R
6 fe 6 ie 9 10 in
+ + = (3.173)

por lo tanto, la ganancia de tensin de la etapa ser, sin realimentacin,

2 - 1
in
2 - 1 i
6 fe v
i
o
A
R
R
h = A =
V
V
(3.174)

como A
1-2
es aproximadamente unitaria, podemos tomar directamente la ganancia
de Q
6
.
Ahora analizaremos el efecto de la realimentacin, que, como podemos
observar, es el tipo salida paralelo a entrada paralelo.
La red de realimentacin nos dar la ganancia con realimentacin

g
f
i
fv
R
R
E
Vo
A = = (3.175)
y para concluir el diseo de la etapa debemos calcular la capacidad de
acoplamiento Cc. Para el clculo, y debido a que Cc debe presentar una tensin
estable V
CC
/2, se toma su frecuencia de corte una dcada por debajo de la
frecuencia inferior a manejar por el amplificador. Por lo tanto

) R + R ( f 2
10
= C
L o L
c
(3.176)

y por ltimo, la capacidad de acoplamiento de entrada se calcula en funcin a la
frecuencia inferior de trabajo y la impedancias sin realimentar

METODO DE PROTECCION CONTRA CORTO CIRCUITO DE LA SALIDA

La probabilidad de que se produzca un corto circuito de la salida a tierra es
relativamente grande. Tambin existe la probabilidad de un cortocircuito a
fuente, pero este es el menos frecuente. Es por esto, que debemos crear algn
dispositivo que limite la corriente de salida. Esta limitacin de corriente depender
de las condiciones normales de carga para funcionamiento del amplificador. Para
un transistor dado, la disipacin mxima del mismo limitar la mxima corriente
que permitir el transistor, dependiendo esto de la cada de tensin a travs del
colector. Este voltaje depende de la condicin de carga o del corto circuito. Para
condiciones de carga normal, la potencia en el transistor Q
1
de la figura 3-32 ser
la dada por



D1 0 0 L E1
P I V - I (R R )
+
( = +

(3.177)

Figura 3-32 : Simetra Complementaria con polarizacin con fuentes de corriente.

Si diferenciamos esta ecuacin para I
0
e igualamos a cero, obtendremos el valor de
I
oL
al cual se dar la mxima disipacin de Q
1
. Esta corriente es la que se toma
como lmite para la operacin de carga normal, y est definida por

+
mx 1 D
E L
+
oL
V
P 2
=
) R + R ( 2
V
= I (3.178)

De esto podemos obtener la R
L(mn)

E1
(mx) 1 D
2
(mn) L
R -
P 4
V
R
+
= (3.179)

Pero esta es la condicin normal de funcionamiento. La condicin que debemos
estudiar es la mas frecuente de cortocircuito a tierra, o una fuerte carga capacitiva.
Supongamos ahora que Q
1
de la figura 3-32 debe entregar su corriente I
L(max)
a
travs de un corto a tierra. Si despreciamos a R
E
por su valor reducido, la
corriente mxima que puede entregar sin quemarse el transistor ser

Q
1
Q
2
R
L
R
E2
R
E1
Vcc
V
0
Ei
a
b
c
I
b1
I
b2
D
1
-Vcc
I
0
R
2
R
g


D1(mx)
0Lmite
P
I
V
+
= (3.180)

Si el corto circuito es a alguna de las fuentes de alimentacin, el lmite de corriente
ser

D1(mx)
0Lmite -
P
I
V -V
+
= (3.181)

Como podemos observar, tendremos tres opciones para elegir a qu
condicin queremos proteger los transistores de salida. Por lo general, se opta por
la intermedia, que es la condicin de mayor probabilidad de que ocurra, y que es la
de corto a tierra.
Una forma comn de proteccin en la gran mayora de los diseos
existentes, es la de usar resistencias-fusibles en lugar de R
E
. Estas, por lo general,
son resistencias PTC de alambre que se quemarn abriendo el circuito. Pero esta
es una proteccin destructiva. Si queremos una proteccin activa debemos
adicionar elementos al circuito.
Un mtodo de limitar la corriente es la de colocar resistencias en los
colectores, pero esto no es muy til, ya que reducir notablemente la excursin de
seal y por ende el rendimiento del amplificador.
Existen dos circuitos simples que aportan una buena proteccin y son fciles
de implantar. Uno de estos es el indicado en la figura 3-33.
Figura 3-33 : Simetra Complementaria con limitacin de corriente de salida con
circuito a diodos
Q
1
Q
2
R
L
R
E2
R
E1
Vcc
V
0
Ei
a
b
c
I
b1
I
b2
-Vcc
I
0
R
g
D
1
D
2
D
4
D
3


El circuito de la figura 3-33 presenta un control limitador de corriente,
usando la no linealidad de los diodos, para enclavar la corriente de salida por
medio de D
2
y D
4
. Estos operarn de la siguiente forma: los diodos D
2
y D
4
estarn
normalmente cortados a excepcin de que, por ejemplo, para la seal positiva, la
cada de tensin en R
E1
supere el umbral del diodo D
2
. En este caso, D
2
empezar a
conducir y, por lo tanto, toda corriente adicional aportada por la fuente de
corriente I
1
se drenar a travs de D
1
y D
2
, limitando la corriente a la base del
transistor Q
1
. Lo mismo ocurrir para el semiciclo negativo con R
E2
y los diodos D
3

y D
4
, limitando la corriente a Q
2
. La limitacin ocurrir para cuando se alcance la
siguiente igualdad

V
D1
+ V
D2
= V
BE1
+ I
oL
R
E1
(3.182)

Por lo tanto, para una corriente lmite dada para el caso de un corto a tierra

+
(mx) D1
BE1 D2 D1
E1
V
P
V - V + V
= R (3.183)

Si bien esto funciona correctamente, tiene la desventaja que no tiene un corte neto
debido a la curva del diodo.
Otro aspecto negativo es que el lmite de corriente es dependiente de la
temperatura, ya que el umbral viene dado por la cada de tensin en el diodo D
2
.
Esto ltimo, si bien nos da un umbral variable, produce un cambio de manera
negativa con la temperatura, as que reducir el valor de corriente lmite cuando la
temperaturas se incrementa, que puede ser beneficioso en el caso de sobre
temperatura. No obstante la limitacin de corriente que produce este circuito debe
considerarse que los transistores debern disipar toda la potencia que implica esta
corriente y la cada de tensin de fuente. Esta disipacin la podemos despejar de la
Ec. 3.183

El circuito de la figura 3-34 trabaja de manera similar al circuito anterior,
con la diferencia que cuando alcance la tensin umbral, el transistor Q
3
aumentar
la variacin de cambio de corriente, lo que hace que el codo de limitacin sea ms
pronunciado. Otro tanto ocurre para Q
4
, en el semiciclo negativo.
En este caso al igual que en el circuito a diodo, se producir una
disminucin del umbral de corriente, debido a las variaciones de la tensin base a
emisor de los transistores del circuito de limitacin. Esta variacin, se puede
calcular en funcin a tomar como base una cada tpica en R
E
de 600mV, para la
mxima corriente en la carga. Si tomamos el valor tpico de variacin de -2mV/C
en la cada de tensin base a emisor, el decremento de corriente en el valor lmite
viene dado por

( )
0 0
I
mV 600
t C / mV 2
I

= (3.184)

si por ejemplo la variacin es de 20 C el decremento en la corriente lmite ser del
6,66 %. Es por esto que el clculo de la corriente lmite es conveniente tomarla en
la mitad del rango de trabajo del amplificador. Si existiese algn requerimiento en


el que se deba mantener el lmite de corriente en forma constante, dentro del rango
de temperatura de trabajo del amplificador, se deber recurrir al uso de
resistencias de coeficiente negativo en las resistencias de emisor R
E
.

Figura : 3-34 : Simetra Complementaria con limitacin de corriente por circuito
con transistores

El clculo de la potencia a disipar por los transistores del circuito de proteccin
est dado por su condicin de excitacin, es decir en saturacin. Por lo tanto estos
transistores debern ser seleccionados por la corriente mxima que deban drenar.
Dentro de la eleccin de los mismos, es conveniente utilizar los de ganancia de
corriente de colector lo ms grande posible, de esta manera de obtiene un corte
ms abrupto.

Q
1
Q
2
R
L
R
E2
R
E1
Vcc
V
0 c
I
b1
I
b2
-Vcc
I
0
Q
3
Ei
a
b
R
g
Q
4
D
1
D
2

Amplificadores de Potencia Clase B

Uploaded by

Document Information

Original Description:

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Amplificadores de Potencia Clase B

Uploaded by

Copyright:

Available Formats

Amplificadores de Potencia

You might also like