Univerzitet u Nisu

Elektronski fakultet
kolska godina 2012-2013



Seminarski rad

Programabilno Logiki Kontroleri


Predmet: Mehatronika

Profesor: Goran orevi
Asistent: Milo Petkovi


Studenti:
Mladen Petrovi 13400
Marko Trifunovi 13855









2

SADRAJ
Sadraj ..................................................................................................................................................................................... 1
UVOD ....................................................................................................................................................................................... 3
Hardverske komponente PLC-a............................................................................................................................................... 6
PLC: Kompatibilnosti CPU-a i I/O ........................................................................................................................................ 6
Opto-Izolovani Disktretni Ulazni i Izlazni Moduli ................................................................................................................ 9
Releji, Kontraktori, Starteri ............................................................................................................................................... 11
Brojai i Tajmeri ................................................................................................................................................................ 12
Programiranje PLC-a ............................................................................................................................................................. 12
Leder programiranje ............................................................................................................................................................. 12
Rang .................................................................................................................................................................................. 13
Bit naredbe ........................................................................................................................................................................ 14
Bit naredbe za definisanje uslova ..................................................................................................................................... 14
Bit naredbe za postavljanje vrednosti izlaza ..................................................................................................................... 15
Bit triger naredba .............................................................................................................................................................. 16
Kontakti ............................................................................................................................................................................. 16
Start/stop kolo .................................................................................................................................................................. 20
Literatura............................................................................................................................................................................... 22
3

UVOD
Programabilno logiki kontroleri (PLC) je standardna kompjuterska platforma koriena u
industriji za upravljanje, fabrici za automatiku, kod automatskih maina i u aplikacijama za
kontrolu procesa. PLC je razvijen zbog potrebe automobilske industrije. U ranim 1960-im
godinama, General Motors korporacija je konstatovala da fiksirani paneli logikih releja nisu
dovoljno fleksibilni za potrebe industrije. Kada je novi model automobila zahtevao razliitu
sekvencu logikog upravljanja, ponovno povezivanje kontrolnih panela je zahtevalo dosta
vremena i kompanija je kasnila sa novim modelima. Zbog ovog problema zahtevano je da
logika relacija izmeu I/O ureaja bude softerska umesto fiksirane. Ovo je bio poetak PLC-a.
PLC igra veoma vanu ulogu u industrijama automake. Evolucija automatike moe da se
predstavi slikom 1. PLC je zamenio fiksirane panele logikih releja. Trenutno se koristi
umreavanje velikih razmera izmeu PLC-a u industriji i preduzeima, to se moe fiziki
dostavljati svetu.
b)
c) d)

Slika 1: Evolucija upravljanja u industriji i uloga PLC-a: (a) manualne (rune) proizvodne uloge u industriji,
(b) automatizovana proizvodnja korienjem fiksiranih panela logikih releja, (c) automatizovana proizvodnja
korienjem PLC-a, (d) umreena automatizovana proizvodnja korienjem PLC-a i PC-a.

Fizika forma svih PLC-a je ista, iako postoji mnotvo proizvoaa. Sastoji se od asije u
kojoj su montirani slotovi standardne veliine za dodavanje (prikljuivanje) I/O intefejs jedinica
(Slika 2). Tipina PLC asija poseduje napajanje i CPU modul koji je prikljuen na osnovi
magistrale. asija moe imati vie slotova (npr. 4 slota, 7 slota, 10 slota). Softver i alati koji se
koriste za razvijanje PLC ukljuuju notebook PC, serijski ili eternet komunikacioni interfejs i
kablove, takoe softver koji e da povezuje to okruenje (Slika 3). U zavisnosti od I/O
mogunosti , CPU brzine, funkcionisanja programa, PLC je kategorisan u etiri velike sekcije
(Slika 2). Bilo koji I/O interfejs moe biti prikljuen slotovima. Svaki interfejs i napajanje su
obezbeeni sa prikljukom za asiju. Tipina I/O jedinica koju virtualno podrava bilo koja PLC
4

platforma ukljuuju diskretne ulazne i izlazne module, analogne ulazne i izlazne module, broja
velike brzine i tajmer module, serijske komunikacione module, mrene komunikacione module
(npr. DeviceNet, CAN, ProfiBus), servo motor kontrolne module i steper motor kontrolne module.
Za zadatu aplikaciju, potrebna I/O jedinica se selektuje i insertuje se u slotove. Ako je potrebna
promena aplikaciji, dodatni I/O moduli mogu se dodati jednostavnim insertovanjem u dostupne
slotove u glavnoj asiji ili u dodatnoj asiji.

a)
Slika 2: PLC hardver konfiguracija i komponente: (a) drugaije PLC
kategorije u odnosu njihovih I/O kompatibilnosti i CPU brzine, (b) PLC
CPU asija i tri dodatne I/O asije.





Svaki I/O modul zauzima odreeni deo memorije kod PLC-a. Na primer, 16-point
diskretni ulaz zauzima oko 2 bajta prostora u memoriji PLC. etvorokanalni 12-bitni analogno-
digitalni (ADC) konvertor zauzima 4*12=48 bita=6 bajta memorijskog prostora. Drugim reima,
kada se lokacija svakog modula u PLC asiji poznaje, I/O svih modula je zapamen u memoriji
PLC-a. Onda prema logici PLC-a, ti memorijski prostori se koriste.
Iako su postojale razne tvrdnje da e u srednjim 1980-im PLC izumreti i da e personalni
raunar (PC) zauzeti kontrolu u industriji, PLC nastavlja da jaa na tritu. U sledeoj listi su
navedene neke komparacije izmeu PLC kontrole i PC kontrole nad sistemima.

1. PLC ima modularni dizajn. Ako drugaiji tip I/O signala treba da se
procesuje, sve to je potrebno jeste dodati jedan drugaiji I/O interfejs
modul i modifikovati softver. tavie I/O moduli poseduju terminale
neophodne za umreavanje terena. Sistemi koji koriste PC, zbog razliitih
I/O, moramo da insertujemo drugaiju PC karticu i obezbedimo odvojeni
terminal za umreavanje koji se konektuje na PC karticu. Ovo predstavlja
problem u nestandardnom procesu umreavanja.

2. PLC ima hrapav dizajn koji je pogodan za gruba industrijska okruenja,
visoke temperature, prainu, vibracije.



b)

5

3. Za programiranje PLC-a se najvie koristi ladder logiki dijagrami koji
koriste milioni ininjera irom sveta. Ovo je jedna od najveih prednosti
PLC-a. Iako ladder logiki dijagrami (LLD) ne zahtevaju programiranje
slino programiranju na PC-u, dobro je uspostavljen, dokazan je da
funkcionie u redu i veliki broj inenjera moe da radi na njemu. Razlog
zbog ega se naziva ladder logiki dijagram, jeste zato sto logiki program
podsea na merdevine.

Trend koji se posmatra u industriji nije konkurencija izmeu PLC-a i PC-a, ve njihova
zajednika korist. PC se koriste paralelno sa PLC-om na dva razliita nivoa.

1. PC se koriste ze umreavanje i kao korisniki ureaji (Slika 1 (d). Slika
3).

2. PC implementira logiku kontrolu, zamenjujui CPU na PLC-u, dok PLC
obezbeuje I/O interfejs (Slika 3). U ovoj konfiguraciji PLC poseduje I/O
module i skener modul koji aurira I/O izmeu PLC asije i PC-a. PC
implementira logiku kontrolu koja moe da se razvije koristei bilo koji
programski jezik za PC platformu npr. C, Basic, ili grafike programe
specifine za PLC. Kljuna stvar jeste da operativni sistemi na PC-u postaju
robusni i jeftiniji , tako da kombinacija PC-a i PLC-a moe biti prihvaena u
industriji irom sveta.
















Slika 3: Tipino, PC se koristi za off-line programiranje, kao i za on-line debagiranje i nadgledanje (npr. koristei
RS-232 serijski interfejs). PLC se koristi kao mozak koji kontrolie sistem tako to implementira logiku kontrolu, i
obezbeuje sredstva za I/O interfejs. PC se koristi za logiku implementaciju u stvarnom vremenu. PLC se samo
ponaa kao I/O ureaj i obezbeuje I/O komunikacionu magistralu izmeu PLC-a i PC-a koristei ita karticu.
6

HARDVERSKE KOMPONENTE PLC-A
PLC: Kompatibilnosti CPU-a i I/O

Moda najvei razlog za uspeh PLC-a na industrijskom tritu je injenica da hardver
skoro svih PLC-a ima slian dizajn. Hardverski dizajn je baziran na osnovi koja sadri napajanje i
komunikacionu magistralu. Prikljueni ulazno/izlazni moduli na jedan od slotova proizvode
neophodan elektrini kontakt za napajanje kao i za interfejs (Slika 2, Slika 3). Svakom PLC-u je
potrebno napajanje i CPU ili ita karticu ako se koristi u komibinaciji sa PC-em. Tada se I/O
kartice insertuju u slotove. Slotovi formiraju elektrini interfejs izmeu I/O modula i magistrale
PLC-a na osnovi. Magistrala se sastoji od etiri velike grupe linija: linije za napajanje, linije za
adresiranje, linije za podatke, linije za kontrolu. Korisnik ne mora da brine o detaljima
magistrale jer je interfejs izmeu CPU-a i svih I/O modula za odreeni tip PLC-a je postavljen od
strane operatera i korisnik nema mogunost modifikacije. Jezgro relanog vremena PLC-a i
korisnikog programa je sortirano u memoriji. Memorija moe biti ROM (read-only memory),
EPROM (elecrically programmable ROM), EEPROM (ereasable electrically pogrammable ROM), ili
RAM sa baterijom (random access memory).
Svaki I/O vrh (point) od svake jedinice mora da poseduje jedinstvenu adresu na
magistrali PLC-a. I/O adresa je generalno bazirana na broju asije, broju slota i broju kanala.
Tipino jedan PLC moe podrati izmeu tri do pet asija. U svakoj asiji moe biti od 4 do 15
slota. U svakom slotu moe postojati samo jedan I/O modul. Na primer, adresa od 16-pointnog
diskretnog modula u glavnoj asiji, broj treeg slota mogao bi se odrediti na osnovu adresnog
koda asije-Slota-IO kanala: 1-3-n, gde n moe imati vrednost od 1 do 16 predstavljajui 16
I/O kanala na modulima. Slino, I/O moduli koji imaju interfejs za analogni signal postavljaju
svoje I/O vrednosti u memoriju PLC-a. Trebamo zapaziti da PLC sa tri asije, 12 slotova u svakoj
asiji, i sa podrkom 16-pointnog diskretnog I/O modula u svakom slotu, moe podrati ukupno
3*12*16=576 diskretnih I/O. Slino, isti PLC moe podrati sledee kombinacije diskretnog i
analognog I/O:

1. Osam kanala od 16-bita A/D konvertora (8*16= 128 bita)
2. Osam kanala od 16-bita D/A konvertora (8*16= 128 bita)
3. Trista dvadeset diskretnih I/O kanala (320 bita)

Gore je spomenuto da je glavna prednost PLC-a velika raznovrsnost I/O modula koji su
dostupni u standardnoj formi. Hardverski interfejs od jednostavnog diskretnog I/O modula ima
istu teinu kao i interfejs of I/O modula za posebnu upotrebu. Svi se montiraju na jedan od
slotova PLC asije. Ovaj standardni hadver interfejs se pokazao kao veoma znacajna prednost.
I/O podaci udrueni sa I/O modulima su memoriski-postavljene na adresu CPU-a. Dole je lista
I/O interfejsa koji je dostupan za veinu PLC-a.

1. Diskretni ulazi za AC i DC signale.

2. Diskretni izlazi za AC i DC signale. Svaki diskretni I/O modul sadri 8, 16 ili 32 I/O
vrhova (points) i odreeni su razliitim naponom za DC je 5V, 12V, 24V za AC module je
120VAC, 240VAC.

3. Analogni ulazni moduli (ADC ima odreeni raspon napona, struje i rezolucije 0-5 VDC,
0-10 VDC, od -10 do +10 VDC, 4-20 mAmp, 0-10 mAmp, 10-bita, 12-bita, 16-bita).

4. Analogni izlazni moduli (DAC ima odreeni raspon napona, struje i rezolucije).

7

5. Tajmer i broja moduli. Hardver tajmer modul moe biti programiran da generie ulaz
u PLC, takoe da generie i izlaz do ureaja kada proe odreeno vreme. Boja modul se koriste
da broje pulseve. Na primer, ON/OFF stanje tranzicije formira senzor koji broji broj zubaca na
zupaniku. Pulsevi formiraju optiki enkoder kori moe biti ulaz u modul brojaa da meri
pomeraj.

6. Moduli brojaa velike brzine se koriste za brojanje pulseva visoke frekvencije i za
detektovanje kratkih perioda.

7. Programabilni prekida modul se koristi da emulira funkciju mehanikog prekidaa.
Mehaniki set prekidaa postavlja ON/OFF na izlaze kao funkciju osovine. U mehanikom
sistemu, stanje izlaza je odreeno od strane oblika prekidaa. U programabilnom modulu
prekidaa ove funkcije su programabilne, kao i funkcija senzora pozicje signala.

8.Modul interfejsa senzora termoelektrine baterije.

9. PID kontroler modul (npr. zatvorena pretlja kontrolera temperature)

10. Moduli za kontrolu kretanja (servo motori, steper motori) koriste se kontrolu
zatvorenog servo kretanja. Aktuatori mogu biti elektrini motor ili hidraulini ventil i pojaala.
Modul kontrole kretanja alje ili eljeni broj pozicije pulsa kao pozicionu komandu motoru ili alje
naponsku komadu proporcionalnu eljenoj brzini ili torziji u zavisnosti od pojaala. Za operacije
sa zatvorenom petljom, oni imaju interfejs pozicionog senzora.

11. Veina PLC-a podrava standardni modul ASCII/BASIC. Ovaj modul obezbeuje RS-
232 serijski interfejs kao i odvojeni procesor koji podrava BASIC programski jezik. BASIC
program je uskladiten u modulu RAM-a sa baterijom. PLC sa ASCII/BASIC modulom praktino
je kontroler sa dualnim procesorom. Merdevinasta (ladder) logika koja je pokrenuta u glavnom
CPU-u i BASIC program koji je pokrenut u ASCII/BASIC modulu komuniciraju jedan sa drugim
preko predefinisane memorije za razmenu podataka. Komplikovana matematika kalkulacija
koja moe biti sloena da se kodira u merdevinastoj (ladder) logici moe da se implementira sa
ASCII/BASIC modulom.

12. Gospodar i rob moduli itaa kada se PLC koristi kao I/O interfejs stanica, logika
kontrola se implementira od strane master kontrolera (dodatnog PCL-a ili PC-a).

13. Mreni komunikacioni modul (DeviceNet, CAN, ProfiBus, Ethernet, RS-232-C, itd.).
PLC je sve vie deo velikog mrenog kontrolnog sistema. Mnogi nazovi fieldbus komunikacioni
protokoli su dostupni.

14. Ostale posebne fukcije modula kao pomuen logiki modul. Mnoge nove posebne
fukcije su jo u procesu dodavanja PLC-u.

Mreni komunikacioni protokoli pogodni za kontrolu sistema u realnom vremenu, kao
DeviceNet, menjali su hardversku konfiguraciju kontrolnog sistema PLC poslednjih godina (Slika
4). Sve vie i vie I/O ureaja (individualni senzori, starter motori, kontroleri sa zatvorenom
petljom) se proizvode sa mrenim interfejsom. Stoga I/O ureaji vie ne zahtevaju da budu
iano povezani sa I/O modulom asije PLC-a. Umesto toga, svaki I/O ureaj se konektuje na
zajedniku komunikacionu magistralu. Ovo redukuje broj ica koje su potrebne za povezivanje
izmeu I/O ureaja i PLC-a. Aplikacija za programiranje se ne menja, osim sto u pozadini postiji
mrena komunikacija u stvarnom vremenu koja je nezavisna od programa i programera.

8




























Slika 4: Mreni PLC sistem: tri sloja komunikacione mree. Na najniem nivou, jednostavan I/O ureaj
konektovan na mreu (npr. DeviceNet) koristei T-konektorske kablove. Dodajui nov I/O sistemu jednostavno
zahteva ureaj i konektorske kablove za zajedniki mreni kabl. Drugi nivo kontrole mree (Eternet/IP). Konano
trei nivo je mrea celog preduzeca (Eternet).
9

Kontrola mrenog PLC-a redukuje trokove umreavanja, distribuira inteligenciju na
lokalne ureaje, i ini sistem I/O lak za nadogradnju (Slika 4). Kada je nov I/O ureaj je dodat,
nije potrebno dovoditi ice od I/O ureaja do PLC asije, ve komunikacione ice od I/O ureaja
jednostavno konektovati na komunikacionu magistralu koristei T-tip konektor.

Opto-Izolovani Disktretni Ulazni i Izlazni Moduli

Najee korieni I/O tipovi u PLC-u su diskretni (dva stanja ON/OFF) tipovi ulaza i
izlaza. Diskretni ulaz moe imati obnavljajue ili neobnavljajue stanje (ON/OFF) DC ili AC
komponente strujnog kola. Slino, izlaz moe imati mogunost ON i OFF za DC i AC komponente
strujnog kola. Tipian napon koji je potreban za ulaz i izlaz strujnog kola su u nizu od 5 VDC do
48 VDC ili 120 VAC do 240 VAC. U cilju da se hardver PLC-a elektrino izoluje od visokog napona
I/O ureaja, interfejs izmeu magistrale PLC-a i I/O ureaja je obezbeen kroz optiki spojene
prekidake ureaje (LED, fototrazicije).
Slika 5 pokazuje etiri tipa opto-izolovanih I/O modula koji su korieni kao interfejs za
dva stanja ulaza i izlaza (DC i AC strujnog kola) ureaja na PLC-u.












Slika 5: Opto-izolovani ulaz i izlazmodula interfejsa dva
stanja (ON/OFF, obnavljajue/neobnavljajue) ureaja: DC
ulaz, AC ulaz, DC izlaz, AC izlaz. Meu DC ulaznim i
izlaznim modulimaoni koji su ocenjeni sa 5 VDC nazvani su
TTl ulazni i TTl izlazni moduli.









10

Slika 6: Umreavanje PLC I/O
modula na ureaje: (a) AC ulazni
modul, (b) AC izlazni modul, (c)
DC ulazni modul, (d) DC izlazni
modul

Kada stanje obnavljanja/neobnavljanja kod AC ulaznog strujnog kola je integrisano,
ispravlja strujnog kola je postavljen na opto I/O modul zbog konverzije u DC strujni reim i
energiju (drive) u LED. Otpornik u kolu ograniava koliinu struje koja protie kroz LED. Svetlost
koju LED emituje ukljuuje fototranzistor na PLC-u. Slino, DC i AC izlazi se ukljuuju ili
iskljuuju od strane PLC-a vodei fototranzistor ka PLC-u. Za DC izlaze, LED navodi
fototranzistor. Za AC izlaze LED navodi phototriac. Iako na slici nije sve prikazano vano je
napomenuti interfejs opto-I/O modula u vrstom stanju takoe pridruuje ostale funkcije koje su
korisne za kontrolne sisteme kao npr. prekida za smanjivanje odskoka u strujnom kolu i zatitu
od visokog napona.
PLC I/O moduli obezbeuju isti tip I/O interfejsa u grupama od 8, 16 ili 32 vrha (points),
npr. 8-pointni DC ulazni modul, 16-pointni AC izlani modul. Slika 6 prikazuje tipino
umreavanje I/O modula. Ako DC I/O modul dobija struju od I/O ureaja i konektuje je na
zajedniku magistralu, ovo je nazvano zajedniko sleganje. Ako I/O modul obezbeuje struju do
I/O ureaja i ako je drugi terminal od I/O ureaja konektovan na zajedniku magistralu. Naziva
se zajedniki izvor.

11

Releji, Kontraktori, Starteri

Releji, kontraktori i starteri su elektromehaniki prekidai. Kroz princip elektromagnetnog
impulsa, dobija se mehaniko kretanje. Mehaniko kretanje se koristi za otvaranje/zatvaranje
prekidaa koji se koristi a kontrolu protoka struje.
Relej je elektromehaniki prekida. Najee je korien kao prekida za kontrolu struje u
kolu. Ima dva stanja ON i OFF (Slika 7), Relej se koristi za konekciju elektrine linije sa
kontaktima. Elektrino je ekvivalentan mehanikom (runom) prekidau koji se takoe koristi za
kontrolu struje u kolu. Prvenstveneo ima dva glavna dela:

1. Kontakt za konekciju u glavnom elektrinom kolu (zbog ukljuivanja ili iskljuivanja
glavne linije)

2. Kalem koji upravlja klip mehanizmom koji pomera kontakte

Osnovni princip upravljanja poinje od solenoida. Savijanje provodnika formira kalem.
Kontrola napona je primenjena na kalemu, zbog toga to razvija strujnu proporcionalnost zbog
kontrole napona i to obezbeuje otpronost na savijanje. Kalem onda generie elektromagnetno
polje. Kao rezultat elektromagnetnog polja klip se pomera. Kada na kalemu padne napon
elektromagnetno polje postaje nula i kljip se pomera nazad zbog efekta opruge. Kod releja,
kretanje klipa je konektovano za sam mehanizam tako da gradi ili prekida konekciju sa
kontaktom. Klip moe biti konektovan zbog aktivacije veeg broja izlaza u glavnoj liniji.
Osnovni dizajn releja zahteva da kalem bude pod naponom da bi kontakti ostali aktivni.
Varijacije u dizajnu ukljuuju relej sa zadrkama. U ovom dizajnu relej koristi dva kalema: jedan
za zadravanje i drugi za poputanje. Relej pod naponom aktivira kontakte i pomera klip. Onda
mehanikim zadrkama mehanizam se zakljuava i odrava kontakt konektovanim. Zbog toga
kalem se ne mora biti konstantno pod naponom, kada se odpuste mehanike zadrke aktivira se
drugi kalem.
Kontraktori imaju isti princip rada i slian dizajn kao releji. Glavna razlika je da su oni
mehanike komponente. Napon na glavnoj liniji i strujni kapacitet koji su sprovedeni od kontakta
su jai nego klasa kontakta kod releja (Slika 7).


Slika 7: (a) Operetivni principi kod releja, kontraktora i startera, (b) Slika kontraktora.


12

Starteri su slino dizajnirani kao releji, osim to oni mogu imati zatitu od jae struje kao i
Glatki start. Zatita od preoptereenja je se ugrauje bazirana na relaciji izeu temparature i
kontakta na materijalu. Kada je struja dosta jaka za produeni period vremena bimetalni
materijal lomi kontakt. Starteri se koristi kod motora.

Brojai i Tajmeri

Kada logika kontrola zahteva da se akcija desi nakon odreenog kanjenja,onda
koristimo brojae ili tajmere. Ako je kanjenje zasnovano na brojanju neega, onda se broja
koristi. Ako je kanjenje zasnovano na vremenu, koristimo tajmer. Treba biti naglaeno da se
funkicje tajmera i brojaa mogu implementirati u hardver kao samostalni moduli ili kao PLC I/O
moduli ili u softveru koristei generalnu svrhu I/O. Hardver koji se zasniva na tajmeru i na
brojau nudi veu veu frekvenciju brojanja i veu rezuluciju tajming funkcije od one koja se
moe softverski implemencirati. Hardverski tajmeri i brojai mogu se isto koristiti i kao deo
fiksirane kontrole kola bez implementacije PLC softvera. Samostalni hardverski moduli brojaa i
tajmera imaju tri vea kola: (1) kolo za napajanje, (3) kolo za kontrolu, (3) izlazno kolo. Kolo za
napajanje je potrebo da bi se napajali moduli brojaa i tajmera. Kolo za kontrolu je signal koji se
koristi da bi aktivirao modul. Za broja, to je tranzicija signala iz jednog stanja u drugo (OFF/ON
ili ON/OFF). Za tajmer, to je signal koji poinje proces tajming perioda. Jednom kad se aktivira,
tajmer moe da radi do odreenog vremenskog perioda, ili se operacija tajmera nastavlja sve
dok je u stanju ON ili je suspendovan dok je u stanju OFF. Broja i tajmer poseduju podeene
vrednosti. Kada broja odbroji do podeene vrednosti izlazno kolo se dovodi u stanje ON. Kada
tajmer izmeri da je podeena vrednost vremena preena od trenutka kada je tajmer aktivan,
izlazno kolo se dovodi u stanje ON. Izlazno kolo tajmera i brojaa je slino kao izlazno kolo
releja. Elektrini kontakt kao izlazna akcija moe biti postavljen (ON) ili razbijen (OFF).

PROGRAMIRANJE PLC-A
Svaki PLC ukljuuje softver koji omoguava komunikaciju izmeu PLC-a i PC-a, program
za PLC aplikaciju, debager, preuzimanje i testove. .
Imamo tri glavna tipa programskih jezika za PLC.

1. Ladder logic diagrams (LLD) slui za emulaciju fiksne strukture fiksiranih panela
logikih releja. Najvie se koristi.
2. Boolean language lista naredbi koja je slina sa BASIC programskim jezikom.
3. Flowchat language koristi grafike blokove. Za razliku od prva dva naina
programiranja ovo programiranje zahteva veu intuiciju. Iako se ovaj nain
programiranj razvio u prethodnim godinama, LLD je i dalje dominantan jezik.


LEDER PROGRAMIRANJE
Ako se PLC posmatra kao mikroprocesorski sistem, to on i jeste, onda bi se moglo
oekivati da se za njegovo programiranje koriste standardni programski jezici. Meutim, ako se
poe od injenice da je PLC projektovan kao namenski mikroprocesorski sistem za upravljanje i
nadzor rada nekog procesa, I da u skladu sa tim ima poseban operativni sistem koji obezbeuje
periodino ponavljanje sken ciklusa, onda je logino oekivati da je za njegovo programiranje
razvijen i poseban programski jezik.Kao to je ve ranije istaknuto, PLC je poetno razvijen sa
idejom da zameni relejne sisteme. To znai da se oekivalo da on realizuje odgovarajuu
vremensku sekvencu logikih operacija. Pored toga, uspena primena PLC-a u praksi, zahtevala
je i da se njegovo programiranje prilagodi tehnici koja je
13

svim korisnicima relejnih sistema dobro poznata. Iz svih ovih razloga, za projektovanje PLC-ova
razvijen je programski jezik zasnovan na leder (lestviastim) dijagramima leder programski
jezik.

Rang

Jedna programska linija leder jezika sastoji se iz niza grafikih simbola (programskih
naredbi) koji predstavljaju razliite logike elemente i druge komponente kao to su tajmeri i
brojai, koji su poreani du horizontalne linije rang (rung) koja je na oba kraja spojena sa
dvema vertikalnim linijama. Prema tome, leder dijagram ima izgled lestvica, odakle potie i
njegov naziv (ladder lestvice). Svaki rang leder dijagrama sastoji se iz dva dela. Na levoj
strani ranga nalazi se uslov izraen u formi kontaktne (prekidake) logike, dok se na desnoj
strani ranga nalazi akcija koja treba da se izvri ukoliko je uslov ispunjen (true) (Slika 8).
Uslov Grafiki simboli na levoj strani ranga odnose se ili na stanja signala koji
predstavljaju fizike ulaze PLC-a, i ije su vrednosti tokom ulaznog dela sken ciklusa smetene u
input image file, ili na stanja internih promenljivih, ije su vrednosti smetene u odgovarajuim
datotekama. Svaki simbol predstavlja jednu unarnu binarnu operaciju kojoj je pridruena
odgovarajua tablica istinitosti. Uz grafiki simbol naznaava se i adresa promenljive koja
predstavlja operand. Pri ispitivanju istinitosti uslova smatra se da se nad svim simbolima u
jednoj liniji (redna, serijska veza) obavlja logika I operacija. To znai da je uslov istinit ukoliko
je svaki pojedinani iskaz istinit. Na levoj strani ranga dozvoljena su i granjanja (paralelene
veze). Pri ispitivanju istinitosti uslova paralelene veze se tretiraju kao logika ILI operacija. To
znai da e iskaz predstavljen nizom paralelnih grana biti istinit, ako bar jedna od grana sadri
istinit iskaz. Potrebno je da se istakne da leva strana ranga moe biti formirana i tako da na njoj
nema ni jednog simbola. U tom sluaju smatra se da je uslov koji se na taj nain definie uvek
istinit.
Akcija Grafiki simboli na desnoj strani ranga odnose se ili na fiziki izlaz (promenljive
smetene u output image file, koje e biti prenete na izlaze kontrolera u toku izlaznog dela sken
ciklusa) ili na interne promenljive, ije su vrednosti smetene u odgovarajuim datotekama.
Svaki simbol predstavlja jednu naredbu koja se izvrava ako je uslov na desnoj strani istinit. Uz
simbol se naznaava i adresa promenljive ija se vrednost menja prilikom izvravanja naredbe,
ili koja na bilo koji drugi nain uestvuje u realizaciji naredbe (npr. otpoinjanje ili zaustavljanje
neke aktivnosti, skok na neki drugi rang, poziv potprograma itd.). Serijska veza na desnoj strani
ranga nije dozvoljena, dok paralelna veza oznaava da se vie razliitih naredbi izvravaju kao
rezultat ispitivnja istinitosti jednog istog uslova. U literaturi je uobiajeno da se i simboli koji
oznaavaju uslov i simboli koji oznaavaju akciju oznaavaju kao naredbe. Otuda je neophodno
da se istakne sutinska razlika izmeu naredbi uslova i naredbi akcije. Naime, izvravanje
naredbi uslova obavlja se tako to se u zavisnosti od vrednosti operanda, prema pridruenoj
tablici istinitosti, naredbi dodeljuje vrednost (0 ili 1). Dakle, naredbe uslova se izvravaju u
svakom sken ciklusa i rezultat njihovog izvoenja je vrednost naredbe. Za razliku od toga
naredbama akcije se ili dodeljuje vrednost nekoj promenljivoj ili izvrava neka druga
aktivnost. Ove naredbe se izvravaju samo ako je uslov koji im prethodi istinit (dodeljena mu
je vrednost 1). Pri tome se samim naredbama akcije ne dodeljuje nikakva vrednost.







Slika 8: Leder Rang

14

Leder program se izvrava u toku programskog dela sken ciklusa i to tako to se obrauje
rang po rang u nizu kako su oni definisani. U svakom rangu ispituje se istinitost uslova i ukoliko
je uslov istinit izvravaju se odgovarajue naredbe u desnom delu ranga. To znai da
promenljive na desnom delu ranga mogu menjati svoju vrednost samo jedanput u toku sken
ciklusa, i to upravo onda kada se odgovarajui rang ispituje. Potrebno je zapaziti, meutim, da
ukoliko se promenljiva na desnoj strani ranga odnosi na fiziki izlaz, vrednost izlaza nee biti
promenjena u istom trenutku vremena. Naime, za vreme programskog skena menjaju se samo
vrednosti promenljivih smetenih u slici izlaza. Tek kasnije, za vreme izlaznog dela sken ciklusa,
sve promenljive iz slike izlaza bie prenete na odgovarajue izlazne linije. Ista stvar vai i za
ulazne promenljive. Drugim reima, za vreme programskog skena ispitivanje istinitosti uslova
odnosi se na vrednosti promenljivih u slici ulaza, koje su tu upisane za vreme ulaznog dela sken
ciklusa koji je prethodio programskom skenu, a ne na trenutne vrednosti promenljivih na
ulaznim linijama. Naravno, svi uslovi i naredbe koji su vezani za interne promenljive izvravaju
se u trenutku skaniranja pojedinog ranga.

Bit naredbe

Bit naredbe su, kao to samo ime kae naredbe iji su operandi bitovi. Sa gledita lokacije
operanada, to znai da se oni najee nalaze u datoteci 3 (bit file), digitalnim ulaznim ili
izlaznim datotekama (input image file 1 ili output image file 0) ili u korisnikim datotekama bit
tipa. Pored toga, adresirani operand moe da se nalazi i u bilo kojoj drugoj datoteci u okviru koje
je mogue adresirati pojedini bit. Za vreme programskog skena u okviru bit naredbi ispituje se
stanje pojedinog bita, ili se njegova vrednost postavlja na 1 (set) ili na 0 (reset).

Bit naredbe za definisanje uslova

Ove naredbe se postavljaju na levoj strani ranga i definiu uslov koji se odnosi na stanje
bita ija je adresa definisana u naredbi. Kao rezultat izvoenja naredba dobija istinosnu vrednost
true (istinit) ili false (neistinit).
XIC - Examine if closed (ispitivanje da li je kontakt zatvoren)


XIO - Examine if open (ispitivanje da li je kontakt otvoren)








Potrebno je da se zapazi da se ovom naredbom vrednost bita ija je adresa a moe
promeniti samo jedanput za vreme sken ciklusa. Ova vrednost ostae neizmenjena sve do
sledeeg sken ciklusa, kada e se pri skeniranju odgovarajueg ranga ponovo ispitati uslov i
izvesti odgovarajua akcija.
15

Bit naredbe za postavljanje vrednosti izlaza

Ovim naredbama se bitu ija je adresa navedena u naredbi dodeljuje vrednost 1 ili 0.
Podsetimo se da se ove nardbe nalaze na desnoj strani ranga, to znai da e se one izvriti
samo ako je iskaz (uslov) na levoj strani ranga istinit.
OTE - Output energize (pobuivanje izlaza)








Potrebno je da se zapazi da se ovom naredbom vrednost bita ija je adresa a moe
promeniti samo jedanput za vreme sken ciklusa. Ova vrednost ostae neizmenjena sve do
sledeeg sken ciklusa, kada e se pri skeniranju odgovarajueg ranga ponovo ispitati uslov i
izvesti odgovarajua akcija.
OTL - Output latch (pamenje izlaza)



OTL naredbom se adresirani bit moe iskljuivo postaviti na 1. Naime za razliku od OTE
naredbe kojom se vrednost bita moe postavljati na 0 ili 1 svaki put kad se rang skenira, kod
OTL naredbe vrednost bita se postavlja (leuje) na 1 u prvom skenu u kome je uslov istinit.
Nakon toga ova naredba postaje neosetljiva na istinosnu vrednost uslova. To znai da e
vrednost bita ostati neizmenjena bez obzira na to kako se menja vrednost uslova.
OTU - Output unlatch (resetovanje izlaza)


OTU naredbom se adresovani bit moe iskljuivo postaviti na 0. Pri tome, vrednost bita se
postavlja (leuje) na 0 u prvom skenu u kome je uslov ispunjen. Nakon toga ova naredba
postaje neosetljiva na vrednost uslova.
Potrebno je da se istakne da se OTL i OUT naredba koriste uvek u paru, pri emu se u obe
naredbe adresira isti bit.




16

Bit triger naredba

OSR - One-shot rising (uzlazna ivica)

OSR naredba omoguava da se obezbedi izvodjenje neke akcije samo jedanput. Potrebno
je da se istakne da je ovo specifina naredba koja istovremeno pripada i kategoriji uslova i
kategoriji akcije. Naime ova naredba se postavlja u rangu izmeu dela koji predstavlja uslov i
dela koji predstavlja akciju. Kada se u toku sken ciklusa detektuje da je uslov promenio svoju
vrednost sa neistinit na istinit (uzlazna ivica) onda OSR naredba takoe dobija vrednost istinit
(to ovu naredbu svrstava u kategoriju naredbi uslova). Istovremeno se i bitu ija je adresa
pridruena toj naredbi dodeljuje vrednost 1 (po emu se ova naredba svrstava i u kategoriju
akcija). Obe ove vrednosti ostaju nepromenjene do sledeeg sken ciklusa, kada naredba dobija
vrednost neistinit, dok se adresirani bit postavlja na vrednost 0 ili 1 u zavisnosti od vrednosti
uslova. U narednim sken ciklusima vrednost naredbe ostaje nepromenjena sve dok se u uslovu
(koji predstavlja ulaz u OSR) ponovo ne detektuje prelaz neistinit/istinit.
Potrebno je istai da bit ija je adresa pridruena ovoj naredbi ne predstavlja vrednost
naredbe. Naime, ovaj bit se koristi kao interna promenljiva i slui za pamenje vrednosti uslova
koji prethodi OSR naredbi. Vrednost ovog bita je 1 ako je uslov istinit, odnosno 0 ako je uslov
neistinit. U tom smislu, sa aspekta dodeljivanja vrednosti bitu ija se adresa navodi u OSR
naredbi, ova naredba je identina sa OTE naredbom. Navedeni bit se moe nalaziti u bilo kojoj
bit-adresibilnoj datoteci izuzev datoteke ulaza i izlaza.
Vrednost koju dobija OSR naredba koristi se kao uslov za izvoenje naredbe akcije koja se
nalazi na desnoj strani ranga (neposredno iza OSR naredbe). Shodno tome, naredba akcije bie
izvravana po jedanput pri svakom prelazu uslova neistinit/istinit.
Iza OSR naredbe se moe nalaziti samo jedna naredba akcije.

Kontakti

Veina ulaza u PLC su jednostavni ureaji koji mogu biti u stanju ukljueno (on) ili u
stanju iskljueno (off). Ovakvi ulazi su prekidai i digitalni senzori koji detektuju uslove tipa:
objekat je prisutan, puno/prazno i td. U leder programu stanje prekidaa se ispituje naredbama
XIC, za normalno otvorene prekidae/senzore, i XOC, za normalno zatvorene prekidae/senzore.






Slika 9: Jednostavan leder dijagram
17

Prekida za zvono na ulaznim vratima je primer normalno otvorenog prekidaa. Pritiskom
na prekida, zvono se spaja sa izvorom napajanja, struje poinje da tee i zvono zvoni. (Ukoliko
bi smo za ovu namenu koristili normalno zatvoren prekida, zvono bi zvonilo za sve vreme dok
je prekida nepritisnut, a ne bi zvonilo samo dok je prekida pritisnut, to je oigledno neeljeno
ponaanje). Odgovarajui leder dijagram prikazan je na Slici 9. Program se sastoji iz samo
jednog ranga, koji u delu uslova sadri XIC naredbu, koja predstavlja prekida, a u delu akcija
OTE naredbu, koja predstavlja zvono. Ako je uslov taan (prekida pritisnut), akcija se izvrava
(zvono se pobuuje). Konceptualni prikaz PLC sistema za ovu namenu dat je na Slici 10 (iako je
sasvim jasno da za ovu namenu PLC predstavlja krajnje neracionalno reenje). Prekida je preko
eksternog izvora napajanja prikljuen na ulaz 1, dok je zvono, takoe preko eksternog izvora
napajanja, prikljueno na izlaz PLC kontrolera. Centralni deo slike prikazuje logiku po kojoj
procesor odreuje izlaz u zavisnosti od ulaza.

Slika 10: Konceptualni pogled na PLC sistem

Zamislimo senzor koji treba da detektuje prisustvo metalnog predmeta na pokretnoj traci.
I za ovu namenu, senzor sa normalno otvorenim kontaktima predstavlja logian izbor senzor
se ukljuuje kada metalni predmet doe ispred senzora; kada metalni proe, senzor ponovo
prelazi u iskljueno stanje.
Normalno zatvoreni prekidai/senzori se koriste kada treba obezbediti veu sigurnost
sistema. Ovakav prekida je u stanju zatvoreno (proputa struju) za sve vreme dok nije
pritisnut, dok se pritiskom na prekida njegovi kontakti otvaraju (struja ne tee). Alarmni sistem
je primer sistema gde je poeljno koristiti normalno zatvorene prekidae. Pretpostavimo da
alarmni sistem treba da detektuje otvaranje ulaznih vrata. Ova jednostavna funkcija se moe
ostvariti pomou normalno-otvorenog prekidaa (sluno kao u primeru zvona na ulaznim
vratima): kada se vrata otvore, prekida se zatvara i alarm se ukljuuje. Meutim, reenje sa
normalno-otvorenim prekidaem ima jedan ozbiljan nedostatak. Pretpostavimo da se prekida
pokvario ili da se ica kojom je prekida povezan sa PLC modulom prekinula. Oito, u tom
sluaju, alarm se nikada nee ukljuiti, bez obzira da li su ulazna vrata otvorena ili ne. Drugim
reima, vlasnik kue nije dobio informaciju da se sistem pokvario i zato nastavlja da koristi
sistem kao da je sve u redu.
Ispravno reenje je ono koje moe da obezbedi aktiviranje alarma kada se vrata otvore,
ali i onda kada sistem otkae. Bolja varijanta je da se alarm aktivira zato to je sistem otkazao,
iako nema provalnika, nego da je provala u toku, a alarm uti zato to je prekida pokvaren.
18

Ovakvo ponaanje se moe lako realizovati uz pomo normalno-zatvorenog prekidaa
otvaranje vrata i prekid ice (sluajan ili nameran) ima isti efekat: prekid strujnog kola.
Slina razmatranja imaju ak i vei znaaj kada se radi o industrijskim primenama, gde
otkaz neke maine moe uzrokovati veliku tetu ili povrede ljudi. Zato se prilikom projektovanja
sistema i razvoja leder programa posebna panja posveuje bezbednosti sa ciljem da u sluaju
otkazanja sistem bude postavljen u stanje koje e biti bezbedno za ljude i sam proces.
Razmotrimo sistem sa (Slike 11). Slika predstavlja proizvodnu eliju u kojoj radi robot.
elija je ograena ogradom sa jednim ulaznim vratima. Kao kontroler elije koristi se PLC. Da bi
se osiguralo da niko ne moe ui u eliju dok robot radi, iskorien je sigurnosni prekida. Ako
neko ue u eliju, PLC e detektovati da je prekida otvoren i ukljuie alarm. Za ovu namenu
treba koristiti normalnozatvoren prekida. Ako se ica koja povezuje prekida sa PLC
kontrolerom prekine, PLC e misliti da je neko uao u eliju i aktivirae alarm. Kae se da je
ovako projektovan sistem bezbedan na otkaze.








Slika 11: Obezbeenje proizvodne elije. (Normally Closed Switch Normalno zatvoren prekida)








Slika 12: Rang leder dijagrama sa normalno-zatvorenim prekidaem

Na Slici 12 je prikazan leder program za prethodno opisanu primenu. Leder program se
sastoji iz samo jednog ranga koji u delu uslova sadri XCI naredbu, koja predstavlja normalno-
zatvoreni prekida, a u delu akcija OTE naredbu, koja predstavlja alarm. Uslov e biti taan i
akcija e biti izvrena, ako je na odgovarajuem ulazu PLC modula prisutna 0, odnosno ako je
prekida otvoren, tj. pritisnut.
U istom rangu moe se nai vie od jednog prekidaa. Na primer, zamislimo mainu za
buenje rupa. Motor builice se ukljuuje pod uslovom da je predmet koji se bui prisutan i da je
operater pritisnuo oba sigurnosna prekidaa (Slika 13). Na Slici 14 je prikazan odgovarajui
leder program. Program se sastoji iz samo jednog ranga koji u delu uslova sadri serijsku vezu
tri XIO naredbi od kojih prva odgovara senzoru za detekciju prisustva predmeta, dok druge dve
odgovaraju sigurnosnim prekidaima. Seriska veza prekidaa realizuje logiki AND uslov (da bi
se akcija obavila, svi prekidai moraju biti ukljueni).


19








Slika 13: Builica sa sigurnosnim prekidaima





Slika 14: Rang leder dijagrama sa serijskom vezom prekidaa

esto se javlja potreba da se izlaz aktivira ako je ispunjen barem jedan od vie uslova.
Zamislimo zgradu sa glavnim i sporednim ulazom. Na oba ulaza postoje prekidai za zvono.
Pritisak na bilo koji od ova dva prekidaa ukljuuje zvono. Na Slici 15 je prikazan odgovarajui
leder program. Leder program se sastoji iz samo jedan rang, koji u delu uslova sadri grananje,
tj. dve paralelne putanje (ili uslova) koje mogu ukljuiti zvono. Grananje predstavlja logiku OR
operaciju nezavisnih uslova. Zvono zvoni ako je pritisnut prekida na glavnom ulazu ili prekida
na sporednom ulazu ili oba prekidaa istovremeno.






Slika 15: Rang leder dijagrama sa paralelnom vezom prekidaa.


U optem sluaju, rang leder dijagrama moe sadrati proizvoljnu kombinaciju redno i
paralelno vezanih prekidaa (Slika 16).
20

Slika 16: Rang sa redno-paralelnom vezom prekidaa

Start/stop kolo

Start/stop kolo se veoma esto koristi u industrijskim primenama. Na primer, maina
moe imati start prekida za poetak rada i stop prekida za zaustavljanje. Primer leder
dijagrama start/stop kola prikazan je na Slika 17. Start je normalno-otvoren, a Stop normalno-
zatvoren prekida. Pritiskom na prekida Start, uslov ranga postaje taan, a izlaza Y1 se
aktivira. Uoimo da se izlaz Y1 koristi i ulaz. S obzirom da je sada Y1=1, uslov ostaje taan, a
izlaz aktivan i nakon otputanja prekidaa Start. Pritiskom na prekida Stop, uslov ranga postaje
netaan, a izlaz se deaktivira. Poto je sada Y1=0, uslov ostaje netaan, a izlaz neaktivan i
nakon otputanja prekidaa Stop. Da bi se izlaz ponovo aktivirao potrebno je ponovo pritisnuti
taster Start. Opisani postupak formiranja start/stop kola se zove samodranje, s obzirom da
izlazna promenljiva zadrava vrednost i posle prestanka uslova za njeno aktiviranje.






Slika 17: Start/stop kolo

Ponaanje Start/stop kola je identino ponaanju SR lea, pri emu prekida Start ima
ulogu setovanja, a Stop ulogu resetovanja lea. Osim u leder programima, Start/stop kolo se
esto realizuje i u relejnoj tehnici, uz pomo relea sa dva normalno-otvorena kontakta. Na Slici
18 je prikazana realizacija start/stop kola za upravljanje motorom. Jedan kontakt relea, A1,
kontrolie napajanje motora, dok se drugi kontakt, A2, koristi za realizaciju start/stop kola.
Pritiskom na prekida Start, kroz namotaj relea poinje da tee struja, oba kontakta, A1 i A2 se
zatvaraju i motor poinje da radi. Ovakvo stanje se zadrava i nakon otputanja prekidaa Start,
jer struja za namotaj relea nastavlja da tee kroz zatvoren kontakt A2. Pritiskom na prekida
Stop, struja kroz namotaje relea se prekida, kontakti A1 i A2 se otvaraju, motor prestaje da radi
a kroz namotaje relea vie ne protie struja.
Na prvi pogled ini se da start/stop kolo predstavlja neracionalno reenje, jer se ista
funkcija (prosto aktiviranje/deaktiviranje izlaza) moe ostvariti pomou samo jednog, dvo-
poloajnog prekidaa, koji bi direktno upravljao izlazom. Razlog za korienje start/stop kola je
bezbednost. Pretpostavimo da u sistemu sa Slike 18, motor radi (kroz namotaje relea tee
struja) i da u jednom trenutku doe do nestanka elektrine energije. Motor se zaustavlja, a
kontakti relea otvoraju. Kada naknadno eletrina energija doe, motor ostaje iskljuen, a da bi
se ponovo ukljuio neophodno je pritisnuti prekida Start. Ako bi smo za upravljanje motorom
koristili samo jedan prekida koji bi direktno kontrolisao napajanje motora, motor bi po dolasku
21

elektrine energije nastavio da radi, zato to je prekida ostao ukljuen, to moe biti kritino sa
stanovita bezbednosti.
















Slika 18: Realizacija Start/Stop kola pomou relea


Start/stop kolo se moe realizovati i uz pomo naredbi OTL i OTU, kao to je prikazano na
slici. Uoimo da su sada oba ulaza, Start i Stop, sa normalno-otvorenim kontaktima i da se obe
naredbe OTL i OTU odnose na isti izlaz, Y1. Postavljanjem ulaza Start na 1, izvrava se naredba
OTL, koja postavlja izlaz Y1 na 1 (Y1 se setuje), koji ostaje 1 i kada se Start vrati na 0. Da bi se
izlaz Y1 postavio na 0 (tj. resetovao), potrebno je postaviti Stop=1, to aktivira naredbu OTU.
Izlaz Y1 zadrava vrednost 0 i nakon postavljanja ulaza Stop na 0.







Slika 19: Realizacija start/stop kola pomou naredbi OTL i OTU


U reenju sa Slike 19, kritina situacija je ona kada su oba prekidaa, Start i Stop,
zatvorena (=1). Naime, ovakva situacija nesme da se javi na ulazu, jer pod tim uslovom kolo
moe poeti da osciluje. Da bi se predupredilo ovakvo neeljeno ponaanje, leder program sa
Slika 19 moe se proiriti XIC naredbom u prvom rangu koja e spreiti da pri Start=1 uslov
postane taan ako je Stop=1 (Slika 20). Oigledno, u reenju sa Slika 20 ulaz Stop ima vii
prioritet, tako da se pri Start=Stop=1 kolo resetuje.







Slika 20: Start/stop kolo koje reava problemStart=Stop=1

22

LITERATURA
Mechatronics - Sabri Cetinkunt
Ladder Programiranje