Para cada uno de los siguientes ejercicios:

Dibuje un diagrama de bloques describiendo cada uno de los elementos necesarios para implementar el circuito. Explique
claramente las caractersticas de cada circuito incluyendo la funcin que cumple, sus entradas y salidas (indique el nmero de bits
de cada una de ellas).
Si usa mquina de estados, haga el diagrama de estados (incluyendo los estados, transiciones y salidas) y la tabla de codificacin.
Realice una descripcin en VHDL de cada uno de los componentes propuestos para solucionar el problema y verifique el correcto
funcionamiento de cada uno de ellos mediante simulacin.
Simule su diseo completo y cercirese que funciona de acuerdo a lo planteado en el enunciado.


1. El FORDUIS modelo 2010, contar con un sistema de cuatro luces traseras, dos cada lado, que servirn como luces de direccin y de
parqueo. La UIS lo contrata para que disee el sistema que controlar las cuatro luces. El sistema contar con dos entradas a y b, su
funcionamiento deber ser el siguiente:
Si las entradas son cero las cuatro luces deben permanecer apagadas,
Si a=1 y b=0 ser giro a la izquierda y las luces deben seguir la secuencia 1100-0000-1100-0000-1100,
Si a=0 y b=1 ser giro a la derecha y las luces deben seguir la secuencia 0011-0000-0011-0000-0011,
Si a=1 y b=1 ser parqueo y las luces deben seguir la secuencia 1111-0000-1111-0000-1111


2. (Tomado de Dueck) A state machine is used to control an analog-to-digital converter, as shown in the block diagram of Figura 1.

Figura 1
The controller has four states: idle, start, waiting and read. There are two outputs: sc (Start Conversion: active-HIGH) and oe (Output
Enable: active LOW). There are four inputs: clock, go (active LOW), eoc (End of Conversion), and asynchronous reset (active LOW).
The machine operates as follows:
In the idle state, the outputs are: sc = 0, oe = 1. The machine defaults to the idle state when the machine is reset.
Upon detecting a 0 at the go input, the machine makes a transition to the start state. In this transition, sc =v1, oe = 1.
The machine makes an unconditional transition to the waiting state; sc = 0, oe = 1. It remains in this state, with no output change,
until input eoc = 1.
When eoc = 1, the machine goes to the read state; sc = 0, oe = 0.
The machine makes an unconditional transition to the idle state; sc = 0, oe = 1.


3. Para las olimpiadas de dosmilyalgo le encargan el diseo de un circuito que controle un sintetizador para automatizar las salidas de las
carreras de velocidad. El sistema completo consta del control y de un sintetizador de voz para generar las frases a sus puestos,
listos y ya (Ver Figura 2)

Figura 2
El sintetizador dispone de tres entradas (A, L, Y), cada una de las cuales hace que se genere una de las f rases. El sistema tambin
consta de una bocina (B) para avisar de salidas falsas. Para detectar estas salidas falsas, se cuenta con la seal ( In_1), la cual estar
en 1 cuando todos los corredores estn pisando los tacos y en 0 cuando no lo estn. El circuito dispondr de un pulsador de inicio
que mientras est a cero mantendr al circuito en un estado de reposo.
Cuando el administrador d un pulso en la seal de inicio, el sistema dar el aviso de a sus puestos.
Cuando todos los corredores estn pisando sus tacos se dar el aviso de listos.
Un segundo despus, si no se ha detectado ninguna salida falsa, se dar la salida con el aviso de ya. Si por el contrario se ha
producido alguna salida falsa, el circuito activar la bocina (B) durante un segundo.
En cualquiera de los casos, el circuito pasar al estado inicial de reposo.

Para tener en cuenta:
o Si una de las entradas al sintetizador est activada durante ms de un segundo, el mensaje se repetir varias veces. Por tant o,
si no quiere que la organizacin quede mal delante de todo el mundo tendr que evitar esta situacin.
o Cuenta con un reloj de 1Hz.


4. La empresa Roca le ha encargado el diseo del circuito de control de una cisterna automtica. El circuito detectar cuando alguien se
acerque al WC a hacer sus necesidades y descargar la cisterna cuando ste haya terminado y se vaya del servicio. Para ello el WC
contar con un emisor y un receptor de infrarrojos, tal como se muestra en la Figura 3.

Figura 3
El emisor tendr una entrada (Act_Emisor) para activarlo y una salida (Rec) que se pondr a 1 lgico cuando reciba la luz infrarroja
reflejada en el usuario y se pondr en 0 cuando no reciba nada. La cisterna dispondr de una electrovlvula que se controlar con la
seal Cisterna, de forma que cuando dicha seal est a 1 se abrir la electrovlvula para descargar la cisterna.
El funcionamiento del circuito ser el siguiente: en el estado inicial, para evitar consumir demasiada energa, el emisor de infrarrojos
estar desactivado. De este estado se ir a otro en el que se activar el emisor. Si no se detecta a nadie se volver al estado inicial
para volver a repetir el ciclo. Si se detecta a alguien, se esperar a que ste se marche para descargar la cisterna y volver al estado
inicial.
o Tenga en cuenta que el reloj del sistema es de 50 MHz.


5. Una lmpara dispone de dos bombillas, una de 40W y otra de 60W. La finalidad de poner dos bombillas es la de poder regular el nivel
de luminosidad, encendiendo o bien una de ellas o bien las dos a la vez, para conseguir una potencia mxima de 100W. Para controlar
la lmpara se dispone de 2 botones, denominados up y down. Cuando se conecte la alimentacin la lmpara permanecer apagada.
Cada pulsacin del botn up ira aumentando la luminosidad de la lmpara y cada pulsacin del botn down la disminuir. La
secuencia de encendido/apagado de las lmparas ser 40W, 60W y 100W. As, la primera vez que se pulse el botn up se encender
slo la bombilla de 40W, la segunda vez que se pulse up se encender slo la bombilla de 60W y la siguiente pulsacin del botn up
encender las dos bombillas. Si se sigue pulsando el botn up no ocurrira nada. De la misma forma las pulsaciones del botn down
irn bajando la luminosidad y si una vez apagadas las dos bombillas se sigue pulsando el botn down no pasar nada. Si se pulsan
ambos botones a la vez la luminosidad no cambiar.

o Dispone de un reloj de 500Hz.
o Tenga en cuenta que cada pulsacin de un botn durar muchos ciclos de reloj.


6. Implementar un sistema de conteo regresivo de dos dgitos decimales. La cuenta deber empezar en "99" y disminuir su valor en 1
cada 100 ms hasta que llegue a "00" (cuando llegue a este valor debe permanecer all hasta nueva orden, es decir, no se regresa a
"99"automticamente).
El valor del conteo se visualizar en un mdulo de display 7 segmentos de iguales caractersticas a los del laboratorio. El sistema
tendr un pulsador reinicio que pondr la cuenta en "99" cada vez que sea presionado. El reloj de entrada al si stema tiene una
frecuencia de 60 Hz. El empleo de cualquier otra entrada es opcional y deber justificarse su uso.


7. Se tiene una memoria ROM (tamao 32Ki x 4) y se desea comprobar su contenido. Se sabe que el bit menos significativo de cada uno
de los datos es '1'. El sistema tendr dos luces (PROCESANDO y ESTADO) para indicarle al usuario la situacin del proceso as:
Las dos luces estarn apagadas en tanto el sistema se encuentre inactivo.
Mientras se encuentre leyendo cada uno de los datos se encender PROCESANDO mientras que ESTADO permanece
apagado.
Al finalizar la verificacin, si el contenido de la memoria es
o Correcto: el led ESTADO se enciende.
o Errneo : el led ESTADO se enciende y apaga cada 200ms.
En ambos casos, el led PROCESANDO se encuentra apagado.

Construir un sistema para realizar esta verificacin teniendo en cuenta que:
Inicialmente el sistema permanecer inactivo.
El proceso de verificacin slo se iniciar cuando ocurra un pulso en la entrada START. Entonces el sistema leer
secuencialmente cada uno de los datos contenidos en la memoria y comprobar que el bit menos significativo sea un 1.
Una vez termine el proceso de verificacin, el sistema permanecer indicando el estado de la memoria hasta que se presente una
nueva orden para iniciar el proceso de verificacin.
La frecuencia de la seal de reloj de entrada es de 5Hz.


8. Realizar el circuito para controlar el cruce peatonal de la interseccin ubicada en frente de la sede de la UIS en Bucarica. El
funcionamiento ser el siguiente:
Normalmente el semforo de los carros estar en verde y el de los peatones permanecer en rojo en tanto no haya una solicitud
de paso de parte de los peatones por medio del pulsador PEATN.
Cuando se presente dicha solicitud de paso, se esperarn 21 segundos para que el semforo de los carros pase a amarillo.
3 segundos despus, el semforo de los carros se pondr en rojo y 1 segundo ms tarde se pondr el semforo de los peatones
en verde (se necesita que los dos semforos estn en rojo un instante con el fin de evitar que aquellos conductores que se
vuelan los semforos atropellen a un peatn).
El semforo de los peatones permanecer encendido en verde por 12 segundos.
A continuacin, el semforo de los peatones se pondr en rojo y 3 segundos ms tarde se encendern las luces roja y amarilla del
semforo de carros.
Al pasar 1 segundo, el semforo de carros cambiar a verde finalizando entonces el ciclo, es decir, retornar a su estado normal y
a partir de este instante, una nueva pulsacin en el pulsador de solicitud de paso provocar la ejecucin de otro ciclo compl eto del
semforo.

Adicionalmente, los rganos de control de trnsito han decidido que es conveniente indicarles a los peatones el tiempo restante para
que el semforo cambie de verde a rojo mediante visualizadores display 7 segmentos de iguales caractersticas a los del laboratorio.

o Dispone de un reloj de 5Hz.