Electronica II Intermedia

TEMARIO
ELECTRNICA INTERMEDIA
CAPITULO I
CONCEPTOS BSICOS DE ELECTRNICA DIGITAL
Comprensin del concepto digital
Concepto de bit
Circuito digital
Niveles de voltaje y estados lgicos
Circuitos integrados
Tecnologas de fabricacin
CAPITULO II
SISTEMA DE NUMERACIN Y CDIGOS
Cdigo
Sistema decimal
Sistema binario
Sistema octal
Sistema BCD
Conversin entre los diferentes sistemas numricos
Ejercicios propuestos
CAPITULO III
ARITMTICA BINARIA BSICA
Suma o adicin
Sustraccin o resta
ultiplicacin
Divisin
Complemento a uno
Complemento a dos
!esta con complemento a dos
CAPITULO IV
FAMILIAS LGICAS
"amilias lgicas
"amilia lgica TT#
"amilia lgica C$S
%recauciones a tomar en el manejo de dispositivos C$S
&nterfaces lgicas
&nterfaces de TT# a C$S
1 de 109
&nterfaces de C$S a TT#
CAPITULO V
COMPUERTAS LGICAS
Compuertas lgicas
Compuerta 'ND
Compuerta $!
Compuerta N$T
Compuerta (ES
Compuerta N'ND
Compuerta N$!
Compuerta )$!
Compuerta )N$!
Tipos de compuertas
Sc*mitt+trigger
Buffer
Compuertas de colector abierto
#gica alambrada
Bus com,n
Compuertas de tres estados
&mplementacin de funciones con compuertas b-sicas
&mplementacin de funciones con lgica N'ND y N$!
Simplificacin de funciones
.lgebra de Boole
Conceptos b-sicos
$peraciones b-sicas y derivadas
%ostulados del -lgebra de Boole
Teoremas del -lgebra de Boole
apas de /arnaug*
todo tabular
CAPITULO VI
CIRCUITOS LGICOS COMBINACIONALES
&ntroduccin
Codificador
Decodificador
ultiple0or
Demultiple0or
Circuito comparador
Sumadores binarios
!estadores binarios
Sumador1restador de 2 bits
2 de 109
CAPITULO VII
TIPOS DE DISPLAYS
&ntroduccin
Display de siete segmentos
Displays de cristal l3uido
Clasificacin de los displays por el n,mero de dgitos
CAPITULO VIII
CONTADORES
Contadores
Contadores asncronos o de ri4ado
Contadores sncronos
Contadores dcada
Contadores binarios
CAPITULO IX
EQUIPO DE MEDICIN Y PRUEBA
ultmetro digital
$sciloscopio
5enerador de funciones
'nali4ador lgico
%unta lgica
Apndic
3 de 109
OBJETIVOS:
Los objetivos del curso son:
Conceptos bsicos de electrnica digital.
Sistemas de numeracin y cdigos y conversiones entre los diferentes sistemas.
Operaciones aritmticas bsicas (suma resta divisin y multiplicacin!.
"amilias lgicas de los circuitos integrados.
#ue son las compuertas lgicas tipos y comportamiento.
$efinicin y concepto de circuitos combinacionales.
"uncionamiento de codificadores decodificadores multiple%ores y demultiple%ores.
&ipos de displays.
Contadores dcadas y binarios.
'anejo del e(uipo de medicin y prueba digitales.
$efinicin y concepto de circuitos secuenciales.
&ipos de flip)flops y comportamiento.
*egistros de despla+amiento y almacenamiento.
&ipos de memorias semiconductoras.
,ariedad de dispositivos de lgica programable y ar(uitectura interna.
Operacin del convertidor de se-ales analgicas a digitales.
Operacin del convertidor de digital a analgico.
.rincipios de funcionamiento de transductores.
4 de 109
/r(uitectura y partes de un sistema digital.
CAPITULO I
CONCEPTOS BSICOS DE
ELECTRNICA DIGITAL
COMPRENSION DEL CONCEPTO DIGITAL
#a electrnica digital *a sido una revolucin tecnolgica muy importante y decisiva de
las ,ltimas dcadas6 Su evolucin vertiginosa *a cambiado el ritmo de nuestro tiempo y
representa el lidera4go tecnolgico de la vida moderna6
#os avances alcan4ados en el campo de la electrnica digital *an permitido el
desarrollo y la fabricacin masiva7 a bajo costo7 de calculadoras de bolsillo7 relojes digitales7
computadoras personales7 robots7 y toda una generacin de aparatos y sistemas inteligentes
de uso domstico7 comercial7 industrial7 automotri47 cientfico7 mdico7 etc6
"ig6 868 Sistemas digitales6
En gran parte7 todo este desarrollo *a sido posible gracias al milagro de la
microelectrnica6 Esta tecnologa *a permitido fabricar sobre pe3ue9as pastillas de silicio
5 de 109
llamadas c*ips o circuitos integrados7 sistemas completos 3ue contienen miles de
componentes electrnicos6

En sus inicios7 la electrnica digital era una ciencia e0clusiva para ingenieros y unos
pocos especialistas 3ue la *acan misteriosa e impenetrable6 %or fortuna7 las cosas
cambiaron y la invencin de los circuitos integrados digitales la *i4o accesible a todo el
mundo6
#a electrnica digital tuvo un desarrollo incipiente durante la era de los tubos de vaco6
Despus7 con la invencin del transistor7 se facilito su progreso y avance6
%ero7 definitivamente7 el gran salto se logr cuando aparecieron los circuitos
integrados y revolucionaron el panorama tecnolgico e0istente7 relegando a los transistores a
labores secundarias6
#a introduccin de los circuitos integrados *i4o posible la miniaturi4acin de los
sistemas digitales7 diversific sus aplicaciones y masific la produccin de aparatos con
tecnologa digital6
'ctualmente7 la electrnica digital est- en pleno desarrollo y los logros en este campo
son cada ve4 m-s sorprendentes6 's mismo7 la tendencia de los fabricantes es obtener
circuitos integrados m-s complejos7 m-s pe3ue9os7 con menos consumo de energa y un
menor costo para el usuario6
C$NCE%T$ DE B&T6
#a electrnica digital puede definirse como la parte de la electrnica 3ue estudia los
dispositivos7 circuitos y sistemas digitales7 binarios o lgicos6
' diferencia de la electrnica lineal o analgica 3ue trabaja con se9ales analgicas
3ue pueden adoptar una amplia gama de valores de voltaje7 los voltajes en electrnica digital
est-n restringidos a adoptar uno de dos valores llamados niveles lgicos alto y bajo o
estados 8 y :6
5eneralmente7 un nivel lgico alto 87 corresponde a la presencia de voltaje y un nivel
lgico bajo : corresponde a la ausencia del mismo6
En la realidad7 los circuitos digitales no son m-s 3ue una combinacin de muc*os
interruptores7 e0tremadamente r-pidos7 3ue se cierran o abren en un momento dado7
formando determinados patrones de unos ;8<s= y ceros ;:<s= 3ue se emplean para muc*os
propsitos dentro de los aparatos electrnicos6
En los circuitos digitales pr-cticos7 los estados lgicos 8 y : corresponden a dos
niveles de voltaje claramente definidos6 #a salida de un circuito digital asume ,nicamente
uno de estos dos valores en respuesta a una o m-s entradas 3ue pueden estar
indistintamente en alto o en bajo6
6 de 109
En terminologa digital7 los niveles o estados lgicos 8 y : se denominan bits6 #a
palabra bit es una contraccin de binary digit ;dgito binario=6 Todos los sistemas digitales
electrnicos manejan informacin en forma de bits6
>n bit 8 : puede representar la condicin prendida o apagada de una l-mpara7 el
estado cerrado o abierto de un interruptor7 la presencia o ausencia de un agujero en una
tarjeta perforada7 etc6
B&T : ? 8
N&BB#E 2 B&TS
B(TE @ B&TS
A$!D ;%'#'B!'= 8B B&TS
Tabla 868
El prefijo /ilo en electrnica digital es igual a 87:C27 y el prefijo ega es igual a
87:2@7DEB por lo tanto 8 /ilobyte es igual a @8FC bits y el prefijo 5iga es igual
87:EG7E287@C27 por lo tanto 8 egabyte es igual @ G@@ B:@ bits7 y 8 5igabyte es igual a
@7D@F7FG27DFC bits6
C&!C>&T$ D&5&T'#
#os circuitos digitales o lgicos trabajan con se9ales 3ue pueden adoptar ,nicamente
uno de dos valores posibles6 En un instante dado7 las entradas y salidas de un circuito digital
est-n en alto o en bajo pero no en un valor intermedio6
Debido a su caracterstica de adoptar solamente uno de dos valores posibles7 los
circuitos digitales se utili4an con 0ito en aplicaciones donde se re3uiere precisin y
confiabilidad6
El bit es la unidad b-sica de informacin de cual3uier sistema digital7 desde la m-s
simple compuerta *asta el m-s sofisticado microcomputador6
>n circuito digital puede tener una o m-s entradas y una o m-s salidas6 El nivel o
estado lgico de cada salida depende del estado de cada una de las entradas y de la funcin
especfica para la 3ue *a sido dise9ado el circuito6
#os circuitos digitales se pueden implementar en la pr-ctica mediante componentes
discretos o en forma integrada6
#os circuitos de componentes discretos son los constituidos de transistores7
resistencias7 diodos7 condensadores y otros dispositivos individuales interconectados sobre
una tarjeta6 En un circuito integrado7 todos los componentes se fabrican conjuntamente sobre
una pastilla de silicio o c*ip6
7 de 109
N&HE#ES DE H$#T'IE ( EST'D$S #J5&C$S
En todos los circuitos digitales pr-cticos los estados lgicos 8 y : se implementan con
niveles de voltaje6 Estos niveles tienen rangos muy definidos7 separados por una 4ona de
valores inv-lidos6
+ V
V 3
V 2
V 1
V 0
N i v e l A l t o
Z o n a d e T r a n s i c i n
N i v e l B a j o
t
"ig6 86C Niveles de voltaje6
En la figura anterior7 el nivel bajo v-lido es el rango de voltajes entre H
:
y H
8
7 mientras
3ue el nivel alto v-lido es el rango de voltajes entre H
C
y H
G
6
#os voltajes superiores a H
G
o inferiores a H
:
son generalmente da9inos para los
dispositivos digitales y deben evitarse6 5eneralmente7 H
:
corresponde a un nivel de : H6 y H
G
al valor del voltaje de alimentacin6
#a 4ona de niveles inv-lidos entre H
8
y H
C
es crtica6 En esta -rea7 los circuitos
digitales trabajan en forma err-tica por3ue no saben 3ue *acer6 >n voltaje en ese rango o
puede ser interpretado como un 8 lgico o como un : lgico o no producir efecto alguno6
#os niveles de voltaje en los circuitos integrados digitales vara de acuerdo con la
familia lgica ;TT# o C$S= a la 3ue pertenece el dispositivo6
C&!C>&T$S &NTE5!'D$S
#a principal ra4n por la 3ue los sistemas digitales *ayan ad3uirido tanta popularidad
y sean cada ve4 m-s sofisticados7 compactos y econmicos *a sido el alto grado de
perfeccionamiento logrado en el desarrollo en masa de circuitos integrados6
%r-cticamente7 todos los e3uipos digitales modernos se fabrican usando circuitos
integrados6
8 de 109
>n circuito integrado o C6&6 es a3uel en el cual todos los componentes7 incluyendo
transistores7 diodos7 resistencias7 condensadores y alambres de cone0in7 se fabrican e
interconectan completamente sobre un c*ip o pastilla semiconductora de silicio6
>na ve4 procesado7 el c*ip se encierra en una c-psula pl-stica o de cer-mica 3ue
contiene los pines de cone0in a los circuitos e0ternos6
#as c-psulas pl-sticas son m-s livianas pero las cer-micas son m-s resistentes y
pueden trabajar a m-s altas temperaturas6
>na pastilla tpica tiene apro0imadamente de C6D a B6D mm6 de lado y :6D mm6 de
espesor6 #os c*ips digitales m-s pe3ue9os contienen varios componentes sencillos como
compuertas7 inversores y flip+flops6 #os m-s grandes contienen circuitos y sistemas
completos como contadores7 memorias7 microprocesadores7 etc6
#a mayora de los circuitos integrados digitales vienen en presentacin
tipo D&% ;Dual &n+line %acKage= o de doble *ilera6 El pin n,mero 8 se identifica mediante una
ranura o un punto grabado en la parte superior de la c-psula6 #a enumeracin de los pines
se reali4a en sentido contrario al de las manecillas del reloj6
M 8 2 2 8
D M 7 4 L S 0 8 N
1 2 3 4 5 6 7
1 4 1 3 1 2 1 1 1 0 9
"ig6 86G Circuito integrado6
#as configuraciones m-s comunes de los circuitos integrados digitales tipo D&% son las
de @7 827 8B7 C27 2: y B2 pines6 #as dos ,ltimas contienen generalmente microprocesadores
y otras funciones digitales relativamente complejas6
9 de 109
M 8 2 2 8
D M 7 4 L S 0 8 N
1 2 3 4 5 6 7
1 4 1 3 1 2 1 1 1 0 9
! i n e s
1 4 ! i n e s
1 6 ! i n e s
2 4 ! i n e s
4 0 ! i n e s
"ig6 862 Configuracin de los circuitos integrados6
#a c-psula trae impresa la informacin respecto al fabricante7 la referencia del
dispositivo y la fec*a de fabricacin6 Cada fabricante de circuitos integrados se identifica
mediante un logotipo distintivo6 #a referencia designa especficamente al dispositivo6
Serie E2 Numero de unidad por tipo
funcional

M 8 2 2 8
D M 7 4 L S 0 8 N
I Empa3ue de
cer-mica
A Empa3ue simple
N Empa3ue de
pl-stico
"abricante Caracter0stica
SN Te0as &nstrument
C otorola
D National
& &ntersil
N Signetics
onolit*ic
emories
% &ntel
L Larries
" "airc*ild
L ;'lta potencia=
#S ;Baja potencia=
Sin letras ;est-ndar=
S ;Sc*ottKy de alta velocidad=
# ;Baja potencia=
LC ;C$S de alta velocidad=
"ig6 86D Descripcin de un circuito integrado6
10 de 109
El cdigo de la fec*a informa cuando fue manufacturado el c*ip6 #as dos primeras
cifras indican el a9o y las dos ,ltimas se refieren al mes o semana de fabricacin6
En la presentacin tipo D&%7 los pines de acceso se encuentran espaciados entre s
C6D mm6 %ara efectos de montaje e0perimental los circuitos integrados pueden insertarse en
un protoboard o tablero sin soldaduras6
"ig6 86B Encapsulado tipo D&%6
%ara los montajes definitivos en circuito impreso pueden estar soldados directamente
al cobre o montados sobre una base6 #a utili4acin de bases simplifica la instalacin durante
el ensamble y el reempla4o en caso de da9o6
'dem-s del tipo D&%7 e0isten otras presentaciones comunes de los circuitos integrados
digitales como la c-psula met-lica ;T$+D=7 la plana y el Mc*ip carrierN6 #a T$+D7 aun3ue es
muy resistente7 est- siendo reempla4ada en muc*os casos por empa3ues pl-sticos7 3ue
son m-s livianos6
'ctualmente se dispone de una gran variedad de circuitos integrados digitales 3ue
utili4an c-psulas ST ;Surface ount Tec*nology= o de montaje superficial6 #os c*ips ST
son casi 2 veces m-s pe3ue9os 3ue los D&% e3uivalentes y no re3uieren de perforaciones
para su instalacin6
"ig6 86E Encapsulado tipo ST6
#a miniaturi4acin introducida por la tecnologa de montaje superficial o ST es la 3ue
*a permitido por ejemplo7 obtener calculadoras del tama9o de una tarjeta de crdito6
Este tipo de encapsulado es cada ve4 m-s popular y en el futuro ser- uno de los m-s
empleados por su sencille4 de manufactura y otras ventajas especialmente econmicas6
11 de 109
TECN$#$5O'S DE "'B!&C'C&JN
#os circuitos integrados digitales se pueden clasificar en dos grandes grupos de
acuerdo al tipo de transistores utili4ados para implementar sus funciones internas de
conmutacin en bipolares y $S6
#os circuitos integrados digitales bipolares se fabrican con transistores bipolares tipo
N%N y %N% y los de tipo $S utili4an $S"ETPs ;transistores de efecto de campo de
compuerta aislada= tipo N y %6
CAPITULO II
SISTEMAS DE NUMERACIN Y CDIGOS
CJD&5$
>n cdigo es un grupo de smbolos 3ue representan alg,n tipo de informacin
reconocible6 En los sistemas digitales7 los cdigos se emplean para manipular datos y
representar n,meros7 letras7 signos y otros caracteres en forma binaria7 es decir como una
combinacin e3uivalente de niveles altos ;8<s= y bajos ;:<s=6
S&STE' DEC&'#
El sistema decimal tiene la base 8:7 debido a 3ue usa die4 dgitos ;:7 87 C7 G7
27 D7 B7 E7 @7 F= y 3ue los coeficientes son multiplicados por potencias de die46
8= El n,mero decimal B2D@
8:
se puede representar de la siguiente maneraQ
B2D@
8:
R ;B08:
G
= S ;208:
C
= S ;D08:
8
= S;@08:
:
=
B2D@
8:
R ;B08:::= S ;208::= S ;D08:= S ;@08=
B2D@
8:
R B::: S 2:: S D: S @
B2D@
8:
R B2D@
8:
C= El n,mero decimal F2DCG
8:
se representa de la siguiente maneraQ
F2DCG
8:
R ;F08:
2
= S ;208:
G
= S ;D08:
C
= S ;C08:
8
= S ;G08:
:
=
F2DCG
8:
R ;F08::::= S ;208:::= S ;D08::= S ;C08:= S ;G08=
F2DCG
8:
R F:::: S 2::: S D:: S C: S G
12 de 109
F2DCG
8:
R F2DCG
8:
G= El n,mero decimal :6GDB
8:
se representa de la siguiente maneraQ
:6GDB
8:
R ;G08:
+8
= S ;D08:
+C
= S ;B08:
+G
=
:6GDB
8:
R ;G0:68= S ;D0:6:8= S ;B0:6::8=
:6GDB
8:
R :6G S :6:D S :6::B
:6GDB
8:
R :6GDB
8:
2= El n,mero decimal G2D6E8
8:
3ueda de la siguiente maneraQ
G2D6EF
8:
R ;G08:
C
= S ;208:
8
= S ;D08:
:
= S ;E08:
+8
= S ;F08:
+C
=
G2D6EF
8:
R ;G08::= S ;208:= S ;D08= S ;E0:68= S ;F0:6:8=
G2D6EF
8:
R G:: S 2: S D S :6E S :6:F
G2D6EF
8:
R G2D6EF
8:
S&STE' B&N'!&$6
El sistema binario es un sistema 3ue solamente emplea dos dgitos 3ue son el M8T y el
M:T6
8= El e3uivalente decimal del n,mero binario 88:8:
C
esQ
88:8:
C
R ;80C
2
= S ;80C
G
= S ;:0C
C
= S ;80C
8
= S ;:0C
:
=
88:8:
C
R ;808B= S ;80@= S ;:02= S ;80C= S ;:08=
88:8:
C
R 8B S @ S : S C S :
88:8:
C
R CB
8:
C= El e3uivalente del siguiente n,mero binario esQ
8:::
C
R ;80C
G
=
8:::
C
R ;80@=
8:::
C
R @
8:
$bservar 3ue al convertir el n,mero a decimal7 los n,meros ceros ya no los
representamos puesto 3ue cual3uier cantidad multiplicada por cero es igual a cero7 pero si
*ay 3ue tomarlos en cuenta en lo 3ue a posiciones se refiere6
G= El e3uivalente decimal del n,mero binario :688
C
esQ
:688
C
R ;80C
+8
= S ;80C
+C
=
:688
C
R ;80:6D= S ;80:6CD=
:688
C
R :6D S :6CD
:688
C
R :6ED
8:
13 de 109
2= El e3uivalente decimal del n,mero binario 88886:88
C
esQ
88886:88
C
R ;8)C
G
= S ;8)C
C
= S ;8)C
8
= S ;8)C
:
= S ;8)C
+C
= S ;8)C
+G
=
88886:88
C
R ;80@= S ;802= S ;80C= S ;808= S ;80:6CD= S ;80:68CD=
88886:88
C
R @ S 2 S C S 8 S :6CD S :68CD
88886:88
C
R 8D6GED
8:
S&STE' $CT'#6
El sistema octal tiene la base o ra4 @6 Solamente se emplean los dgitos
:787C7G727D7B7E6
8= El e3uivalente decimal del n,mero octal DBE
@
esQ
DBE
@
R ;D0@
C
= S ;B0@
8
= S ;E0@
:
=
DBE
@
R ;D0B2= S ;B0@= S ;E08=
DBE
@
R GC: S 2@ S E
DBE
@
R GED
8:
C= El e3uivalente decimal del n,mero octal EG8D
@
esQ
EG8D
@
R ;E0@
G
= S ;G0@
C
= S ;80@
8
= S ;D0@
:
=
EG8D
@
R ;E0D8C= S ;G0B2= S ;80@= S ;D08=
EG8D
@
R GD@2 S 8FC S @ S D
DBE
@
R GE@F
8:
S&STE' LE)'DEC&'#6
Este sistema tiene base 8B7 y emplea el :787C7G727D7B7E7@7F7'7B7C7D7E7"6 #as letras
representan los siguientes n,merosQ 'R8:7 BR887 CR8C7 DR8G7 ER827 "R8D6
8= El e3uivalente decimal del n,mero *e0adecimal "EE
L
esQ
"EE
L
R ;"08B
C
= S ;E08B
8
= S ;E)8B
:
=
"EE
L
R ;8D08B
C
= S ;8208B
8
= S ;E)8B
:
=
"EE
L
R ;8D0CDB= S ;8208B= S ;E08=
"EE
L
R G@2: S CC2 S E
"EE
L
R 2:E8
8:
C= El e3uivalente decimal del n,mero *e0adecimal 'GBE
L
esQ
'GBE
L
R ;'08B
G
= S ;G08B
C
= S ;B08B
8
= S ;E08B
:
=
'GBE
L
R ;8:08B
G
= S ;G08B
C
= S ;8808B
8
= S ;E08B
:
=
'GBE
L
R ;8:02:FB= S ;G0CDB= S ;8808B= S ;E08=
'GBE
L
R 2:FB: S EB@ S 8EB S E
'GBE
L
R 28F88
8:
G= El e3uivalente decimal del n,mero *e0adecimal DE'
L
esQ
14 de 109
DE'
L
R ;D08B
C
= S ;E08B
8
= S ;'08B
:
=
DE'
L
R ;8G08B
C
= S ;8208B
8
= S ;8:08B
:
=
DE'
L
R ;8G0CDB= S ;8208B= S ;8:08=
DE'
L
R GGC@ S CC2 S 8:
DE'
L
R GDBC
8:
S&STE' BCD6
En los instrumentos electrnicos digitales7 en las calculadores modernas7 en los
juegos electrnicos y en muc*os e3uipos digitales similares7 se emplea para la entrada y
salida de informacin la notacin decimal6 #os circuitos digitales como contadores7
decodificadores y dem-s implementan este tipo de entrada y salida con la ayuda de un
cdigo binario especial llamado BCD6 En el cdigo BCD ;Binary Coded DecimalQ decimal
codificado en binario=7 cada dgito decimal se convierte en su correspondiente n,mero
binario de cuatro bits6 Estos bits toman su valor o peso seg,n la columna o posicin 3ue
ocupan6 El bit #SB toma el valor de 87 los dos siguientes *acia la i43uierda7 toman los valores
de C y 2 respectivamente y el bit SB el valor de @6
%or la ra4n anterior7 al cdigo BCD se le llama cdigo @+2+C+86
$1C2'/L
3C$
@ 2 C 8
: : : : :
8 : : : 8
C : : 8 :
G : : 8 8
2 : 8 : :
D : 8 : 8
B : 8 8 :
E : 8 8 8
@ 8 : : :
F 8 : : 8
Tabla C68 E3uivalencia entre el sistema decimal y BCD6
8= El e3uivalente en BCD del n,mero decimal 2BDE esQ
2BDE
8:
R :8:: :88: :8:8 :888
BCD
C= El e3uivalente en BCD del n,mero decimal D82@ esQ
D82@
8:
R :8:8 :::8 :8:: 8:::
BCD
15 de 109
C$NHE!S&JN ENT!E #$S D&"E!ENTES S&STE'S N>E!&C$S6
Entre los diferentes sistemas numricos se pueden reali4ar conversiones7 es decir7
podemos representar un n,mero de cierto sistema en otro sistema6 'lgunas conversiones se
pueden reali4ar de manera directa y otras no6
DEC&'# ' B&N'!&$
El procedimiento para convertir un n,mero decimal entero a binario esQ
86 Dividir el n,mero decimal entre dos7 y el residuo ser- el n,mero binario menos
significativo6
C6 El cociente obtenido se divide nuevamente entre dos7 y el residuo ser- el siguiente
n,mero binario6
G6 Se repite el paso dos7 *asta 3ue el cociente tenga valor de cero6
26 #os n,meros binarios se acomodan a partir del menos significativo *acia la
i43uierda6
8= !epresentar el n,mero C2
8:
en sistema binario6

procedimientoQ
!ES&D>
$
C2 C :
8C C :
B C :
G C 8
8 C 8
:
C2
8:
R 88:::
C
Se puede ver 3ue del residuo tomando los n,meros de abajo *acia arriba obtenemos
el n,mero binario6
El procedimiento para convertir un n,mero decimal fraccionario es el siguienteQ
86 Se multiplica la parte fraccionaria por dos6
C6 El producto obtenido7 la parte entera obtenida ;8 := es la 3ue forma el n,mero
binario7 y la parte fraccionaria se vuelve a multiplicar por dos6
G6 Se repite el paso dos *asta 3ue la parte fraccionaria sea cero o cuando uno crea
conveniente6
26 El n,mero binario se va tomando tal y como se obtiene la parte entera y se
acomodan de i43uierda a derec*a6
8=
!epresentar el n,mero :6@ED
8:
en binario6
16 de 109
procedimientoQ
6@ED ) C 86ED:
6ED: ) C 86D::
6D:: ) C 86:::
El n,mero binario se obtiene tomando directamente la parte entera del producto6
:6@ED
8:
R :6888
C
C=
$btener el e3uivalente en binario del n,mero :6GCD
8:
procedimientoQ
6GCD ) C :6BD
6BD ) C 86G
6G ) C :6B
6B ) C 86C
6C ) C :62
62 ) C :6@
6@ ) C 86B
:6GCD
8:
R :6:8:8::8
C
$1C2'/L / OC&/L
El procedimiento para convertir un n,mero decimal a octal7 es el mismo 3ue para el
sistema binario7 con la e0cepcin 3ue se divide el n,mero decimal entre oc*o6
8= Convertir el n,mero DEG2
8:
al sistema octal6
procedimientoQ
!ES&D>
$
DEG2 @ B
E8B @ 2
@F @ 8
88 @ G
8 @ 8
:
El resultado de la conversin esQ
DEG2
8:
R 8G82B
@
17 de 109
$1C2'/L / 415/$1C2'/L
El procedimiento para convertir un n,mero decimal a *e0adecimal7 es el mismo 3ue
para el binario y octal7 solo 3ue a*ora se divide entre 8B7 es muy importante recordar 3ueQ
'R8:7 BR887 CR8C7 DR8G7 ER827 "R8D6
8= Convertir el n,mero DEB8D
8:
a sistema *e0adecimal6
procedimientoQ
!ES&D>
$
DEB8D 8B 8D
GB:: 8B :
CCD 8B 8
82 8B 82
:
!ecordar 3ue 8DR" y 82RE6
El n,mero en *e0adecimal esQ E8:"
L
DEB8D
8:
R E8:"
L
326/*2O / OC&/L
%ara convertir de binario a octal7 solo basta agrupar al n,mero binario en grupos de
tres dgitos empe4ando del bit menos significativo *acia el bit m-s significativo6
En la siguiente tabla7 se muestra la e3uivalencia entre el binario y el octal6
B&N'!&$ $CT'#
::: :
::8 8
:8: C
:88 G
8:: 2
8:8 D
88: B
888 E
Tabla C6C E3uivalencia entre el sistema binario y octal6
8= Convertir el siguiente n,mero binario a octal6
88::8:8:8
C

procedimientoQ
88: :8: 8:8
18 de 109
B C D
88::8:8:8
C
R BCD
@
C= Convertir el siguiente n,mero binario a octal6
88:8:8:888
C

procedimientoQ
8 8:8 :8: 888
Se observa 3ue al agrupar los n,meros7 3ueda el primer n,mero solo7 solo basta
agregarle dos ceros ;::8 R 8= o simplemente ya con la pr-ctica sabemos 3ue su e3uivalente
octal es 86
::8 8:8 :8: 888
8 D C E
88:8:8:888
C
R 8DCE
@
326/*2O / 415/$1C2'/L
%ara convertir de binario a *e0adecimal solo basta agrupar a los dgitos del n,mero
binario de cuatro en cuatro del menos significativo al m-s significativo6
#a siguiente tabla muestra la e3uivalencia entre el sistema binario y el *e0adecimal6
B&N'!&$ LE)'DEC&'#
:::: :
:::8 8
::8: C
::88 G
:8:: 2
:8:8 D
:88: B
:888 E
8::: @
8::8 @
8:8: '
8:88 B
88:: C
88:8 D
888: E
8888 "
19 de 109
Tabla C6G E3uivalencia entre el sistema binario y el *e0adecimal6
8= Convertir el siguiente n,mero binario a *e0adecimal6
888:8:::8:8:8:
C
procedimientoQ
88 8:8: ::8: 8:8:
se agregan dos ceros para completar los cuatro dgitos6
::88 8:8: ::8: 8:8:
G ' C '
88 8:8: ::8: 8:8:
C
R G'C'
L
$CT'# ' B&N'!&$
%ara reali4ar la conversin solo *ay 3ue representar cada n,mero octal en su
e3uivalente binario de acuerdo a la tabla de e3uivalencia entre el sistema binario y octal6 ;ver
tabla C6C =6
8= Convertir el siguiente n,mero octal a binario6
D:C
@
procedimientoQ
8:8 ::: :8:
8:8::::8:
C
D:C
@
R 8:8::::8:
C
$CT'# ' LE)'DEC&'#
#os pasos para reali4ar la conversin sonQ
86 Convertir el n,mero octal a binario6
C6 Convertir el n,mero binario a *e0adecimal6
8= Convertir el siguiente n,mero octal a *e0adecimal6
8BD2
@
procedimientoQ
::8 88: 8:8 8:: R 888:8:88::
C

::88 8:8: 88::
G ' C
8BD2
@
R G'C
L
20 de 109
LE)'DEC&'# ' B&N'!&$
%ara convertir un n,mero *e0adecimal a binario solo basta representar de manera
directa cada dgito *e0adecimal en binario ;ver tabla C6G=6
8= !epresentar el siguiente n,mero *e0adecimal a binario6
F'2C
L
procedimientoQ
F ' 2 C
8::8 8:8: :8:: 88::
F'2C
L
R 8::88:8::8::88::
C
415/$1C2'/L / OC&/L
%ara reali4ar la conversin *ay 3ue seguir los siguientes pasosQ
86 Convertir el n,mero *e0adecimal a binario de manera directa6
C6 Convertir el n,mero binario a octal6
8= !epresentar el n,mero *e0adecimal en octal6
":C'
L
procedimientoQ
" : C '
8888 :::: 88:: 8:8:
::8 888 ::: :88 ::8 :8:
8 E : G 8 C
":C'
L
R 8E:G8C
@
E!ERCICIOS PROPUESTOS
Convertir los siguientes n,meros a sistema decimal6
86
88::8:8:8
C
C6
DBF:
@
G6
8:B'
L
26
8:8:8:888888:8
C
D6
BD22
@
B6
:::8 :888 8::: :8:8
BCD
E6
88:::::8:888
C
@6
"$8:
L
F6
EE8D
@
8:6
8::8 8::: ::::
BCD
Convertir los siguientes n,meros a sistema binario6
21 de 109
86
DB@G
8:
C6
BEBD
L
G6
D2GC
@
26
8::8 ::88 :8:: :8:8
BCD
D6
B'C$
L
B6
8::88
8:
E6
8CGB
@
@6
::88 ::8: 8::8 :::8
BCD
F6
C:::
8:
8:6
FF'BC
L
Convertir los siguientes n,meros a sistema octal6
86
G2DE
8:
C6
@E2G
L
G6
88:8:888:88
C
26
:::8 :888 ::8:
BCD
D6
""""
L
B6
F@FE
8:
E6
88:8:8:88::888:88
C
@6
::8: :::: ::: ::::
BCD
F6
C:::
8:
8:6
8:8:88888::888
C
Convertir los siguientes n,meros a sistema *e0adecimal6
86
8:8:8:8:8:8:88888
C
C6
CBGE2
8:
G6
CG2B
@
26
::88 :888 :88:
BCD
D6
88:8:8:8:88888
C
B6
G2E@8
8:
E6
GBD8C
@
@6
8888888:::88
C
F6
F@EBD
8:
8:6
::8: 8::: :88: :8:8
BCD
Convertir los siguientes n,meros al cdigo BCD6
86
8CG2
8:
C6
8:8:888:8:8:8:8
C
G6
CG"B
L
26
BBDC
@
D6
8::8:8:8:8:888
C
B6
E@F8
8:
22 de 109
E6
2BED
L
@6
EC8G
@
F6
8:::::::8:::8
C
8:6
D2GB
8:
CAPITULO III CAPITULO III
ARITMTICA BINARIA BSICA
El sistema de procesamiento aritmtico de datos m-s efica47 logrado *asta a*ora es el
digital6 ' partir de las cuatro operaciones aritmticas b-sicas ;adicin7 resta7 multiplicacin y
divisin=7 reali4adas con circuitos digitales7 es posible efectuar todo tipo de c-lculos
numricos y analticos6
S>' $ 'D&C&JN6
%ara reali4ar la suma o adicin *ay 3ue seguir las siguientes reglasQ
: S : R : y llevamos :6
: S 8 R 8 y llevamos :6
8 S : R 8 y llevamos :6
8 S 8 R : y llevamos 86
!esumiendoQ
23 de 109
) ( S C
: : : :
: 8 8 :
8 : 8 :
8 8 : 8
dondeQ
) y ( son los sumandos6
S es la suma6
C es el acarreo de la suma6
Ejemplos de sumaQ
S>ST!'CC&JN $ !EST'6
%ara reali4ar la sustraccin se deben seguir las siguientes reglasQ
: ? : R : y llevamos :6
: ? 8 R 8 y llevamos 86
8 ? : R 8 y llevamos :6
8 ? 8 R : y llevamos :6
!esumiendoQ
) ( S C
: : : :
: 8 8 8
8 : 8 :
8 8 : :
dondeQ
) es el minuendo6
( es el sustraendo6
S es la diferencia6
C es el acarreo de la resta6
24 de 109
Ejemplos de restasQ
>#T&%#&C'C&JN6
%ara poder multiplicar dos n,meros binarios *ay 3ue seguir las siguientes reglasQ
: 0 : R : cero por cero es igual a cero6
: 0 8 R : cero por uno es igual a cero6
8 0 : R : uno por cero es igual a cero6
8 0 8 R 8 uno por uno es igual a uno6
!esumiendoQ
) ( S
: : :
: 8 :
8 : :
8 8 8
dondeQ
) y ( son los factores6
S es el producto6
Ejemplo de multiplicacin6
o bienQ
D&H&S&JN6
%ara reali4ar la divisin se deben seguir las siguientes reglasQ
0 y c
25 de 109
: : R :
: 8 R :
8 : R :
8 8 R 8
!esumiendoQ
) ( S
: : :
: 8 :
8 : :
8 8 8
dondeQ
0 es el dividendo6
y es el divisor6
c es el cociente6
Ejemplo de divisin6
C$%#EENT$ ' >N$
%ara obtener el complemento a uno de un n,mero binario solamente *ay 3ue obtener
su complemento de dic*o n,mero7 o en otras palabras *ay 3ue negar el n,mero6
EjemplosQ
8=
8:8:88:8
C
Su complemento a uno esQ C8 R :8:8::8:
C=
8:8:8888
C
Su complemento a uno esQ C8 R :8:8::::
G=
88:8::88
C
Su complemento a uno esQ C8 R ::8:88::
2=
8888::::
C
Su complemento a uno esQ C8 R ::::8888
26 de 109
C$%#EENT$ ' D$S
%ara obtener el complemento a dos de un n,mero binario7 solo *ay 3ue sumarle 8 al
complemento a uno obtenido de dic*o n,mero6
EjemplosQ
8=
8::88
C
%rimero se obtiene su complemento a uno6
C8 R :88::
' este n,mero se le suma 86
:88::
S 8
:88:8
El complemento a dos esQ CC R :88:8
C=
88::8
C
Se obtiene su complemento a uno6
C8 R ::88:
' este n,mero se le suma 86
::88:
S 8
::888
El complemento a dos esQ CC R ::888
!EST' C$N C$%#EENT$ ' D$S
#a resta binaria con complemento a dos se reali4a de la siguiente maneraQ
86 Se obtiene el complemento a dos del sustraendo6
C6 El complemento a dos obtenido del sustraendo se le suma al minuendo6
G6 %ara obtener el resultado correcto7 *ay 3ue eliminar el bit m-s significativo 3ue es
el sobreflujo de la operacin6
26 #o 3ue 3ueda es el resultado6
EjemploQ
!eali4ar la siguiente resta empleando el mtodo de complemento a dos6
27 de 109
Se obtiene el complemento a dos del sustraendo6
CC R :88:
'*ora el complemento a dos del sustraendo se suma con el minuendo6
sobreflujo
Se elimina el bit de sobreflujo y nos da el resultado de la operacin 3ue esQ 8:8
C
EIE!C&C&$S %!$%>EST$S
86+ !eali4ar las siguientes sumas binariasQ
28 de 109
C6+ !eali4ar las siguientes restas o sustraccionesQ
G6+ !eali4ar las siguientes multiplicacionesQ
29 de 109
26+ !eali4ar las siguientes divisionesQ
CAPITULO IV
FAMILIAS LGICAS
>na familia lgica es un grupo de dispositivos digitales 3ue comparten una tecnologa
com,n de fabricacin y tienen estandari4adas sus caractersticas de entrada y de salidaU es
decir7 son compatibles entre s6
Como consecuencia de la estandari4acin7 la intercone0in entre dispositivos lgicos
de una misma familia es particularmente sencilla y directaQ no re3uiere de etapas adicionales
de acoplamiento6
Caractersticas generales de las familias lgicas6
30 de 109
#as caractersticas m-s importantes de un circuito digital son su velocidad7 su
consumo de potencia7 su inmunidad al ruido y su confiabilidad6
#a velocidad mide la rapide4 de respuesta de las salidas de un circuito digital a
cual3uier cambio en sus entradas6
El consumo de potencia mide la cantidad de corriente o de potencia 3ue consume un
circuito digital en operacin6
#a inmunidad al ruido mide la sensibilidad de un circuito digital al ruido
electromagntico ambiental6
#a confiablidad mide el perodo ,til de servicio de un circuito digital6
FAMILIA LGICA TTL
#a familia lgica TT# es la m-s com,n de todas las familias lgicas6
#os circuitos integrados TT# implementan su lgica interna7 e0clusivamente
bas-ndose en transistores N%N y %N%7 diodos y resistencias6
#a familia TT# est- disponible en dos versionesQ la serie D2 y la serie E26 #a primera
se destina a aplicaciones militares y la segunda a aplicaciones industriales y de propsito
general6
#a familia TT# o bipolar se divide en las siguientes categoras o subfamilias b-sicasQ
TT# est-ndar6
TT# Sc*ottKy ;S=6
TT# de baja potencia ;#=6
TT# Sc*ottKy de baja potencia ;#S=6
TT# de alta velocidad ;L=6
TT# Sc*ottKy avan4ada ;'S=6
TT# Sc*ottKy de baja potencia avan4ada ;'#S=6
Tn"i#n d $%i&n'$ci#n () V
CC
*+
#os circuitos TT# en general7 pueden operar con tensiones entre 26ED H6 y D6CD H6
%ero el valor nominal de la tensin de trabajo es de S D volts6
Niveles de voltaje6
De : H6 a :6@ H6 para el estado bajo6
De C62 H6 ' D H6 para el estado alto6
31 de 109
FAMILIA LGICA CMOS
#a familia lgica C$S7 utili4a transistores $S"ET complementarios canal N y canal
% como elementos b-sicos de conmutacin6
#os circuitos integrados digitales fabricados mediante tecnologa C$S se pueden
agrupar en las siguientes categoras o subfamilias b-sicasQ
C$S est-ndar6
C$S de alta velocidad ;LC=6
C$S compatible con TT# ;LCT=6
C$S e3uivalente a TT# ;C=6
"amilia C$S est-ndar6
#a familia C$S est-ndar comprende principalmente los dispositivos 3ue se designan
como 2:)) ;2:8C7 2:CF7 etc6= y 2D)) ;2DC@7 2DDG7 etc6=6 E0isten dos series generales de
dispositivos C$S designadas M'T y MBT6
#os dispositivos de la serie M'T se designan con el sufijo M'T o simplemente no lo traen
impreso ;2:88' R 2:88=6 Todos los dispositivos de la serie MBT llevan el sufijo B6
#a principal diferencia entre los dispositivos de las series ' y B esta en 3ue los C$S
MBT contienen una circuiteria interna de proteccin 3ue reduce el riesgo de da9o al dispositivo
por el fenmeno de descarga electrost-tica6
Tensin de alimentacin ;S H
DD
=6
Tienen un amplio margen de tensin comprendido entre S G H6 y S 8@ H6
Niveles de voltaje
De : H6 a :6G H
DD
para el estado bajo6
De :6E H
DD
a H
DD
para el estado alto6
PRECAUCIONES A TOMAR EN EL MANE!O DE DISPOSITIVOS CMOS+
Todos los dispositivos C$S son muy susceptibles al da9o ocasionado por descarga
electrost-tica entre cual3uier par de pines6
#a electrost-tica o electricidad est-tica consiste en la creacin de altos voltajes en la
superficie de un material aislante por efecto de friccin o frotamiento6
86 Conservar el circuito integrado en su contenedor original *asta 3ue sea insertado
en el circuito de aplicacin6
C6 Conectar todas las entradas no empleadas a un nivel estable6 No dejarlas sin
conectar6
32 de 109
G6 Herificar la polaridad de la fuente de alimentacin6 El positivo debe ir al pin SH
DD
y
el negativo o tierra al pin H
SS
6
INTERFACES LOGICAS
>na interface es la intercone0in eficiente de dos dispositivos7 circuitos o sistemas
3ue no son compatibles entre s y tienen caractersticas elctricas diferentes6
#as interfaces lgicas o reales permiten 3ue dispositivos de diferentes familias o
subfamilias puedan comunicarse entre s6
&nterfaces entre familias lgicas
E0isten situaciones donde se *ace necesario interconectar dispositivos pertenecientes
a diferentes familias lgicas con el fin de aprovec*ar las ventajas 3ue cada tecnologa ofrece6
%ara 3ue esta intercone0in sea eficiente7 deben conocerse las caractersticas de entrada y
de salida de las familias lgicas comprometidas6
Cada familia lgica interpreta de manera diferente un nivel alto o bajo de voltaje y
tiene sus propios re3uisitos de corriente de entrada y de salida6 %or esta ra4n7 dos familias
lgicas no se pueden conectar directamenteQ necesitan de una interface 3ue las comuni3ue y
acople sus caractersticas de voltaje y corriente6
In',-$c" d TTL $ CMOS
>na entrada C$S es relativamente f-cil de manejar a partir de una salida TT#
cuando los dispositivos involucrados en la interface operan a partir de una misma fuente de S
D H6 #as caractersticas de corriente de salida de TT# son m-s 3ue adecuadas para manejar
entradas C$S6 Slo deben *acerse compatibles los niveles de voltaje6
&nterface TT# est-ndar a C$S con resistencia6
#a resistencia ! acopla los niveles de voltaje de ambas familias6 Su valor fluct,a
entre GG: y 8D /6 >n valor tpico es de 8 /6
33 de 109
" n t r a d a T T #
e s t a n d a r T T # $ % & '
' a l i d a
$ % & '
( N )
+ 5 V
7 4
V ) ) V $ $
1 *
4 0 B
7 4 $
"ig6 268 &nterface TT# est-ndar a C$S con resistencia6
&nterface TT#+#S a C$S con resistencia6
#a resistencia ! acopla los niveles de voltaje de ambas familias6 Su valor fluct,a entre
86C / y 8D / 6 un valor tpico es de C6C /6
" n t r a d a T T #
T T # $ % & '
' a l i d a
$ % & '
( N )
+ 5 V
7 4 # '
V ) ) V $ $
2 + 2 *
4 0
7 4 $
"ig6 26C &nterface de TT#+#S a C$S con resistencia6
&nterface TT# a C$S con E2LCTG26
#os dispositivos de la familia E2LCT se dise9aron especficamente para interfa4ar
dispositivos TT# a C$S6
34 de 109
" n t r a d a T T #
' a l i d a
$ % & '
( N )
+ 5 V
T T #
, 7 4 - 7 4 # ' .
V ) ) V $ $
$ % & '
4 0 - 7 4 $
V ) )
7 4 / $ T 3 4
"ig6 26G &nterface de TT# a C$S con E2LCTG2
&nterface de un dispositivo C$S con un voltaje diferente de S DH6
Cuando el dispositivo C$S opera a un voltaje de alimentacin diferente de S DH7 la
interface entre una salida TT#7 y una entrada C$S es m-s compleja7 pero e0isten varias
formas de *acerlo6
&nterface de TT# a C$S con colector abierto6
Este mtodo emplea una salida de TT# de colector abierto de alto voltaje conectada a
la entrada C$S a travs de una resistencia de pull+up6 Este mtodo es muy apropiado para
muc*as aplicaciones7 pero presenta el inconveniente de ser muy susceptible al ruido6
" n t r a d a T T #
' a l i d a
$ % & '
( N )
+ 5 V
T T #
, 7 4 - 7 4 # ' .
$ % & '
, 4 0 - 7 4 $ .
7 4 0 6
+ 9 V
1 0 *
"ig6 262 &nterface de TT# a C$S con colector abierto6
&nterface b-sica de TT# a C$S con transistor6
35 de 109
>na solucin m-s adecuada es emplear un transistor de propsito general conectado
en la configuracin de emisor com,n6 El transistor y las resistencias !
8
y !
C
despla4an los
niveles necesarios para operar los niveles de voltaje de la salida TT#7 a los valores
necesarios para operar la entrada C$S6
" n t r a d a
T T #
T T #
, 7 4 - 7 4 # ' .
' a l i d a
$ % & '
+ 9 V + 5 V
0 2
0 1
1 0 *
1 *
$ % & '
, 4 0 - 7 4 $ .
2 N 2 2 2 2
( N )
"ig6 26D &nterface b-sica de TT# a C$S con transistor6
&nterface mejorada de TT# a C$S6
En esta interfa4 se emplean dos resistencias ;!
8
y !
C
= en el circuito base para mejorar
la inmunidad al ruido6 El condensador C reduce el tiempo 3ue dura un cambio en la salida
TT# en manifestarse en la entrada C$S6 Es decir7 mejora la velocidad de la interface6
36 de 109
" n t r a d a
T T #
T T #
, 7 4 - 7 4 # ' .
' a l i d a
$ % & '
+ 9 V
+ 5 V
0 3
0 3
0 1
3 + 3 *
1 0 *
1 *
$ % & '
, 4 0 - 7 4 $ .
2 N 2 2 2 2
( N )
4 7 ! 1
"ig6 26B &nterface mejorada de TT# a C$S6
&nterface de TT# a C$S inmune al ruido6
Esta interfa4 se logra conectando un transistor de propsito general en la
configuracin base com,n6 #a ventaja de este montaje es su alta inmunidad al ruido6
" n t r a d a
T T #
T T #
, 7 4 - 7 4 # ' .
' a l i d a
$ % & '
+ 9 V
+ 5 V
0 3
3 9 *
$ % & '
, 4 0 - 7 4 $ .
2 N 2 2 2 2
0 3
1 0 *
0 3
4 + 7 *
"ig6 26E &nterface de TT# a C$S inmune al ruido6
37 de 109
&nterfaces de C$S a TT#
>na salida C$S puede manejar directamente una entrada E2#S E2# cuando
ambos dispositivos operen a partir de una misma fuente de S D H6
" n t r a d a
$ % & '
$ % & '
' a l i d a
T T #
( N )
+ 5 V
7 4 # '
7 4 #
4 0
7 4 $
T T #
"ig6 26@ &nterface directa de C$S a TT#+#S
&nterface directa de C$S a TT# est-ndar6
>na salida C$S no puede manejar directamente una entrada TT# est-ndar debido a
su limitada capacidad de corriente6 #as ,nicas e0cepciones son los circuitos integrados
2::8B y 2::CB6
" n t r a d a s
$ % & '
4 0 0 1 B
' a l i d a
T T #
+ 5 V
T T #
" n t r a d a s
$ % & '
4 0 0 2 B
' a l i d a
T T #
+ 5 V
T T #
"ig6 26F &nterface directa de C$S a TT# est-ndar6
&nterface de C$S a TT#+#S con resistencia6
Esta interface es una forma muy sencilla de conectar una salida C$S a una entrada
TT#+#S6 El diodo D blo3uea el voltaje procedente de la salida C$S cuando esta ,ltima est-
en el estado alto6 #a resistencia ! *ace alta la entrada TT# cuando el diodo 3ueda
38 de 109
inversamente polari4ado6 Se emplea un diodo de germanio para mejorar la inmunidad al
ruido6
" n t r a d a
$ % & '
' a l i d a
T T #
+ 5 V + 9 V
0
)
"ig6 268: &nterface de C$S a TT#+#S con resistencia6
&nterface de C$S a TT# con buffer C$S6
%ara poder manejar entradas TT# est-ndar7 una buena solucin consiste en emplear
un buffer6 Se conecta la entrada TT# est-ndar a una salida C$S mediante un buffer C$S
2:2F 2:D:6 Estos dispositivos manejan normalmente *asta dos entradas de la serie E26
" n t r a d a
$ % & '
' a l i d a
T T #
( N )
+ 5 V
B 2 3 3 e r
4 0 5 0
"ig6 2688 &nterface de C$S a TT# con buffer C$S6
In',-$c d CMOS $ TTL c.n /0102B+
39 de 109
El circuito integrado 2:8:EB consta de dos compuertas N'ND de C entradas de
drenador abierto6 %uede manejar voltajes de carga de S C:H y tiene7 tpicamente una
capacidad de corriente de salida de 8GB m'6 Trabaja con tensiones de alimentacin de S GH
*asta S 8@H6
" n t r a d a
$ % & '
, 4 0 - 7 4 $ .
' a l i d a
T T #
7 4 # '
+ 5 V
4 0 1 0 7 B
1 0 *
( N )
"ig6 268C &nterface de C$S a TT# con 2:8:EB
In',-$c d CMOS $ TTL c.n 34--, CMOS+
>na forma muy sencilla de conectar una salida C$S a una entrada TT# consiste en
emplear un buffer C$S 2:2F 2:D:6 #as entradas de estos dispositivos aceptan voltajes
superiores al de alimentacin6 En este caso7 el 2:2F recibe voltajes de entrada entre : H y
FH y suministran voltajes de salida entre : H y DH6
" n t r a d a
$ % & '
' a l i d a
T T #
( N )
+ 5 V + 9 V
B 2 3 3 e r
4 0 5 0
' a l i d a
T T #
7 4 - 7 4 # '
" n t r a d a
$ % & '
, 4 0 - 7 4 $ .
"ig6 268G &nterface de C$S a TT# con buffer C$S6
In',-$c d CMOS $ TTL c.n /0102B+
40 de 109
Cuando los dispositivos involucrados en la interface operan a diferentes voltajes7 una
forma de interfa4arlos es mediante un buffer de drenador abierto 2:8:EB con resistencia de
pull+up6 El buffer opera a partir de la fuente de alimentacin del dispositivo C$S6 #a
resistencia de pull+up se conecta a la fuente del dispositivo TT#6
" n t r a d a
$ % & '
, 4 0 - 7 4 $ .
' a l i d a
T T #
7 4 # '
+ 5 V
4 0 1 0 7 B
3 + 3 *
( N )
+ 9 V
"ig6 2682 &nterface de C$S a TT# con 2:8:EB6
In',-$c d CMOS $ TTL c.n ',$n"i"'.,+
Este mtodo emplea un transistor N%N de propsito general6 Este transistor7 en
conjunto con sus resistencias de polari4acin ;!
8
7 !
C
y !
G
=7 convierte niveles lgicos
C$S en niveles lgicos TT#6
" n t r a d a
$ % & '
T T #
, 7 4 - 7 4 # ' .
' a l i d a
T T #
+ 5 V
+ 9 V
0 3
0 3
0 1
3 + 3 *
1 0 *
1 0 *
$ % & '
, 4 0 - 7 4 $ .
2 N 2 2 2 2
( N )
41 de 109
"ig6 268D &nterface de C$S a TT# con transistor6
CAPITULO V
COMPUERTAS LGICAS
CO'.71*&/S L892C/S.
Las compuertas digitales son los blo(ues bsicos de cual(uier circuito digital. &odos los
aparatos digitales desde el ms simple dispositivo :asta la ms sofisticada computadora estn
formados por compuertas conectadas en una gran variedad de configuraciones.
7na compuerta digital es un circuito electrnico con dos o ms l0neas de entrada y una l0nea
de salida (ue tiene la capacidad de tomar decisiones.
La decisin tomada por una compuerta consiste en situar su salida en ; en < dependiendo
del estado de sus entradas y de la funcin lgica para la cul :a sido dise-ada.
1n electrnica digital e%isten oc:o compuertas lgicas designadas como /6$ O* 6O& =1S
6/6$ 6O* 5O* y 56O*.
A N ) & 0 N & T 4 " '
N A N ) N & 0 5 & 0 5 N & 0
X S X S
X
Y
S
X
Y
S
X
Y
S
X
Y
S
X
Y
S
X
Y
S
"ig. >.< Compuertas lgicas
Como describir la operacin de una compuerta.
42 de 109
#a operacin de una compuerta lgica se puede e0presar mediante una tabla de
verdad7 una ecuacin lgica o un diagrama de tempori4acin6
7na tabla de verdad representa ordenadamente todas las posibles combinaciones de estados
lgicos (ue pueden e%istir en las entradas y el valor (ue toma la salida en cada caso.
La ecuacin lgica relaciona matemticamente la salida con las entradas.
7n diagrama de tempori+acin representa grficamente el comportamiento de una compuerta
con se-ales variables en el tiempo.
COMPUERTA AND.
X
Y
S S ? 5 = ? 5 =
S0mbolo 1%presin algebraica
5 = S 5
; ; ;
; < ; =
< ; ;
< < < S
&abla de verdad $iagrama de tempori+acin
"ig. >.@ Compuerta /6$.
Comportamiento:
Si todas sus entradas son uno su salida ser uno.
Si al menos una de sus entradas es cero su salida ser cero.
COMPUERTA OR.
43 de 109
X
Y
S S ? 5 A =
5 = S 5
; ; ;
; < < =
< ; <
< < < S
"ig. >.B Compuerta O*.
Comportamiento:
Si al menos una de sus entradas es uno su salida ser uno.
Si todas sus entradas son cero su salida ser cero.
COMPUERTA NOT.
X S 5 ? 5C
5 5C 5
; <
< ; 5C
&abla de verdad $iagrama de
tempori+acin
"ig. >.D Compuerta 6O&.
Comportamiento:
Si su entrada es cero su salida ser uno.
Si su entrada es uno su salida ser cero.
44 de 109
COMPUERTA YES.
X S 5 ? 5
5 5 5
; ;
< < 5
&abla de verdad $iagrama de
tempori+acin
"ig. >.> Compuerta =1S
Comportamiento:
Si su entrada es cero su salida es cero.
Si su entrada es uno su salida es uno.
COMPUERTA NAND.
X
Y
S
S ? 5
=
? 5
=
5 = S 5
; ; <
; < < =
< ; <
45 de 109
< < ; S
"ig. >.E Compuerta 6/6$
Comportamiento:
Si al menos una de sus entradas es cero su salida ser uno.
Si todas sus entradas son uno su salida ser cero.
COMPUERTA NOR.
X
Y
S
S ? 5 A
=
5 = S 5
; ; <
; < ; =
< ; ;
< < ; S
"ig. >.F Compuerta 6O*.
Comportamiento:
Si sus entradas son cero su salida ser uno.
Si al menos una de sus entradas es uno su salida ser cero.
COMPUERTA XOR.
X
Y
S
S ? 5
=
46 de 109
5 = S 5
; ; ;
; < < =
< ; <
< < ; S
"ig. >.G Compuerta 5O*
Comportamiento:
Si el nHmero de entradas en alto es impar la salida ser alta. $e otra manera ser baja.
COMPUERTA XNOR.
X
Y
S
S? 5
=
5 = S 5
; ; <
; < ; =
< ; ;
< < < S
"ig. >.I Compuerta 56O*
Comportamiento:
Si el nHmero de entradas en alto es par la salida ser alta.
Si el nHmero de entradas en alto es impar la salida ser baja.
TIPOS DE COMPUERTAS
Schmitt Trigger
47 de 109
Las compuertas Sc:mitt)&rigger son dispositivos (ue se utili+an para convertir se-ales
imperfectas lentas o con ruido en se-ales digitales bien definidas rpidas y sin ruido. *eali+an las
mismas funciones lgicas de las compuertas comunes pero poseen ciertas caracter0sticas distintivas
especiales.

"ig. >.<; S0mbolo de dispositivos Sc:mitt)&rigger
Las caracter0sticas de las compuertas Sc:mitt)trigger las :acen muy Htiles en numerosas
aplicaciones donde se presentan problemas con se-ales mal definidas distorsionadas o ruidosas.
Las compuertas Sc:mitt)trigger operan como compuertas comunes pero se caracteri+an por
poseer una propiedad llamada :istresis (ue las :ace inmunes al ruido y les permite trabajar con
se-ales digitales no ideales. 7na compuerta Sc:mitt)trigger entrega siempre una onda cuadrada a la
salida sin importar la forma de onda de la se-al de entrada.
La caracter0stica de :istresis significa (ue los dispositivos Sc:mitt)trigger solo responden
cuando los voltajes aplicados a sus entradas superan unos valores l0mites preestablecidos llamados
umbrales.
3uffer.
Los buffers o separadores son esencialmente compuertas con una alta capacidad de corriente
de salida. 1stas caracter0sticas les permite manejar directamente L1$Js relevadores de estado slido
relevadores electromecnicos y otras cargas (ue no pueden ser impulsadas directamente por
compuertas comunes.
Los buffers se utili+an principalmente como amplificadores de corriente. 7n buffer a la salida
de un circuito integrado digital aumenta su fan)out es decir la m%ima corriente de salida (ue este
puede suministrar.
1%isten bsicamente dos clases de buffers: inversores y no inversores.
$esde el punto de vista lgico los buffers inversores operan como inversores convencionales.
Los buffers no inversores entregan el mismo nivel lgico (ue reciben.
7n buffer se puede conectar a una carga de dos formas: como disipador de corriente (modo
sinK! o como fuente de corriente (modo source!. 1n el modo sinK la carga se conecta entre la salida y
el positivo de la fuenteL y en el modo source la carga se conecta entre la salida y tierra.
48 de 109
B 2 3 3 e r n o i n v e r s o r B 2 3 3 e r i n v e r s o r
B 2 3 3 e r d e t r e s e s t a d o s
"ig. >.<< Clases de buffers.
Cm!"ert#$ %e c&ectr #'iert.
1n las compuertas de salida de colector abierto debe conectarse una resistencia e%terna entre
la salida de esta y A ,cc.
"ig. >.<@ S0mbolo de una compuerta de colector abierto.
Las compuertas de colector abierto &&L pueden operar sin la resistencia e%terna cuando se
conecta a las entradas de otras compuertas &&L aun(ue esto no se recomienda debido a la baja
inmunidad al ruido encontrada. Sin una resistencia e%terna la salida de la compuerta ser un circuito
abierto cuando la salida este en estado bajo
Las compuertas de colector abierto &&L se emplean bsicamente en tres aplicaciones
principales (ue son: impulsar una lmpara o relevador reali+ar lgica alambrada y para la
construccin de un sistema de bus comHn.
2mpulsar lampara o relevador.
7na salida de colector abierto puede impulsar una lmpara colocada en su salida a travs de
una resistencia limitadora.
Lgica alambrada.
Si las salidas de varias compuertas de colector abierto &&L se ligan con una sola resistencia
e%terna se reali+a una lgica /6$ alambrada.
49 de 109
C
D
A
B
S
C
D
A
B
S
V c c
Cone%in f0sica S0mbolo grfico
"ig. >.<B /lambrado en lgica /6$ de dos compuertas 6/6$ de colector abierto.
B"$ cm().
Las compuertas de colector abierto pueden ligarse para formar un bus comHn. 1n cual(uier
momento todas las salidas de compuerta ligadas al bus e%cepto una deben mantenerse en su estado
alto. La compuerta seleccionada puede estar ya sea en el estado alto o bajo dependiendo de si se
desea transmitir un < un ; en el bus.
V c c
# i n e a
d e 6 2 s
'
7
7
7
7
1
2
3
4
"ig. >.<D Compuertas de colector abierto (ue forman una l0nea de bus comHn.
Compuertas de tres estados.
La lgica digital es binaria por(ue responde solamente a dos estados de entrada: el alto (<! y
el bajo (;!. 1n un dispositivo &&L por ejemplo una salida determinada solo podr estar a un nivel
alto o a un nivel bajo. Cual(uier otro nivel de voltaje es invalido.
1%isten situaciones donde es deseable desconectar o aislar el terminal de salida del resto de la
circuiter0a interna con el fin de lograr (ue ese punto (uede libre o flotando es decir (ue no este ni en
50 de 109
alto ni en bajo. La solucin a ese problema es lo (ue se :a dado en llamar lgica de tres estados o
lgica tri.stateM.
Los dispositivos lgicos de tres estados tienen tres niveles de salida llamados alto bajo y
flotante. / este Hltimo se le denomina ms e%actamente estado de alta impedancia o estado 4i)N.
$ o 8 ! 2 e r t a d e t r e s e s t a d o s
A c t i v o a l t o A c t i v o 6 a j o
"ig. >.<> Compuertas de tres estados
Las compuertas de tres estados sustituyen de manera eficiente al arreglo de l0nea de bus comHn
con compuertas de colector abierto.
IMPLEMENTACIN DE FUNCIONES CON COMPUERTAS BASICAS
7n diagrama lgico o logigrama se obtiene a partir de una funcin o e%presin lgica.
7n diagrama lgico es la representacin en forma de s0mbolos de las funciones lgicas.
La implementacin de funciones consiste en desarrollar el diagrama lgico de una funcin o
e%presin lgica dada con compuertas lgicas bsicas o con lgica 6/6$ o lgica 6O*.
La tabla de verdad nos representa el comportamiento del circuito para cada una de sus
posibles combinaciones de entrada.
.ara determinar el nHmero de combinaciones se aplica la formula @
n
donde OnP es el nHmero
de entradas.
<.) *eali+ar el diagrama lgico de la siguiente funcin y obtener su tabla de verdad:
51 de 109
"< ? / 3CC A /C3 CCA 3CCC
A B C
F 1
"ig. >.<E Logigrama de la funcin "<
La funcin lgica re(uiere para su implementacin de tres inversores tres compuertas /6$ y
dos compuerta O*.
/ 3 C /C 3C CC /3CC /C3CC 3CCC "<
; ; ;
; ; <
; < ;
; < <
< ; ;
< ; <
< < ;
< < <
< < <
< < ;
< ; <
< ; ;
; < <
; < ;
; ; <
; ; ;
;
;
;
;
;
<
;
;
;
;
<
;
;
;
;
;
<
;
;
;
<
;
;
;
<
;
<
;
<
<
;
;
&abla >.< &abla de verdad de la funcin "<
.ara obtener la tabla de verdad de una funcin o diagrama lgico:
<. $eterminar el nHmero de entradas para poder obtener el nHmero de posibles
combinaciones con la formula @
n
donde OnP es el nHmero de entradas (en este caso n?B
por lo tanto :ay G posibles combinaciones de entrada!.
@. 1n la segunda columna se escriben cada una de las posibles combinaciones de entrada con
su valor complementado o negado.
B. 1n las siguientes columnas (/3JCJ /J3CJ 3JCJ! se va colocando el resultado de cada uno
de los trminos de la e%presin lgica de acuerdo a la combinacin de entrada.
D. 1n la Hltima columna ("<! se obtiene el estado de la salida de la funcin (ue corresponde a
cada combinacin de entrada.
@.) *eali+ar el diagrama lgico de la siguiente funcin y obtener su tabla de verdad:
52 de 109
"@ ? /J A /3JCJ A 3JC A /$
A B C D
F 2
"ig. >.<F Logigrama de la funcin "@
La funcin lgica re(uiere para su implementacin de tres inversores tres compuertas /6$ y
tres compuerta O*.
Su tabla de verdad (ueda de la siguiente manera:
/ 3 C
$
/C 3C CC$
C
/C /3CCC /$ "@
; ; ; ;
; ; ; <
; ; < ;
; ; < <
; < ; ;
; < ; <
; < < ;
; < < <
< ; ; ;
< ; ; <
< ; < ;
< ; < <
< < ; ;
< < ; <
< < < ;
< < < <
< < < <
< < < ;
< < ; <
< < ; ;
< ; < <
< ; < ;
< ; ; <
< ; ; ;
; < < <
; < < ;
; < ; <
; < ; ;
; ; < <
; ; < ;
; ; ; <
; ; ; ;
<
<
<
<
<
<
<
<
;
;
;
;
;
;
;
;
;
;
<
;
;
;
;
;
<
<
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
<
;
<
;
<
;
<
<
<
<
<
<
<
<
<
<
<
;
<
;
<
;
<
&abla >.@ &abla de verdad de la funcin "@
IMPLEMENTACI*N DE +UNCIONES CON L*,ICA NAND Y NOR
53 de 109
1n la prctica una unidad lgica tal como una compuerta 6/6$ o 6O* pueden emplearse
como Hnicos elementos lgicos para implementar el diagrama lgico de una funcin lgica.
Obtencin de las funciones 6O& /6$ O* y 6O* con lgica 6/6$
"76C2O6 SQ'3OLO 1#72,/L16C2/
6O&
/6$
O*
6O*
&abla >.B 1(uivalencia de la lgica 6/6$.
Obtencin de las funciones 6O& O* /6$ y 6/6$ con lgica 6O*.
"76C2O6 S2'3OLO 1#72,/L16C2/
6O&
/6$
O*
6/6$
54 de 109
&abla >.D 1(uivalencia de la lgica 6O*.
1n la implementacin de funciones con compuertas lgicas 6/6$ o 6O* estas pueden
simplificarse cuando (uedan dos compuertas conectadas en serie ya (ue una doble negacin es igual
a una afirmacin.
A A A
A A A
"ig. >.<G 7na doble negacin es igual a una afirmacin.
2mplementar la siguiente funcin con compuertas 6/6$ y con compuertas 6O*.
" ? / 3 A CC$
Lgica 6/6$.
C O M P U E R TA S L O G I C A S
A
B
$
)
1
"ig. >.<I "uncin implementada con lgica 6/6$.
Simplificando.
A
B
$
)
1
55 de 109
"ig. >.@; "uncin simplificada.
Lgica 6O*.
A
1
B
$
)
"ig. >.@< "uncin implementada con lgica 6O*.
Simplificando.
A
1
B
$
)
"ig. >.@@ "uncin simplificada.
$e esta manera es como se reali+an los diagramas lgicos de las funciones implementadas con
compuertas bsicas lgica 6/6$ y lgica 6O*.
S2'.L2"2C/C286 $1 "76C2O61S
Rlgebra de 3oole
1l lgebra de 3oole es un mtodo muy sencillo para e%presar en forma de lenguaje
matemtico la lgica digital.
56 de 109
1l mtodo booleano permite representar anali+ar y dise-ar circuitos digitales. Sus principios
tericos fueron desarrollados por el matemtico ingles 9eorge 3oole en su obra O/nlisis matemtico
de la lgicaP publicada en <GDF. Sin embargo slo :asta <IBG se descubri su real utilidad.
1l lgebra booleana proporciona el mtodo ms compacto y conveniente de representar
anali+ar y dise-ar circuitos lgicos. La operacin completa de un circuito digital se puede describir
mejor por lgebra booleana (ue utili+ando complicados diagramas lgicos y e%tensas tablas de
verdad.
Cuando se dise-a un circuito por mtodos booleanos el primer paso consiste generalmente en
obtener su tabla de verdad de acuerdo con las condiciones de entrada y de salida. / partir de esta
tabla se deriva entonces una ecuacin booleana (ue se simplifica y conduce al circuito lgico deseado.
1l circuito obtenido por este mtodo es el ptimo por(ue re(uiere de un nHmero m0nimo de
compuertas para su reali+acin. 1sto reduce el costo el tama-o f0sico y el consumo de potencia del
mismo y mejora su confiabilidad y velocidad. &odas estas condiciones son importantes cuando se
dise-an circuitos digitales.
Conceptos bsicos
1n lgebra booleana las entradas y salidas de un circuito digital se representan mediante
caracteres alfabticos llamados variables booleanas o lgicas. 9eneralmente aun(ue no es una regla
infle%ible las entradas se designan por las primeras letras del alfabeto y las salidas por las Hltimas.
Las variables booleanas se caracteri+an por ser binarias es decir slo pueden adoptar uno de
dos valores o estados posibles: ; <. 1n electrnica digital una variable booleana representa el nivel
de voltaje presente en un punto de un circuito. 1l ; designa el nivel bajo y el < el nivel alto.
Las variables booleanas se combinan para formar ecuaciones booleanas o lgicas. 7na
ecuacin boolena es una e%presin matemtica (ue sinteti+a la funcin de un circuito digital.
7na ecuacin booleana consta de tres elementos: variables de entrada variables de salida y
operadores lgicos. Los operadores lgicos (OSP OAP y O
T
P! son signos (ue relacionan entre s0 las
variables de entrada y establecen su relacin con la(s! variable(s! de salida.
Operaciones bsicas y derivadas
1l lgebra booleana maneja tres operaciones bsicas llamadas /6$ o producto lgico O* o
suma lgica y 6O& o complemento lgico. 1stas operaciones son reali+adas en la prctica por las
compuertas /6$ O* y 6O& respectivamente.
/ partir de las tres operaciones bsicas descritas anteriormente se derivan las operaciones
6/6$ 6O* 5O* y 56O* reali+adas por las compuertas del mismo nombre.
57 de 109
Los postulados del lgebra de 3oole son:
Los postulados son suposiciones fundamentales (ue tambin se denominan a%iomas.
< .) a! ; S ; ? ; b! < A < ? <
@.) a! ; S < ? ; b! < A ; ? <
B.) a! < S ; ? ; b! ; A < ? <
D.) a! < S < ? < b! ; A ; ? ;
>.) a! ;C ? < b! <C ? ;
Los teoremas del lgebra de 3oole son:
<. Ley conmutativa.
a! / A 3 ? 3 A / b! /S3 ? 3S/
@.) Ley asociativa.
a! / A (3 A C! ? (/ A 3! A C b! / (3C! ? (/3!C
B.) Ley distributiva.
a! / (3 A C! ? /3 A /C b! / A (3C! ? (/ A 3!(/ A C!
D) Ley de los idempotentes.
a! / A / ? / b! / S / ? /
>.) Ley de absorcin.
a! / A /3 ? / b! / (/ A 3! ? /
E.) Ley complementaria.
a! /CA / ? < b! /CS / ? ;
58 de 109
F.) Ley de identidad.
a! ; A / ? / b! < S / ? /
G.) Ley de los elementos nulos.
a! < A / ? < b! / S ; ? ;
I.) &eoremas de $e'organ.
a! (/ A 3!C? /C3C b! (/ 3!C? /CA 3C
<;.)Ley de doble negacin.
a! ( % C!C ? %
1jemplos:
Simplificar las siguientes funciones por lgebra de 3oole y obtener su tabla de verdad.
<. S ? /J3C A /3JCJ A /3JC A /3C
S ? /J3C A /3C A /3JCJ A /3JC
S ? 3C(/A/J! A /3J(CJAC!
/A/J ? CJAC ? <
S ? 3C(<! A /3J(<!
3C(<! ? < /3J(<! ? <
S ? 3C A /3J
/ 3 /C 3C C
C
/C3C /3CCC 3CCC /3C S
; ; ;
; ; <
; < ;
; < <
< ; ;
< ; <
< < ;
< < <
< < <
< < ;
< ; <
< ; ;
; < <
; < ;
; ; <
; ; ;
;
;
;
<
;
;
;
;
;
;
;
;
<
;
;
;
;
;
;
;
;
<
;
;
;
;
;
;
;
;
;
<
;
;
;
<
<
<
;
<
&abla >.> &abla de verdad de la funcin S sin simplificar.
59 de 109
/ 3 C /C 3C CC /C3CCC 3C /3C S
; ; ;
; ; <
; < ;
; < <
< ; ;
< ; <
< < ;
< < <
< < <
< < ;
< ; <
< ; ;
; < <
; < ;
; ; <
; ; ;
;
;
;
<
;
;
;
<
;
;
;
<
;
;
;
<
;
;
;
;
<
<
;
;
;
;
;
<
<
<
;
<
&abla >.E &abla de verdad de la funcin S simplificada.
@. " ? %yJ+J A %yJ+ A %JyJ+J A %y+ A %y
" ? %yJ+J A %JyJ+J A %y+ A %y A %yJ+
" ? yJ+J(%A%J! A %y(+A<! A %yJ+
%A%J?< +A<?<
" ? yJ+J(<! A %y(<! A %yJ+
" ? yJ+J A %y A %yJ+
5 = N 5C =C
NC
5=CNC 5=CN 5C=CNC 5=N 5= "
; ; ;
; ; <
; < ;
; < <
< ; ;
< ; <
< < ;
< < <
< < <
< < ;
< ; <
< ; ;
; < <
; < ;
; ; <
; ; ;
;
;
;
;
<
;
;
;
;
;
;
;
;
<
;
;
<
;
;
;
;
;
;
;
;
;
;
;
;
;
;
<
;
;
;
;
;
;
<
<
<
;
;
;
<
<
<
<
&abla >.F &abla de verdad de la funcin " sin simplificar.
/ 3 C /C 3C CC =CNC 5= 5=CN "
; ; ;
; ; <
; < ;
; < <
< ; ;
< ; <
< < ;
< < <
< < <
< < ;
< ; <
< ; ;
; < <
; < ;
; ; <
; ; ;
<
;
;
;
<
;
;
;
;
;
;
;
;
;
<
<
;
;
;
;
;
<
;
;
<
;
;
;
<
<
<
<
&abla >.G &abla de verdad de la funcin " simplificada.
60 de 109
Se observa en las tablas de verdad de ambas funciones (ue las salidas para cada combinacin
de entrada es la misma para la funcin sin simplificar y la funcin simplificada.
M#!#$ %e -#r)#"gh
Los mapas de Uarnaug: proporcionan un mtodo sistemtico para simplificar y manipular
e%presiones booleanas. &ambin proporcionan un grupo de localidades o reas eti(uetadas de una
forma especial donde cada una representa una combinacin Hnica de variables.
Localidades en los mapas de Uarnaug:.
a! para e%presiones de dos variables.
=
5 ; <
; 5C=C 5C=
< 5=C 5=
M#!# %e -#r)#"gh !#r# %$ .#ri#'&e$.
b! para e%presiones de tres variables.
=N
5
;; ;< << <;
; 5C=CNC 5C=CN 5C=N 5C=NC
< 5=CNC 5=CN 5=N 5=NC
'apa de Uarnaug: para tres variables.
c! para e%presiones de cuatro variables.
=N
V5 ;; ;< << <;
;; VC5C=CN
C
VC5C=
CN
VC5
C=N
VC5C=N
C
;< VC5=CNC VC5=CN VC5=N VC5=NC
<< V5=CNC V5=CN V5=N V5=NC
<; V5C=CNC V5C=CN V5C=N V5C=NC
'apa de Uarnaug: para cuatro variables.
1jemplos:
61 de 109
Simplificar las siguientes funciones mediante mapas de Uarnaug:.
<.) " ?%yJ+J A %JyJ+ A %JyJ+J A %Jy+
,aciando la funcin en el mapa.
=N
5 ;; ;< << <;
; < < <
< <
/grupando celdas adyacentes.
=N
5 ;; ;< << <;
; < < <
< <
< @
/l agrupar las celdas adyacentes se observa (ue no se agrupo la localidad ;;; y ;;< por (ue
ya estn previamente agrupadas. ,olver a agruparlas seria :acer ms grande la funcin y el trmino
obtenido estar0a de ms ya (ue no afecta la salida de la funcin.
Se obtiene la funcin simplificada del mapa.
" ? yJ+J A %J+
@.) " ? W%JyJ+ A WJ%JyJ+J A WJ%y+J A W%yJ+ A WJ%yJ+J A WJ%JyJ+ A WJ%y+ A WJ%yJ+
,aciando la funcin en el mapa.
=N
V5 ;; ;< << <;
;; < <
;< < < < <
<< <
<; <

/grupando las celdas adyacentes.
=N
@
62 de 109
V5 ;; ;< << <;
;; < <
;< < < < < B
<< <
<; <
<
La funcin simplificada es:
" ? yJ+ A WJyJ A WJ%
M/t% t#'"&#r
1l mtodo de mapas de Uarnaug: es conveniente en tanto (ue el nHmero de variables no
e%ceda cinco o seis. Conforme aumenta el nHmero de variables el nHmero e%cesivo de cuadros evita
una seleccin ra+onable de cuadros adyacentes. La desventaja obvia del mapa es (ue en esencia es un
procedimiento de ensayo y error (ue depende de la :abilidad del usuario para reconocer ciertos
patrones. .ara funciones de seis o ms variables es dif0cil tener la seguridad de (ue se :a :ec:o la
mejor seleccin.
1l mtodo tabular supera esta dificultad. 1s un procedimiento espec0fico de paso a paso (ue
esta garanti+ado para producir una e%presin simplificada en forma estndar para una funcin. .uede
aplicarse a problemas con muc:as variables y tiene un potencial para utili+ar el procedimiento en
computadora. Sin embargo es bastante tedioso para el uso :umano y propenso a errores debido a su
proceso rutinario y montono. 1l mtodo de tabulacin lo formulo por ve+ primera #uine y los mejoro
posteriormente 'cClusKey. &ambin se le conoce como mtodo de #uine)'cClusKey.
/ continuacin se da un ejemplo de simplificacin de una funcin empleando el mtodo tabular.
1l siguiente ejemplo es meramente ilustrativo ya (ue como se menciono anteriormente el
verdadero potencial de este mtodo es para seis o ms variables.
Simplificar la siguiente funcin por el mtodo tabular:
" ? /J3JCJ$J A /J3JCJ$ A /J3JC$J A /3JCJ$J A /3JC$J A /3JC$ A /3C$J A /3C$
Se representan los trminos de la funcin en valores de unos (<Js! y ceros (;Js!.
;;;; A ;;;< A ;;<; A <;;; A <;<; A <;<< A <<<; A <<<<
<.) Se ordenan los trminos binarios colocando primero los trminos (ue no contengan unos
luego los (ue tengan un uno luego los (ue tengan dos unos y as0 sucesivamente.
63 de 109
/ 3 C $
< ; ; ; ;
@ ; ; ; <
B ; ; < ;
D < ; ; ;
> < ; < ;
E < ; < <
F < < < ;
G < < < <
@.) Se encuentran los trminos (ue difieren solo en una variable la cual se elimina y se tiene un
trmino con una literal menos.
/ 3 C $
< @ ; ; ; )
< B ; ; ) ;
< D ) ; ; ;
B > ) ; < ;
D > < ; ) ;
> E < ; < )
> F < ) < ;
E G < ) < <
F G < < < )
B.) Se repite el paso @ se encuentran los trminos (ue difieren solo en una variable la cual se
elimina y se tiene un trmino con una literal menos.
/ 3 C $
< B D > ) ; ) ;
< D B > ) ; ) ;
> E F G < ) < )
> F E G < ) < )
La funcin simplificada es:
" ? /J3JCJ A 3J$J A /C
1X1*C2C2OS .*O.71S&OS
64 de 109
<. Obtener el diagrama lgico y su tabla de verdad de las siguientes funciones con compuertas
bsicas:
<.) " ? %Jy+J A %yJ+ A %Jy+ A y+J
@.) S ? /3JCJ$ A 3CJ$J A $J A/J3 A /3$
B.) V ? /$1J A 3JC/ A /" A $1J"
@. Obtener las siguientes funciones con lgica 6/6$ reali+ar su diagrama lgico y obtener su tabla
de verdad.
<.) S ? %yJ A %yJ+ A %J+
@.) " ? /3JCJ A /J3JCJ A /3JC A /J3C
B.) V ? %yJ+J A %JyJ+J A %yJ+ A yJ+
B. Obtener las siguientes funciones con lgica 6O* reali+ar su diagrama lgico y obtener su tabla
de verdad.
<.) S ? /J3CJ A /J3C A 3JC
@.) V ? %Jy+ A %J+J A yJ+J
B.) " ? aJbJc A bJcdJ A aJcdJ A cJ
D. Simplificar las siguientes funciones por lgebra de 3oole y obtener su tabla de verdad.
<.) S ? %y+ A %Jy A %y+J
@.) V ? /3C A /J3JC A /J3C A /3CJ A /J3JCJ
B.) " ? 3C A /CJ A /3C A 3C$
>. Simplificar las siguientes funciones por mapas de Uarnaug: y obtener su tabla de verdad.
<.) " ? W%y+J A WJ%y+J A W%JyJ+J A W%y+ A WJ%Jy+ A W%yJ+J A W%Jy+ A WJ%JyJ+J A W%Jy+J
@.) S ? /J3JCJ A /3JC A /3JCJ A /J3C A /3CJ
B.) V ? aJbJcd A aJbcdJ A abcd A abJcd A abcJdJ A abcdJ A abJcJd A aJbcd A aJbJcJdJ A
abJcJdJ
E. Simplificar las siguientes funciones por el mtodo tabular y obtener su tabla de verdad.
65 de 109
<.) S ? WJ%y+JAWJ%Jy+AWJ%JyJ+JAW%y+AW%y+JAW%JyJ+AWJ%y+JAWJ%y+AW%yJ+JAWJ%yJ+JAW%Jy+
@.) V ? /3C$J A /J3C$ A /J3JCJ$ A /J3JCJ$J A /3JCJ$ A /J3C$J A /J3CJ$ A /3C$
CAPITULO VI
CIRCUITOS LOGICOS COMBINACIONALES
&NT!$D>CC&JN
>n circuito combinacional consiste en compuertas lgicas cuyas salidas se determinan
directamente en cual3uier momento de la combinacin presente de entradas sin tener
en cuenta las entradas anteriores6 >n circuito combinacional reali4a una operacin de
procesamiento de informacin especifica completamente lgica por medio un conjunto
de funciones de Boole6
>n circuito combinacional consiste en variables de entrada7 compuertas lgicas y
variables de salida6 #as compuertas lgicas aceptan se9ales en las entradas y generan
se9ales en las salidas7 este proceso transforma informacin binaria de datos de entrada
dados a datos de salida re3ueridos7 los datos de salida y de entrada se representan por
medio de se9ales binarias7 es decir7 e0isten dos valores posibles ;uno lgico y cero lgico=6
En un circuito combinacional7 para MnT variables de entrada7 *ay C
n
combinaciones
posibles de valores de entrada binaria7 para cada combinacin de entrada posible *ay una y
solo una combinacin de salida posible6 >n circuito combinacional puede describirse por MmT
funciones de Boole7 una para cada variable de salida7 cada funcin de salida se e0presa en
trminos de MnT variables de entrada6
$ i r c 2 i t o
l 9 i c o
c o 8 6 i n a c i o n a l
: 8 ; v a r i a 6 l e s
d e s a l i d a
: n ; v a r i a 6 l e s
d e e n t r a d a
"ig6 B68 Diagrama a blo3ues de un circuito combinacional6
C$D&"&C'D$!ES
DefinicinQ
66 de 109
>n codificador es una funcin digital 3ue produce una operacin inversa a la del
decodificador6 >n codificador digital 3ue tiene C
n
;o menos= lneas de entrada y MnT lneas de
salida7 las lneas de salida generan el cdigo binario para las C
n
variables de entrada6
Se puede decir tambin 3ue un codificador es un circuito 3ue nos convierte
informacin no binaria ;n,meros7 letras7 caracteres7 etc6= a un cdigo binario6
0
1
2
3
<
=
>
4
$ o d i 3 i c a d o r
5
6
7
"ig6 B6C Diagrama a blo3ues de un codificador
Codificador decimal a BCD6
Este codificador convierte una entrada decimal a BCD6
1
2
3
4
5
6
7
9
$ o d i 3 i c a d o r
d e c i 8 a l
a
B $ )
+ V c c
A
B
$
)
+ V c c
"ig6 B6G Codificador decimal a BCD6
#as entradas y salidas de este codificador son activas bajas6
>n C6&6 3ue reali4a esta accin es el E2#S82E6
DEC$D&"&C'D$!ES
DefinicinQ
67 de 109
El decodificador es un circuito combinacional 3ue convierte la informacin binaria de
MnT lnea de entrada a un m-0imo de C
n
lneas de salida6 Si la informacin decodificada de MnT
bits tiene combinaciones no usadas o de no importa7 la salida del decodificador tendr-
menos de C
n
salidas6
En otras palabras un decodificador nos convierte informacin binaria a informacin no
binaria ;letras7 smbolos7 caracteres7 etc=6
) e c o d i 3 i c a d o r
3 5
0
1
2
3
4
5
6
7
<
=
>
"ig6 B62 Diagrama a blo3ues de un decodificador G 0 @6
$tras aplicaciones6
&mplementacin de funciones booleanas empleando decodificadores6
>n decodificador de C a 2 lneas puede generar los cuatro productos de trminos
normales de una funcin de dos variables6 De manera parecida7 un decodificador de G a @
lneas y uno de 2 a 8B lneas pueden generar7 respectivamente7 los oc*o y diecisis trminos
de productos normales de una funcin de tres variables6
&mplementacin de la funcin " R 0<y<4< S 0<y<4 S 0y<4 S 0y4<
3 5
0
1
2
3
4
5
6
7
<
=
>
1
"ig6 B6D Diagrama lgico de la funcin "6
Decodificador BCD a E segmentos6
68 de 109
Este circuito combinacional nos convierte el cdigo BCD a salida siete segmentos7
3ue es la 3ue se emplea en los displays6
B $ )
a
7 s e 9 8 e n t o s
a
6
c
d
e
3
9
A
B
$
)
+ V c c
"ig6 B6B Decodificador BCD a E segmentos6
>n decodificador BCD a E segmentos puede ser el C6&6 E2#S2E ;para display de
-nodo com,n= o el C6&6 E2#S2@ ;para display de c-todo com,n=6
Decodificador BCD a decimal6
Este decodificador nos convierte una entrada BCD a un valor decimal posicional6
69 de 109
B $ )
a
d e c i 8 a l
+ V c c
A
B
$
)
+ V c c
"ig6 B6E decodificador BCD a decimal6
$bservar 3ue este decodificador tiene sus salidas activas bajos7 por esta ra4n los
diodos emisores de lu4 ;#ED= se encuentran conectados por sus -nodos a S Hcc6
>#T&%#E)$!ES
DefinicinQ
>n multiple0or ;>)= digital es un circuito combinacional 3ue selecciona informacin
binaria de una de muc*as lneas de entrada para dirigirla a una sola lnea de salida6 #a
seleccin de una lnea de entrada en particular es controlada por un conjunto de lneas de
seleccin6 Normalmente *ay C
n
lneas de entrada y MnT lneas de seleccin cuyas
combinaciones de bits determinan cual entrada se selecciona6
e 1
e 2
' a l i d a
' e l e c c i n
e 3
% 2 l t i ! l e < o r
4 5 1
e 4
70 de 109
"ig6 B6@ Diagrama a blo3ues de un multiple0or 2 0 86
ultiple0or @ 0 86
1
2
3
4
5
6
7
% 2 l t i ! l e < o r
5 1
# i n e a s d e
s e l e c c i n
+ V c c
4
?
'
( N )
+ V c c
0
$ B A
"ig6 B6F Diagrama de un multiple0or de @ 0 86
Este diagrama corresponde al C6&6 E2#S8D87 el cual es un multiple0or1selector de
datos de @ lneas a 86
#as entradas son de D: a DE7 '7 B y C son las lneas de seleccin7 ( es la salida
normal7 A es la salida complementada7 S es el strobe del multiple0or6
DE>#T&%#E)$!ES
DefinicinQ
>n demultiple0or ;DE>)= es un circuito 3ue recibe informacin por una sola lnea y
transmite esta informacin en una de las C
n
lneas posibles de salida6 #a seleccin de una
lnea de salida especifica se controla por los valores de los bits de MnT lneas de seleccin6
71 de 109
' e l e c c i n
) e 8 2 l t i ! l e < o r
' a l i d a
o 1
o 2
o 3
o 4
"ig6 B68: Diagrama a blo3ues de un demultiple0or6
Demultiple0or @ 0 86
) e 8 2 <
3 5
+ V c c
( 1
( A
( B
( N )
+ V c c
4 1
4 2
4 3
4 4
4 5
4 6
4 7
4 0
# i n e a s d e
s e l e c c i n
" n t r a d a
$ B A
"ig6 B688 Diagrama de un demultiple0or de @ 0 G6
Este diagrama corresponde al C6&6 E2#S8G@7 el cual es un decodificador1demultiple0or
de G lneas a @6
Sus salidas son activo bajo7 5' y 5B son el enable ;*abilitar= del multiple0or7 58 es la
entrada7 '7 B y C son las lneas de seleccin7 y de (: a (E son las salidas6
C&!C>&T$ C$%'!'D$!
72 de 109
>n circuito comparador es a3uel 3ue compara la magnitud de dos valores binarios7
indic-ndonos mediante una de sus salidas si ambos valores son iguales o uno es mayor con
respecto al otro6
A 0
A 1
A 2
A 3
A @ B
A A B
A B B
B 0
$ o 8 ! a r a d o r
d e
8 a 9 n i t 2 d
d e
4 6 i t s
+ V c c
B 1
B 2
B 3
' a l i d a s
"ig6 B68C Diagrama del comparador de magnitud de 2 bits ;E2#S@D=6
S>'D$!ES B&N'!&$S
edio sumador6
>n medio sumador es un circuito combinacional 3ue consta de dos entradas y dos
salidas6
% e d i o
s 2 8 a d o r
'
$
A
B
"ig6 B68G Diagrama a blo3ues de un medio sumador6
>n medio sumador nos reali4a la suma de dos bits ;'7 B=7 nos entrega el resultado de
la suma ;S= y nos da el acarreo de la suma ;C=6
73 de 109
A B
S
C
"ig6 B682 Diagrama lgico del medio sumador6
' B S C
:
:
8
8
:
8
:
8
:
8
8
:
:
:
:
8
Tabla B68 Tabla de verdad del medio sumador6
Sumador completo6
>n sumador completo tiene tres entradas y dos salidas6
' 2 8 a d o r
c o 8 ! l e t o
'
$ & C T
A
B
$ 7 N
"ig6 B68D Diagrama a blo3ues de un sumador completo6
>n sumador completo nos reali4a la suma de dos n,meros binarios ;'7 B= y el acarreo
de entrada ;C
&N
=7 nos entrega el resultado de la suma ;S= y nos da el acarreo de la suma
;C
$>T
=6
74 de 109
A B C I N
S
C O U T
"ig6 B68B Diagrama lgico de un sumador completo6
' B Cin S Cout
:
:
:
:
8
8
8
8
:
:
8
8
:
:
8
8
:
8
:
8
:
8
:
8
:
8
8
:
8
:
:
8
:
:
:
8
:
8
8
8
Tabla B6C Tabla de verdad del sumador completo6
Sumador completo de 2 bits6
Se puede implementar un sumador completo de 2 bits empleando un medio sumador
y tres sumadores completos6
75 de 109
' 2 8 a d o r
c o 8 ! l e t o
A 2
B 2
% e d i o
s 2 8 a d o r
A 1
B 1
' 2 8 a d o r
c o 8 ! l e t o
A 3
B 3
' 2 8 a d o r
c o 8 ! l e t o
A 4
B 4
2
$ 2
1
$ 1
3
$ 3
4
$ 4
"ig6 B68E Diagrama a blo3ues de un sumador de 2 bits6
dondeQ
;'
2
'
G
'
C
'
8
= y ;B
2
B
G
B
C
B
8
= son los n,meros binarios de 2 bits a sumar6
C
2
es el acarreo de salida de la suma6
2

G

C

8
son el resultado de la suma6
76 de 109
A 1
A 2
A 3
A 4
B 1
' 2 8 a d o r
c o 8 ! l e t o
d e
4 6 i t s
+ V c c
B 2
B 3
B 4
2
1
$ 0
$ 1
3
4
"ig6 B68@ Diagrama lgico de un sumador completo de 2 bits ;E2#S@G'=6
Tambin se dispone de un circuito combinacional 3ue reali4a la suma de dos n,meros
binarios de 2 bits7 3ue es el C6&6 E2#S@G'6
!EST'D$!ES B&N'!&$S
edio restador6
>n medio restador es un circuito combinacional 3ue tiene solamente dos entradas y
dos salidas6
% e d i o
r e s t a d o r
'
$
A
B
"ig6 B68F Diagrama a blo3ues de un medio restador6
77 de 109
A B
S
C
"ig6 B6C: Diagrama lgico de un medio restador6
' B S C
:
:
8
8
:
8
:
8
:
8
8
:
:
8
:
:
Tabla B6G Tabla de verdad del medio restador6
!estador completo6
>n restador completo es un circuito combinacional 3ue tiene tres entradas y dos
salidas6
0 e s t a d o r
c o 8 ! l e t o
'
$ & C T
A
B
$ 7 N
"ig6 B6C8 Diagrama a blo3ues de un restador completo6
78 de 109
A B C I N
S
C O U T
"ig6 B6CC Diagrama lgico del restador completo6
' B Cin S Cout
:
:
:
:
8
8
8
8
:
:
8
8
:
:
8
8
:
8
:
8
:
8
:
8
:
8
8
:
8
:
:
8
:
8
8
8
:
:
:
8
Tabla B62 Tabla de verdad del restador completo6
SUMADOR5RESTADOR DE / BITS+
El circuito sumador1restador de 2 bits esta constituido de un sumador completo de 2
bits ;E2#S@G'= y D compuertas )$!6
#a seleccin de funcin del circuito ;suma o resta=7 se reali4a con el interruptor
eti3uetado con el nombre de selector de suma o resta ;: R suma7 8 R resta=
79 de 109
' 2 8 a d o r D 0 e s t a d o r
d e
4 6 i t s
+ V c c
A 1
A 2
A 3
A 4
B 1
B 2
B 3
B 4
' e l e c t o r d e s 2 8 a o r e s t a
2
$ o
$ 4
3
4
1
"ig6 B6CG Diagrama del sumador1restador de 2 bits6
80 de 109
CAPITULO VII
TIPOS DE DISPLAY
&NT!$D>CC&$N
#os display en electrnica digital son de muc*a utilidad7 ya 3ue nos muestran en
forma visual y en sistema decimal o en caracteres informacin 3ue los e3uipos electrnicos
digitales procesan en sistema binario6
#os displays los *ay de siete segmentos y los displays de cristal l3uido ;#CD=6
Displays de siete segmentos #ED6
El display de siete segmentos es uno de los dispositivos m-s empleados en los
circuitos digitales para visuali4ar n,meros y otros caracteres6 Cada segmento est- *ec*o de
un material 3ue emite lu4 cuando circula a travs de el una corriente de pe3ue9a intensidad6
Estos displays los *ay de -nodo y c-todo com,n6
a
6
c
d
e
3
9
"ig6 E68 Display de siete segmentos6
%ara diferenciar a cada segmento7 se le asigna una letra tal como se muestra en la
figura anterior ;a7 b7 c7 d7 e7 f7 g=6
%ara 3ue el display pueda proporcionarnos la informacin correcta es necesario
conectar sus entradas al decodificador BCD a E segmentos7 el cual nos convierte la
informacin BCD o binaria a decimal a E segmentos6
Este tipo de display nunca *ay 3ue conectarlos directamente a SHcc7 por 3ue se
puede fundir alg,n segmento o 3uemar todo el display7 siempre *ay 3ue conectarlo a SHcc a
travs de una resistencia de por lo menos CC:6
Displays de cristal l3uido ;#CD=6
#os displays de cristal l3uido ;#CD= de siete segmentos operan bajo un principio
diferente al de los displays #ED6 Cada segmento esta constituido de un fluido viscoso 3ue
81 de 109
normalmente es transparente7 pero se opaca cuando se energi4a mediante un pe3ue9o
voltaje de corriente alterna de baja frecuencia6
El voltaje alterno de e0citacin es generalmente una onda cuadrada de GH a 8DH de
amplitud y de CDL4 a B:L4 de frecuencia6 Se aplica entre el pin de acceso al segmento ;a7 b7
c666= y un pin especial llamado bacKplane7 3ue sustituye a el terminal com,n de los displays
#ED convencionales6
#os #CD se emplean e0tensamente en relojes7 calculadores7 termmetros7
instrumentos y otras aplicaciones digitales6 Su mayor ventaja es el bajo consumo de
corriente6 'dem-s7 son m-s econmicos y fle0ibles 3ue los de tipo #ED y pueden ser ledos
en presencia de lu4 brillante6 Sin embargo7 presentan algunos inconvenientes6
En primer lugar7 un #CD no puede ser ledo en la oscuridad6 %or esta ra4n7 algunos
displays de este tipo incluyen una l-mpara incandescente miniatura6 En segundo lugar7
necesitan de una fuente e0terna de pulsos para operar6 En tercer lugar7 son muy sensibles a
las bajas temperaturas y por ,ltimo son muy delicados y tienden a ser lentos6
Clasificacin de los displays por el n,mero de dgitos6
De acuerdo al n,mero de dgitos 3ue nos pueden mostrar los displays se dice 3ue son
de tres dgitos y medio7 cuatro dgitos y medio7 etc6
"ig6 E6C Display de tres dgitos y medio6
"ig6 E6G Numeracin *e0adecimal en display6
82 de 109
CAPITULO VIII
CONTADORES
>n contador es un dispositivo digital 3ue emplea flip+flops conectados en cascada
para dividir la frecuencia de una se9al de entrada7 as como para contar o totali4ar el n,mero
de pulsos de entrada6
'lgunos de los aparatos digitales 3ue emplean contadores sonQ computadoras7
e3uipos autom-ticos de control7 relojes7 multmetros7 frecuencmetros7 sinteti4adores7
generadores de barras7 etc6
#os contadores digitales se pueden clasificar de acuerdo a una gran variedad de
criterios7 por ejemplo7 el cdigo 3ue emplean para representar la cuenta de los pulsos6 ' este
respecto7 los dos grupos m-s importantes de contadores son los binarios y los BCD6 #os
primeros cuentan en cdigo binario y los segundos en cdigo BCD6
E0isten tambin contadores 3ue cuentan en otros cdigos7 por ejemplo7 los llamados
contadores de anillo o Io*nson7 3ue son b-sicamente registros de despla4amiento
recirculantes6
En general7 los contadores digitales se clasifican en dos grandes gruposQ asincronos y
sincronos6 #os contadores binarios y BCD entran en ambas categoras6
Contadores asincronos o de ri4ado6
Son en los 3ue la informacin se propaga secuencialmente de la entrada *aca la
salida a travs de todos los biestables 3ue lo componen6
: 1 ;
$ E
: 1 ;
F
*
G
: 1 ;
: 1 ;
F
*
G
: 1 ;
A
: 1 ;
F
*
G
B $
"ig6 @68 Contadores asncronos o de ri4ado6
C.n'$d.," "inc,.n."+
Son a3uellos en 3ue todos los biestables 3ue lo constituyen cambian de estado
simult-neamente en funcin de la informacin de entrada7 al ritmo de una se9al de reloj6
83 de 109
: 1 ; : 1 ; : 1 ;
$ E
F
*
G F
*
G
A
F
*
G
B $
"ig6 @6C Contadores sncronos6
CONTADORES DCADA+
>n contador dcada lleva una secuencia repetitiva de conteo del cero al nueve ;:7 87
C7 G7 27 D7 B7 E7 @7 F7 :7666= o bien en forma regresiva ;F7 @7 E7 B7 D7 27 G7 C7 87 :7 F7666=6
>n contador dcada de conteo ascendente es el E2F:7 el cu-l nos entrega su salida
en cdigo BCD6
+ V c c
5 5 5 7 4 9 0
+ V c c
7 4 4
7 4 4 7
A
B
$
)
A
B
$
)
"ig6 @6G Diagrama a blo3ues del contador dcada con el E2F:6
84 de 109
+ V c c
C n i d a d e s
5 5 5
7 4 9 0
+ V c c
7 4 4
7 4 4 7
A
B
$
)
A
B
$
)
+ V c c
) e c e n a s
7 4 9 0
+ V c c
7 4 4
7 4 4 7
A
B
$
)
A
B
$
)
+ V c c
$ e n t e n a s
7 4 9 0
+ V c c
7 4 4
7 4 4 7
A
B
$
)
A
B
$
)
"ig6 @62 Contadores dcada conectados en cascada6
$tro contador 3ue viene encapsulado en un C& es el E28F:7 el cu-l tambin es un
contador dcada pero con la opcin de reali4ar el conteo en forma descendente7 esto se
logra mediante el pin eti3uetado con >%1D$AN el cual selecciona el modo del conteo6 Nos
entrega su salida en BCD6
85 de 109
+ V c c
5 5 5 7 4 1 9 0
2 ! D d o H n
+ V c c
7 4 4
7 4 4 7
A
B
$
)
A
B
$
)
"ig6 @6D Diagrama a blo3ues del contador ascendente1descendente con el C& E28F:6
Este contador tambin se puede conectar en cascada para 3ue incremente su rango
de conteo6
Contadores binario6
Estos tipos de contadores nos dan sus salidas en sistema binario6 >n contador binario
de 2 etapas es el C6&6 E2#SFG6 Este contador no reali4a un conteo de :::: *asta 88886
V
'
V
B
V
C
V
D
: : : :
: : : 8
: : 8 :
: : 8 8
: 8 : :
: 8 : 8
: 8 8 :
: 8 8 8
8 : : :
8 : : 8
8 : 8 :
8 : 8 8
8 8 : :
8 8 : 8
8 8 8 :
8 8 8 8
Tabla @68 Estados del contador binario de 2 bits6
86 de 109
CAPITULO IX
EQUIPO DE MEDICIN Y PRUEBA
DE SE6ALES DIGITALES
>#T&ET!$ D&5&T'#
El multmetro digital en electrnica digital nos sirve para reali4ar medidas de voltaje de
CD7 corriente directa7 y continuidad al estar probando algunas tarjetas o e3uipos digitales6
En la actualidad los multmetros traen todava m-s facilidades en las 3ue se pueden
encontrarQ retencin de lectura7 funcin de autorango7 iluminacin de display entre otras6
"ig6 F68 ultmetro digital6
OSCILOSCOPIO
El osciloscopio digital es un e3uipo 3ue aparte de darnos la lectura del voltaje medido7
nos muestra la forma de onda de esta7 con el podemos medir directamente el voltaje pico7
voltaje pico a pico7 periodo de la se9al7 frecuencia7 etc6
En electrnica digital es muy importante no solo medir el voltaje de alimentacin a un
circuito7 sino tambin es importante verificar la forma de onda de la se9al medida y esto se
logra con el osciloscopio6
87 de 109
) e s ! l i e 9 2 e d e d a t o s
e n l a ! a n t a l l a
' e l e c c i n
d e 8 e n 2 s
B o t n d e
A C T & ' " T C E
E e r i l l a s 6 l a n d a s
"ig6 F6C $sciloscopio digital
GENERADOR DE FUNCIONES
En electrnica a veces es necesario inyectar ciertas se9ales a los circuitos
electrnicos para reali4ar algunas pruebas7 y es a3u donde se emplea el generador de
funciones 3ue nos entrega una se9al cuadrada7 diente de sierra o seno de acuerdo a lo 3ue
se re3uiera7 donde adem-s podemos seleccionar la amplitud7 frecuencia7 y ciclo de trabajo6
"ig6 F6G 5enerador de funciones
ANALI7ADOR LGICO
El anali4ador lgico nos permite visuali4ar al mismo tiempo los diferentes patrones de
se9ales 3ue se est-n procesando en un sistema digital6
"ig6 F62 'nali4ador lgico
88 de 109
PUNTA LOGICA+
Con la punta lgica es posible reali4ar un muestreo de las se9ales digitales6 Esta se
emplea normalmente cuando se reali4a un an-lisis o reparacin de un circuito digital6
89 de 109
APNDICE
DIAGRAMAS LGICOS TTL
Hcc R S D Holts Nominales
E2::7 E2C::7 E2L::7 E2LC::7
E2LCT::7E2#S::7 E2S::
;2 compuertas N'ND de C entradas=
E2:C7 E2C:C7 E2LC:C7 E2#S:C7 E2S:C
;2 compuertas N$! de C entradas=
90 de 109
E2:27 E2C:27 E2L:27 E2LC:27
E2LCT:27E2#S:27 E2S:2
;SE&S &NHE!S$!ES=
E2:E
SE&S B>""E! DE C$#ECT$! 'B&E!T$ ;G: H=
91 de 109
E2:@7 E2C:@7 E2L:@7 E2LC:@7 E2#S:@7 E2S:@
;2 C$%>E!T'S 'ND DE C ENT!'D'S=
E28:7 E2C8:7 E2L8:7 E2LC8:7 E2#S8:7 E2S8:
;G C$%>E!T'S N'ND DE G ENT!'D'S=
92 de 109
E2887 E2L887 E2LC887 E2#S887 E2S88
;G C$%>E!T'S 'ND DE G ENT!'D'S=
E2827 E2C827 E2LC827 E2LCT827 E2#S82
93 de 109
;B &NHE!S$!ES SCL&TT T!&55E!=
E2CE7 E2#SCE
;G C$%>E!T'S N$! DE G ENT!'D'S=
E2GC7 E2CGC7 E2LCGC7 E2LCTGC7 E2#SGC
;2 C$%>E!T'S $! DE C ENT!'D'S=
94 de 109
E2GG7 E2#GG
;2 C$%>E!T'S B>""E! N$! DE C ENT!'D'S
C$N S'#&D' DE C$#ECT$! 'B&E!T$=
E2G@7 E2#SG@
;2 C$%>E!T'S B>""E! N'ND DE C ENT!'D'S
C$N S'#&D' DE C$#ECT$! 'B&E!T$=
95 de 109
E22C7 E2C2C7 E2#S2C
;DEC$D&"&C'D$! DE BCD ' DEC&'#=
E22E7 E2#S2E
;DEC$D&"&C'D$! BCD ' E SE5ENT$S=
96 de 109
E22@7 E2C2@7 E2#S2@
;DEC$D&"&C'D$! BCD ' E SE5ENT$S=
E2CEG7 E2#SEG
;D$S "#&%+"#$%S I+/ D&S%'!'D$S C$N
97 de 109
"#'NC$ NE5'T&H$ ( C$N C#E'!=
E2ED7 E2#SE2
;2 #'TCL B&EST'B#ES C$N S'#&D' C$%#EENT'!&'=
E2CTEB7 E2#SEB'
;D$S "#&%+"#$%S I/ D&S%'!'D$S %$! "#'NC$
NE5'T&H$ C$N %!ESET ( C#E'!=
98 de 109
E2@G7 E2#S@G'
;S>'D$! C$%#ET$ DE 2 B&TS=
E2@D7 E2#S@D
;C$%'!'D$! DE '5N&T>D DE 2 B&TS=
99 de 109
E2@B7 E2L@B7 E2LC@B7 E2#S@B7 E2S@B
;2 C$%>E!T'S )$! DE C ENT!'D'S=
100 de 109
E2F:7 E2CF:7 E2#SF:
;C$NT'D$! DEC'D'=
E2FG'7 E2#SFG
;C$NT'D$! B&N'!&$ DE 2 B&TS=
E28CD7 E2LC8CD7 E2#S8CD
101 de 109
;2 B>""E! B>S C$N S'#&D' T!&+ST'TE1'CT&H$ B'I$=
E28CB7 E2LC8CB7 E2#S8CB
;2 B>""E! B>S C$N S'#&D' T!&+ST'TE1'CT&H$ '#T'=
102 de 109
E2LC8G@7 E2LCT8G@7 E2#S8G@7 E2S8G@
;DEC$D&"&C'D$!1DE>#T&%#E)$! DE G ' @ #&NE'S=
E2#S82E
;C$D&"&C'D$! DE %!&$!&D'D DE DEC&'# ' BCD=
E28D:
;>#T&%#E)$!1SE#ECT$! DE D'T$S DE 8B #&NE'S ' >N' #&NE'=
103 de 109
E28D87 E2C8D87 E2LC8D87 E2#S8D8
;>#T&%#E)$!1SE#ECT$! DE D'T$S DE @ #&NE'S '
>N' #&NE' C$N ST!$BE=
E28D27 E2C8D27 E2LC8D2
;DE>#T&%#E)$!1DEC$D&"&C'D$! DE 2 ' 8B #&NE'S=
104 de 109
E2#S8F:
;C$NT'D$! DEC'D' S&NC!$N$ 'I>ST'B#E 'SCENDENTE1DESCENDENTE=
105 de 109
E2#S8F27 E2S8F2
;!E5&ST!$ DE C$!!&&ENT$ %'!'#E#$
B&D&!ECC&$N'# DE 2 B&TS=
DIAGRAMAS LGICOS CMOS
H
DD
R De S G H a S 8D H6
2::8B7 2::8BT
;2 C$%>E!T'S N$! DE C ENT!'D'S=
106 de 109
2:88B7 2:88BT
;2 C$%>E!T'S N'ND DE C ENT!'D'S=
H
DD
2:2F7 2:2FT
;SE&S &NHE!S$!ES B>""E!1C$NHE!T&D$!ES=
107 de 109
2:E:B7 2:E:BT
;2 C$%>E!T'S $! E)C#>S&H' DE C ENT!'D'S=
H
DD
2:E8B7 2:E8BT
;2 C$%>E!T'S $! DE C ENT!'D'S=
108 de 109
2:@8B
;2 C$%>E!T'S 'ND DE C ENT!'D'S=
109 de 109

Electronica II Intermedia

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Electronica II Intermedia

Uploaded by

Copyright:

Available Formats

TEMARIO

You might also like