UNIVERSIDAD TECNOLGICA DEL PER

FACULTAD DE IINGENIERA DE SISTEMAS Y ELECTRNICA

SISTEMAS DIGITALES I

LABORATORIO N 1

TEMA:
MQUINAS DE ESTADO FINITO Y REGISTRO DE DESPLAZAMIENTO
CODIGO APELLIDOS Y NOMBRES NOTA
1211868
1010590
1211425
PAHUARA ROJAS , Franks
NUEZ VILLA , Pierre
CAVERO RAMIREZ , Jose

HORARIO PC FECHA
8:15-9:45
pm
09/10/14


OBSERVACIONES

Se puede determinar la cantidad de flip flops a utilizar dependiendo nuestra
configuracion en el diagrama de estados , teniendo en cuenta ello se vera
reflejado en el circuito y en la implementacion los resultados obtenidos de
nuestra tabla de estados y exitacion .

Los pulsadores tambien pueden ser reemplazados en el proteus por entradas
binarias en este caso utilizamos LOGICSTATES para la generacion de entradas
y en la implementacion se muestra dichos pulsadores que cumplen la misma
funcion.

Octubre2014
UNIVERSIDAD TECNOLGICA DEL PER
FACULTAD DE INGENIERA DE SISTEMAS Y ELECTRNICA
LABORATORIO DE SISTEMAS DIGITALES I 2
PREGUNTAS

1) Disear un sistema de control de una escalera mecnica bidireccional. Paraello disponemos
de 2 sensores de presin P1 Y P2, como se muestra en la figura adjunta. Cuando seactiva un
sensor, la escalera empezara a andar en direccin al sensor restante y no parara hasta que se
active el otro sensor. La maquina deber mostrar el comportamiento de la direccin de los
motores, as como su estado (encendido y/o apagado).


ENTRADAS

MOTORES
M1 M2 SENTIDO
0 0 Detenido
0 1 Subiendo
1 0 Bajando


ESTADOS
A B SENTIDO
0 0 Detenido
0 1 Subiendo
1 0 Bajando


ENTRADAS
P1 P2
0 0
0 1
1 0


DISEO DE LA MAQUINA DE ESTADO










10/00
DETENIDO
BAJANDO SUBIENDO
01/01
10/10
01/00
UNIVERSIDAD TECNOLGICA DEL PER
FACULTAD DE INGENIERA DE SISTEMAS Y ELECTRNICA
LABORATORIO DE SISTEMAS DIGITALES I 3

TABLA DE ESTADOS


ENTRADAS ESTADO
AC.
ESTADO
SGT.
SALIDAS 1ER F.F. 2DO F.F.
P1 P2 A B A B M1 M2 J
A
K
A
J
B
K
B

0 0 0 0 0 0 0 0 0 X 0 X
0 0 0 1 0 1 0 1 0 X X 0
0 0 1 0 1 0 1 0 X 0 0 X
0 0 1 1 0 0 0 0 X 1 X 1
0 1 0 0 0 1 0 1 0 X 1 X
0 1 0 1 0 1 0 1 0 X X 0
0 1 1 0 0 0 0 0 X 1 0 X
0 1 1 1 0 0 0 0 X 1 X 1
1 0 0 0 1 0 1 0 1 X 0 X
1 0 0 1 0 0 0 0 0 X X 1
1 0 1 0 1 0 1 0 X 0 0 X
1 0 1 1 0 0 0 0 X 1 X 1
1 1 0 0 0 0 0 0 0 X 0 X
1 1 0 1 0 1 0 0 0 X X 1
1 1 1 0 1 0 0 0 X 1 0 X
1 1 1 1 0 0 0 0 X 1 X 1





SIMPLIFICACION POR KARNAUGH:

JA= P
1
~P
2
~B
KA=B+P
2

JB=~P
1
P
2
~A
KB=A+P
1

M1=~P
2
~B(P
1
+A)
M2=~P
1
~A(P
2
+B)


















UNIVERSIDAD TECNOLGICA DEL PER
FACULTAD DE INGENIERA DE SISTEMAS Y ELECTRNICA
LABORATORIO DE SISTEMAS DIGITALES I 4
P1
Bn
CLK
CLK
Q
!Q
RESET
J
K
SET
U1
JKFF
CLK
Q
!Q
RESET
J
K
SET
U2
JKFF
R1
330
RESET
R2
5k
U3
AND_3
U4
AND_3
U5
AND_3
U6
AND_3
U7
OR
U8
OR
U9
OR
U10
OR
P1
R3
5k
P2
R4
5k
P2
U12
NOT
P2
P1
B A
Bn An
B
P2
U11
NOT
P2
An
P1
A
P1
P1
A
Bn
P2
U13
NOT
U14
NOT
P1
An
B
P2
BAJANDO
LED-GREEN
SUBIENDO
LED-RED
R5
330
R6
330





SIMULACION















UNIVERSIDAD TECNOLGICA DEL PER
FACULTAD DE INGENIERA DE SISTEMAS Y ELECTRNICA
LABORATORIO DE SISTEMAS DIGITALES I 5
2)
Empleando el modelo de mquina Mealy, construir un circuito secuencial llamado
sumador serie, que actuar de la siguiente forma:
Dos nmeros A y B de 16 bits se encuentran almacenados en dos registros de
desplazamiento PISO (entrada paralela/salida serial) cuyas salidas serie son las
entradas del circuito secuencial que se desea disear. Adems el circuito posee una
entrada de reset que llevar a la mquina al estado inicial. La salida del circuito se
almacenar en un registro de desplazamiento SIPO (entrada serial/salida paralela). En
la siguiente figura se puede ver un esquema de bloques del circuito que se propone.





UNIVERSIDAD TECNOLGICA DEL PER
FACULTAD DE INGENIERA DE SISTEMAS Y ELECTRNICA
LABORATORIO DE SISTEMAS DIGITALES I 6