1

PRCTICA # 1 POLARIZACIN DE LOS

TRANSISTORES JFET Y MOSFET
CHRISTIAN XAVIER UYAGUARI
cuyaguarip@est.ups.edu.ec
UNIVERSIDAD POLITCNICA SALESIANA SEDE CUENCA
LABORATORIO DE ANALGICA II

AbstractIn this article we are going to design and calculate

the different types of polarization that have the transistors JFET
expiring on the condition that every polarization has its work
point in the center of the straight line of load, for which we will
determine also values of work of the JFET as there are the IDSS
and VP.
Index TermsJFET, MOSFET

OBJETIVOS
1) Disear, calcular y comprobar el funcionamiento de los
siguientes circuitos de polarizacin JFET.

Polarizacin
Polarizacin
Polarizacin
Polarizacin
Polarizacin

con
con
con
con
con

fuente al Gate.
resistencia de Source.
divisor de tensin.
fuente doble.
Gate a tierra.

2) Realizar el circuito y la simulacin de la polarizacin de

los transistores MOSFET Incremental y Decremental.
3) Explique porque se puede quemar un transistor JFET y
MOSFET.

I. MARCO TERICO
El transistor de efecto de campo Jfet, se basa en el campo
elctrico para controlar la conductividad de un canal en un
material semiconductor. En los transistores Jfet un pequeo
voltaje de entrada es el que controla la corriente de salida.
En la presente prctica vamos a controlar la polarizacin y
el punto de trabajo de dicho transistor (Vdsq, Idq). Un punto
muy importante es poder determinar la Idss y Vp que son unas
constantes que permiten definir la curva de transferencia del
transistor que define la ecuacin de Shockley.

Figure 1. Transistor de Efecto de Campo

B. PRINCIPIO DE OPERACIN DEL TRANSISTOR JFET

1) REGIN DE CORTE: Aplicando una tensin vgs negativa aumentamos la anchura de la zona de depleccin, con
lo que disminuye la anchura del canal n de conduccin.
Si el valor de vgs se hace lo suficientemente negativo, la
regin de agotamiento se extender completamente a travs
del canal, con lo que la resistencia del mismo se har infinita
y se impedir el paso de ID (Figura 2). El potencial al
que sucede este fenmeno se denomina potencial de bloqueo
(Pinch Voltage, Vp). Por lo tanto, para valores ms negativos
que VP el transistor JFET se encuentra polarizado en la regin
de corte, y la corriente de drenaje resulta ser nula.[2]

A. TRANSISTOR JFET
El transistor JFET es un dispositivo controlado por voltaje.
Una de las caractersticas ms importantes del JFET es su alta
impedancia de entrada. Los transistores JFET son ms estables
a la temperatura que los transistores BJT, y en general son ms
pequeos que los BJT, lo que los hace particularmente tiles
en chips de circuitos integrados (CI).[1]

Figura 2. Esquema del transistor JFET de canal n polarizado con la tensin

de bloqueo

2) REGIN LINEAL: Si en la estructura de la Figura 2 se

aplica una tensin vds mayor que cero, aparecer una corriente

circulando en el sentido del drenaje a la fuente, corriente que

llamaremos Id. El valor de dicha corriente estar limitado por
la resistencia del canal N de conduccin. En este caso pueden
distinguirse dos situaciones segn sea vds grande o pequea
en comparacin con VGS.[2], [3]
3) REGIN DE SATURACIN: Si VDS se incrementa
ms, se llegar a un punto donde el espesor del canal en
el extremo del drenaje se acerque a cero. A partir de ese
momento, la corriente se mantiene independiente de VDS,
puesto que los incrementos de tensin provocan un mayor
estrechamiento del canal, con lo que la resistencia global
aumenta (Figura 3).[2], [3]
Figura 5. Curva caracterstica VDS-ID del transistor FET

D. ECUACIN DE SHOCKLEY

ID = IDSS 1

VGS
VP

2

Dnde:

Figura 3. Esquema del transistor JFET de canal n en la regin de corriente

constante

C. CURVA CARACTERSTICA
En primer lugar, en la representacin de Id frente a vgs,
para una vds dada, se aprecia claramente el paso de la regin
de corte a la de saturacin (Figura 4). En la prctica slo se
opera en el segundo cuadrante de la grfica, puesto que el
primero la vgs positiva hace crecer rpidamente Ig.[2], [3]

E. VENTAJAS DEL JFET

Figura 4. Curva caracterstica VGS-ID del transistor FET

En la curva caracterstica VDS - ID del transistor JFET se

observa la diferencia entre las regiones lineal y de saturacin
(Figura 5). En la regin lineal, para una determinada vgs,
la corriente crece proporcionalmente a la tensin vds. Sin
embargo, este crecimiento se atena hasta llegar a ser nulo: se
alcanza el valor de saturacin, en donde Id slo depende de
vgs.[3], [2]

Vp.- es la tensin de puerta que produce el corte en el

transistor FET.
IDSS.- es la corriente mxima de drenador que circula por
el transistor, al aumentar VDS, cuando la polarizacin de
la puerta es VSG= 0 V.

Son dispositivos controlados por tensin con una impedancia de entrada muy elevada.
Los JFET son ms estables con la temperatura que los
BJT.
Los JFET son ms fciles de fabricar que los BJT pues
precisan menos pasos y permiten integrar ms dispositivos en un CI.
Los JFET se comportan como resistencias controladas por
tensin para valores pequeos de tensin drenaje-fuente.
La alta impedancia de entrada de los JFET les permite
retener carga el tiempo suficiente para permitir su utilizacin como elementos de almacenamiento.
Los JFET de potencia pueden disipar una potencia mayor
y conmutar corrientes grandes.
La potencia de control es nula, es decir, no se absorbe
corriente por el terminal de control.
Una seal muy dbil puede controlar el dispositivo.
La tensin de control se emplea para crear un campo
elctrico.

F. DESVENTAJAS QUE LIMITAN LA UTILIZACIN DEL

JFET

Los JFET presentan una respuesta en frecuencia pobre

debido a la alta capacidad de entrada.
Los JFET presentan una linealidad muy pobre, y en
general son menos lineales que los BJT.
Los JFET se pueden daar debido a la electricidad
esttica.

G. ESQUEMAS
1) POLARIZACIN CON FUENTE AL GATE: En esta
configuracion tenemos una fuente negativa alimentando al
Gate.

4) POLARIZACION POR FUENTE DOBLE: En esta polarizacin se utilizan dos fuentes de alimentacin simtricas.

Figura 9. Esquema de polarizacin por Fuente doble

Figura 6. Esquema de polarizacin con fuente al Gate

5) POLARIZACIN CON GATE A TIERRA: En esta polarizacin tiene por caracterstica que el parmetro de Idss va a
ser igual a la Id.

2) POLARIZACIN CON RESISTENCIA DE SOURCE:

En esta configuracin el Gate va a tierra, una resistencia
conectada a Source, se le conoce a esta configuracin tambin
como Autopolarizacin.

Figura 10. Esquema de polarizacin con Gate a tierra

Figura 7. Esquema de polarizacin con resistencia de Source

3) POLARIZACIN POR DIVISOR DE TENSIN: Esta

configuracin es la mas estable con respecto a las dems
polarizaciones ya que regula o controla la intensidad que
circula por la resistencia de Source.

6) MOSFET INCREMENTAL: En la figura 11 se presenta

el MOSFET Incremental con una polarizacin de retroalimentacin.

Figura 11. Esquema de polarizacin del MOSFET Incremental

Figura 8. Esquema de Polarizacin por divisor de tensin

7) MOSFET DECREMENTAL: En la figura 12 se presenta

el MOSFET Decremental con una polarizacin de retroalimentacin.

Figura 12. Esquema de polarizacion del MOSFET Decremental

Figura 13. Polarizacin con fuente al Gate

Analizando la malla de entrada tenemos:

II. MATERIALES Y HERRAMIENTAS
En el cuadro I se presentan los materiales y herramientas
que se utilizaron en la prctica.

V1 VGS = 0
V1 = VGS
Aplicamos la Ecuacin de Shockley para obtener el Vgs.

ID = IDSS 1

Cuadro I
D ESCRIPCIN DE M ATERIALES Y H ERRAMIENTAS
MATERIALES
Transistor MPF102
Resistencias (varios valores)

CANT.
2
11

COSTO
2.00 $
0.33 $

HERRAMIENTAS
1 Multmetro
1 Fuente DC. doble
1 Protoboard

VGS
VP

2

q


ID
VGS = VP 1 IDSS
q


8mA
VGS = 3 1 10mA
= 0.3167V
Calculamos la malla de salida para encontrar la resistencia
de drane:
VDS + VRD VCC = 0
VRD = VCC VDS

III. DESARROLLO

VRD = 24 12 = 12
RD =

A. CLCULOS

VRD
ID

12V
8mA

= 1.5K

1) POLARIZACIN CON FUENTE AL GATE: Para cumplir con los requisitos de la practica establecida la polarizacin
se realizara en el centro de la recta de carta tomando como
referencia esa condicin comenzamos los clculos con los
siguientes datos:
Cuadro II
DATOS O BTENIDOS PARA LA POLARIZACIN CON FUENTE AL G ATE
DENOMINACIN
IDSS
VP
ID
VCC
VDS

VALOR
10 mA
-3 V
8 mA
24
12

Con esos datos procedemos a realizar los clculos. analizaremos la malla de entrada como la de salida. Figura13

Figura 14. Rectas de Entrada y Salida del Transistor JFET

2) POLARIZACIN CON RESISTENCIA DE SOURCE:

Partiendo de los datos que tenemos procedemos de la misma
manera a calcular la resistencia de Drane y resistencia de
Source.

Cuadro III
DATOS OBTENIDOS PARA LA POLARIZACIN CON RESISTENCIA DE
S OURCE
DENOMINACIN
IDSS
VP
ID
VCC
VDS

VALOR
10 mA
-3 V
8 mA
24
12

3) POLARIZACIN MEDIANTE DIVISOR DE TENSIN:

Para esta polarizacin nos impondremos un voltaje de Gate y
una resistencia de un mega ohmio obteniendo los valores.
Cuadro IV
DATOS OBTENIDOS PARA LA POLARIZACIN MEDIANTE
DIVISOR DE TENSIN
DENOMINACIN
IDSS
VP
ID
VCC
VDS
R1

VALOR
10 mA
-3 V
8 mA
24
12
1M

Figure 15. Polarizacin con resistencia de Source

Mediante la ley de Shockley obtenemos el Vgs.


2
ID = IDSS 1 VVGS
P
q


ID
VGS = VP 1 IDSS
q


8mA
VGS = 3 1 10mA
= 0.3167V
Procedemos a obtener la ecuacin de entrada y salida
mediante la ley de corrientes de kirchhoff.
VGS VRS = 0
RS =

VGS
ID

0.3167V
8mA

= 39

Calculamos la malla de salida para encontrar la resistencia

de Drane:

Figura 17. Polarizacin mediante divisor de tensin

Mediante la ley de Shockley obtenemos el Vgs.


2
ID = IDSS 1 VVGS
P
q


ID
VGS = VP 1 IDSS
q


8mA
= 0.3167V
VGS = 3 1 10mA
Calculamos la resistencia R2 para el divisor de tensin.

VRS + VDS + VRD VCC = 0

VG =

ID (RS + RD ) = VCC VDS

2=

RD =

VCC VDS
ID

RS

RD = 1.5K

R2
R1 +R2 VCC

R2
1M +R2 24

R2 = 91K
Calculamos la resistencia equivalente.
REQ =

R1 R2
R1 +R2

= 83,409

Procedemos a obtener la ecuacin de entrada y salida

mediante la ley de corrientes de kirchhoff.
VG VGS VRS = 0
VGS = VG VRS = 0
RS =

VG VGS
ID

2+0.3167
8mA

= 270

Calculamos la malla de salida para encontrar la resistencia

de Drane:
Figure 16. Rectas de Entrada y Salida del Transistor JFET

VRS + VDS + VRD VCC = 0

ID (RS + RD ) = VCC VDS

RD =

VCC VDS
ID

RS =

2412
8mA

270 = 1.2K

Calculamos la malla de salida para encontrar la resistencia

de Drane:
VRS VDS VRD + 48 = 0
ID (RS + RD ) = 48 VDS
RD =

48VDS
ID

RS =

36V
8mA

3.3K = 1.2K

Figure 18. Rectas de Entrada y Salida del Transistor JFET

4) POLARIZACIN CON DOBLE FUENTE: En esta polarizacin utilizaremos una fuente simtrica cada una conectada
a una resistencia de Source y Drane respectivamente.
Cuadro V
DATOS OBTENIDOS PARA LA POLARIZACIN CON DOBLE
FUENTE
DENOMINACIN
IDSS
VP
ID
V1
V2
VDS

VALOR
10 mA
-3 V
8 mA
24
-24
12

Figure 20. Rectas de Entrada y Salida del Transistor JFET

5) POLARIZACIN CON GATE A TIERRA: En esta configuracin vamos a tener que la Id es igual al parmetro Idss.
Cuadro VI
DATOS OBTENIDOS PARA LA POLARIZACIN CON GATE A
TIERRA
DENOMINACIN
IDSS
VP
ID
V1
VDS

VALOR
10 mA
-3 V
10 mA
24
12

Figura 19. Polarizacin con doble fuente simtrica

Mediante la ley de Shockley obtenemos el Vgs.


2
ID = IDSS 1 VVGS
P
q


ID
VGS = VP 1 IDSS
q


8mA
VGS = 3 1 10mA
= 0.3167V
Procedemos a obtener la ecuacin de entrada y salida
mediante la ley de corrientes de kirchhoff.
24 VGS VRS = 0
VG VGS
ID

24+0.3167
8mA

como tenemos que la intensidad de drane es igual al

parametro Idss tenemos:
ID = IDSS = 10mA
Calculamos la malla de salida para encontrar la resistencia
de Drane:
VDS VRD + VCC = 0

VGS = 24 ID RS = 0
RS =

Figura 21. Polarizacin con Gate a tierra

= 3.3K

ID RD = VCC VDS

RD =

VCC VDS
ID

RS =

12V
10mA

1.2K

Figure 24. Rectas de Entrada y Salida del Transistor MOSFET tipo Incremental

7) POLARIZACIN DEL MOSFET DECREMENTAL POR

DIVISOR DE TENSION: En esta configuracin vamos a
comprobar el funcionamiento de un MOSFET Decremental.
Figure 22. Rectas de Entrada y Salida del Transistor JFET

6) POLARIZACIN POR RETROALIMENTACIN DEL

MOSFET INCREMENTAL: En esta configuracin vamos a
comprobar el funcionamiento de un MOSFET Incremental.

Cuadro VIII
DATOS OBTENIDOS PARA LA POLARIZACIN DEL MOSFET
DECREMENTAL
DENOMINACIN
IDSS
Vp
Vcc
R1
R2

Cuadro VII
DATOS OBTENIDOS PARA LA POLARIZACIN DEL MOSFET
INCREMENTAL
DENOMINACIN
IDon
VGSon
VGS(th)

VALOR
8 mA
-3.3 V
12 V
110 M
10 M

VALOR
5 mA
6V
4V

Figura 25. Polarizacin del MOSFET Decremental por divisor de tensin

Figura 23. Polarizacion por retroalimentacin del MOSFET

Como primer punto calculamos la constante K

K=

IDon
(V gsonV gs(th))2

5mA
(64)2

= 1.25 103

Ahora Calculamos la Intensidad de Drane

ID = k (V gson V gs(th))

ID = 1.25 103 (6 4) = 5mA

Calculamos la Resistencia de Drane.
RD =

VCC VDS
ID

126
5mA

= 1.2K

Calculamos el voltaje de Gate

vG =

R2 VCC
R1 +R2

10M 12
120M

= 1V

Mediante la ley de Shockley obtenemos el Vgs.


2
ID = IDSS 1 VVGS
P
q


ID
VGS = VP 1 IDSS
q


VGS = 3.3 1 4mA
8mA = 0.878V
Procedemos a obtener la ecuacin de entrada y salida
mediante la ley de corrientes de kirchhoff.
VG VGS VRS = 0

VGS = VG ID RS = 0
RS =

VG VGS
ID

2+0.878
4mA

= 470

Calculamos la malla de salida para encontrar la resistencia

de Drane:
VRS VDS VRD + VCC = 0
ID (RS + RD ) = 6
RD =

6
ID

RS =

6V
4mA

470 = 1K
Figura 28. Simulacin polarizacin con resistencia de Source

3) POLARIZACIN POR DIVISOR DE TENSIN: Como

observamos en la figura 22 los valores simulados se asemejan
mucho a los valores calculados anteriormente.

Figure 26. Rectas de Entrada y Salida del Transistor MOSFET tipo Decremental

B. SIMULACIONES
1) POLARIZACIN CON FUENTE AL GATE: Como observamos en la figura 20 los valores simulados se asemejan
mucho a los valores calculados anteriormente.

Figura 27. Simulacin polarizacin con fuente al Gate

2) POLARIZACIN CON RESISTENCIA DE SOURCE:

Como observamos en la figura 21 los valores simulados se
asemejan mucho a los valores calculados anteriormente.

Figura 29. Simulacin polarizacin con divisor de tensin

4) POLARIZACIN POR FUENTE DOBLE: Como observamos en la figura 23 los valores simulados se asemejan
mucho a los valores calculados anteriormente.

Figura 30. Simulacin polarizacin con divisor de tensin

5) POLARIZACIN CON GATE A TIERRA: Como observamos en la figura 24 los valores simulados se asemejan
mucho a los valores calculados anteriormente.

1) POLARIZACIN CON FUENTE AL GATE: Los valores

obtenidos en la practica presentamos en el cuadro.
Cuadro IX
VALORES MEDIDOS, CALCULADOS Y SIMULADOS
PARMETRO
ID (mA)
VDS (V)
VGS (V)
VG (V)

CALCULADO
8 mA
12 V
- 0.3167 V
-0.3167 V

MEDIDO
7.9 mA
11.99 V
-0.27 V
-0.27 V

SIMULADO
7.999 mA
12.002 V
-0.317 V
-0.317 V

2) POLARIZACION CON RESISTENCIA DE SOURCE:

Los valores obtenidos en la practica presentamos en el cuadro.
Figura 31. Simulacin polarizacin con divisor de tensin

6) POLARIZACIN POR RETROALIMENTACION DEL

MOSFET INCREMENTAL: Como observamos en la figura
25 los valores simulados se asemejan mucho a los valores
calculados anteriormente.

Cuadro X
VALORES MEDIDOS, CALCULADOS Y SIMULADOS
PARMETRO
ID (mA)
VDS (V)
VGS (V)
VG (V)

CALCULADO
8 mA
12 V
- 0.3167 V
0V

MEDIDO
7.9 mA
11.88 V
-0.28 V
0V

SIMULADO
7.74 mA
12.089 V
-0.302 V
0V

3) POLARIZACION POR DIVISOR DE TENSION: Los

valores obtenidos en la practica presentamos en el cuadro.
Cuadro XI
VALORES MEDIDOS, CALCULADOS Y SIMULADOS

Figura 32. Simulacin polarizacin por retroalimentacin

7) POLARIZACIN POR DIVISOR DE TENSIN DEL

MOSFET DECREMENTAL: Como observamos en la figura
26 los valores simulados se asemejan mucho a los valores
calculados anteriormente.

PARMETRO
ID (mA)
VDS (V)
VGS (V)
VG (V)

CALCULADO
8 mA
12 V
- 0.3167 V
2V

MEDIDO
7.97 mA
12.02 V
-0.28 V
1.89 V

SIMULADO
8.146 mA
12.022 V
-0.302 V
1.985 V

4) POLARIZACION CON FUENTE DOBLE: Los valores

obtenidos en la practica presentamos en el cuadro.
Cuadro XII
VALORES MEDIDOS, CALCULADOS Y SIMULADOS
PARMETRO
ID (mA)
VDS (V)
VGS (V)
VG (V)

CALCULADO
8 mA
12 V
- 0.3167 V
0V

MEDIDO
7.5 mA
12.8 V
-0.28 V
0V

SIMULADO
7.985 mA
12.062 V
-2.353 V
0V

5) POLARIZACIN CON GATE A TIERRA: Los valores

obtenidos en la practica presentamos en el cuadro.
Cuadro XIII
VALORES MEDIDOS, CALCULADOS Y SIMULADOS

Figura 33. Simulacin polarizacin por Divisor de tensin

C. TABLA DE COMPARACIONES
A continuacin se presentan los datos obtenidos tanto
calculados, medidos y simulados en las diferentes tablas.

PARMETRO
ID (mA)
VDS (V)
VGS (V)
VG (V)

CALCULADO
10 mA
12 V
- 0.3167 V
0V

MEDIDO
9.8 mA
11.98 V
-0.28 V
0V

SIMULADO
9.983 mA
12.02 V
-0.302 V
0V

6) POLARIZACIN POR RETROALIMENTACIN DEL

MOSFET INCREMENTAL: Los valores obtenidos en la practica presentamos en el cuadro.

10

Cuadro XIV
VALORES MEDIDOS, CALCULADOS Y SIMULADOS
PARMETRO
ID (mA)
VDS (V)

CALCULADO
5 mA
6V

SIMULADOS
4.98 mA
6.023 V

7) POLARIZACIN POR RETROALIMENTACIN DEL

MOSFET DECREMENTAL: Los valores obtenidos en la practica presentamos en el cuadro.
Cuadro XV
VALORES MEDIDOS, CALCULADOS Y SIMULADOS
PARMETRO
ID (mA)
VDS (V)
VGS (V)
VG (V)

CALCULADO
4 mA
6V
- 0.878 V
1V

SIMULADOS
3.901 mA
6.263 V
-0.888 V
0.946 V

CONCLUSIONES
In the development of the practice we notice several important points that they are necessary the sorrow to stress, to
the beginning we were saying that it was very important to
determine the IDSS and VP, for the first calculations we saw
or guided ourselves in a data sheet, but the calculations were
not coinciding with anything to the measured calculations, I
decided to assemble a simple circuit and measure the VP, in a
configuration of fixed polarization, like that imposing a value
of resistance on me and measuring the voltage in the same
one simultaneously that was raising the voltage negatively to
the Gate of the transistor, there was going to be a point where
the voltage is zero in the resistance that it was meaning that I
approached already the VP.
Applying the ohm law I could obtain the current that was
circulating along my resistance of test and this value it was the
one that takes like IDSS. Realizing the calculations we realized
that the studied resistances were of values that we could not
obtain on the market for which we resort to obtain results come
closer the resistances them connecting in series, parallel as it
is the case, which I take myself that the calculations realized
compared to the calculations were changing but they were in
an acceptable status working almost to half of the straight line
of load.
This also is a factor that influences very much the correct
achievement of the circuits, notice simultaneously that in the
configuration of double symmetrical source and Autopolarization the error status with regard to the voltage was changing
approximately one volt, what it gives me to think that in
these configurations we cannot find the values so stable while
in the polarization configuration by means of voltage divisor
the values calculated with the measured values had low error
status, that means that the values in such a configuration
remain stable and they will change too much.
REFERENCIAS
R EFERENCES
[1] R. L. Boylestad and L. Nashelsky. Electrnica: Teora de circuitos y
dispositivos electrnicos. Pearson Educacin, 2003.

[2] F. J. Gabiola, D. I. De Telecomunicacin Basil, et al. ANLISIS Y

DISEO DE CIRCUITOS ELECTRNICOS ANALGICOS. Teora y
Ejercicios Resueltos. Editorial Visin Libros, 2007.
[3] http://146.83.206.1/~jhuircan/PDF_ELECTRONI CA/PolFET01H.pdf