DigitalesDesign

Motivation
Grundlagen

A.Steininger/TUWien

berblick

EinordnungdesFachgebietes
ZielederLVA,berblick
Begriffsdefinitionen
KombinatorischeGrundfunktionen
SequentielleGrundfunktionen
FiniteStateMachines
BoolscheAlgebra
A.Steininger/TUWien

EinsatzdigitalerElektronik
Multimedia&Spiele

DigitaleKamera,MP3,CD,DVD,
Animation&Spezialeffekte...

Telekommunikation

Handy/Telefonie,Internet,
Zahlungsverkehr,...

Automation&Steuerung

Leitsysteme,Stellwerke,ESP,
bywireFunktionen,Haushalt...

A.Steininger/TUWien

WiearbeiteteinComputer?

Algorithmen Regler,Signalverarbeitung...
Hochsprache Datentyp,Zuweisung,Programmfluss,...
Assembler RegisterFile,Befehl,Sprung
Registertransfer
Register,Datenpfad,ALU,...
Gatter
logischePegel,BoolscheVerknpfung
Schalter Schalteroffen/geschlossen,Steuerung
Transistoren Schwellspannung,Ausgangsstrom,...
Physik
elektromagn.Feld,Thermodynamik,...
A.Steininger/TUWien

berblickoderDetail?
hohe Abstraktionsebene
mehr Details,
phys. Effekte,
Geometrie

mehr bersicht,
Funktionsbezug

niedrige Abstraktionsebene

WieproduktivwreeinProgrammierer,mssteersichstets
berdenVerlaufdeselektrischenFeldesimKanaljedesMOS
TransistorsinderZielHardwareGedankenmachen?
A.Steininger/TUWien

HARDWARE

SOFTWARE

BetrachtungindieserVO

Algorithmen
Hochsprache
Assembler
Registertransfer
Gatter
Schalter
Transistoren
Physik

Klassische Informatik
Technische Informatik

Digitales Design
ET, Halbleiterphysik

A.Steininger/TUWien

ZielederLVA(VO+LU)
VerstndnisfrAufbau,Funktionierenund
mglichesFehlverhaltendigitalerHardware
ErkennenderGrenzenderHardwarebzw.der
beimEntwurfunterstelltenModelle
UmgangmitzeitgemenDesignMethodenfr
digitaleHardware
bestmglicheAusnutzungdertechnologischen
Mglichkeiten
AbschtzenvonImplementierungsaufwand

...alsBasisz.B.frHW/SWCodesign

A.Steininger/TUWien

ThemenderVorlesung
(1) Grundlagen
(2) ASICFertigung
(3) CMOSLogik

(8) DatenblattAngaben
(9) SynchronesDesign
undseineGrenzen

(4) DesignFlow
(5) Speicher
technologien

(10)Defekte

(6) ASIC
Zieltechnologien

(7) HWBeschreibungin
VHDL

(11)Test
(12)Logikanalysator

A.Steininger/TUWien

AllgemeineErkenntnisse
LaufzeitvonInformation
Metastabilitt
Temperatureffekte
UmgangmitparallelenProzessen
ModellierungvonAlterungseffekten
hierarchischesDesign&Abstraktion
Fehlermodellierung&Testprinzipien

A.Steininger/TUWien

EinbettungdieserVO
BakkTI

MagTI

4.Sem/P

ETGrundlagen
DigitalesDesignVO

5.Sem/P

DigitalesDesignLU

6.Sem /W

HWModellierung

Pfl./Wahl
Wahl

ComputerArchitecture
HW/SWCodesign

Wahl

AdvancedDigitalDesign
A.Steininger/TUWien

10

berblick

EinordnungdesFachgebietes
ZielederLVA,berblick
Begriffsdefinitionen
KombinatorischeGrundfunktionen
SequentielleGrundfunktionen
FiniteStateMachines
BoolscheAlgebra
A.Steininger/TUWien

11

Analogversusdigital
AnalogeSignale

kontinuierliche
Betrachtung
relevantistexakter
Spannungspegel
U

DigitaleSignale

diskreteBetrachtungim
Wertebereich
relevantistnurUnter
scheidung(HI/LO)
U

t
t

A.Steininger/TUWien

12

Warumdigital?

EinfacheSpeicherung
RobustheitgegenStrungen
Reproduzierbarkeit
Programmierbarkeit
MchtigeMethodenzurVerarbeitung
EinfacheSchaltungstechnik/Technologie
RasanterFortschritt
EinfachesDesign(?)
A.Steininger/TUWien

13

IstdieWeltdigital?
RealephysikalischeGren(Temperatur,
Motordrehzahl,)sindfastimmeranalog.
SpannungsverlufedigitalerSignalesindanalog.
DigitaleBauelemente(Transistoren)arbeiten
eigentlichanalog.
Aber:DiedigitaleBetrachtung(Diskretisierung)
erlaubteinenhherenAbstraktionsgrad.
DieseAbstraktionimpliziertaberIdealisierungenund
Annahmen(eingeschwungen,strungsfrei,...).

A.Steininger/TUWien

14

DieKunstdesDigitalDesign
bestehtdarin,
einDesignsoauszulegen,dassdieunter
stelltenIdealisierungenmglichstguterflltsind;
zuwissen,welchenichtidealenEffektewichtigsind;
dieStandardFunktionenzuverstehenundeffizient
einzusetzen;
durchKenntnisvonDesignundFertigungsprozessdie
GesamtkostendesProduktesminimalzuhalten.

A.Steininger/TUWien

15

Logikpegel
1: analoger Signalpegel oberhalb der Schwelle

Schwelle

0: analoger Signalpegel unterhalb der Schwelle

SchwelleistinRealitteinBereichsein(siehespter).
Beineg.LogikZuordnungumgekehrt(nichtweiterbetrachtet).

A.Steininger/TUWien

16

Flanken
Steigend: bergang von 0 auf 1

Schwelle
Fallend: bergang von 1 auf 0
AktiveFlanke:steigendeoderfallendeFlankewird(willkrlich)als
Referenzpunktz.B.frDatenbernahmefestgelegt.

A.Steininger/TUWien

17

berblick

EinordnungdesFachgebietes
ZielederLVA,berblick
Begriffsdefinitionen
KombinatorischeGrundfunktionen
SequentielleGrundfunktionen
FiniteStateMachines
BoolscheAlgebra
A.Steininger/TUWien

18

Verknpfungvon2Variablen
e1

e2

const

e1 e2

e1 e2

e1

e1 e2

e2

(e1=e2)

e1 e2

(e1 e2)

e1=e2

e2

e1 e2

e1

e1 e2

(e1 e2)

const

1
0

1
1

1
1

NAND
INV
INV
XNOR
NOR
OR
XOR
BUF
BUF
AND

19
A.Steininger/TUWien

DerInverter(NOT)
BoolescheFunktion:a=e
Wahrheitstabelle:
Schaltsymbol:
(lt.IEC61712)

e
0
1

a
1
0

A.Steininger/TUWien

20

KonjunktionundDisjunktion
AND

&

a=e1e2
e1
0
0
1
1

e2
0
1
0
1

OR

>=1

a=e1e2
a
0
0
0
1

e1
0
0
1
1
A.Steininger/TUWien

e2
0
1
0
1

a
0
1
1
1
21

AND/OR:typischeAnwendung
Maskieren:

AND:0aneinemEingangerzwingt0amAusgang;
sperrtalsodieanderenEingnge.
OR:1aneinemEingangerzwingt1amAusgang;
sperrtalsodieanderenEingnge.

ZusammenfhrenmehrererQuellen:

OR:SobaldeinerderEingngeauf1geht,
gehtauchderAusgangauf1.
AND:SobaldeinerderEingngeauf0geht,
gehtauchderAusgangauf0.

A.Steininger/TUWien

22

Beispiel:InterruptMask
synchronisieren

Int.
Capture

maskieren
&

interrupt
requests
von 4
untersch.
Quellen

&

zusammenfhren
>=1

Int.Mask

fr jede
Quelle 1
Mask-Bit

&

gemeinsamer
Ausgang

&

A.Steininger/TUWien

23

InvertierteFunktionen
NAND

&

a=(e1e2)
e1
0
0
1
1

e2
0
1
0
1

a
1
1
1
0

NOR

>=1

a=(e1e2)
e1
0
0
1
1
A.Steininger/TUWien

e2
0
1
0
1

a
1
0
0
0
24

Antivalenzundquivalenz
XOR

=1

a=(e1e2)(e1e2)

e1
0
0
1
1

e2
0
1
0
1

a
0
1
1
0

XNOR

=1

a=(e1e2)(e1e2)

e1
0
0
1
1
A.Steininger/TUWien

e2
0
1
0
1

a
1
0
0
1
25

AnwBsp.:GesteuerteInversion
Control (c)

=1

Data Out (a)

Data In (e)

normal
invertieren

c
0
0
1
1

e
0
1
0
1

a
0
1
1
0

A.Steininger/TUWien

26

Multiplexer:Funktion
Beispiel4:1MUX

Wahlschalter:

Von2nEingngenwird
genaueineraufden
Ausgangabgebildet.
Tuner
MP3
CD
DVD

DieAuswahlerfolgt
bernSteuersignale.

e1
0
1
x
x
x
x
x
x

e2
x
x
0
1
x
x
x
x

A.Steininger/TUWien

e3
x
x
x
x
0
1
x
x

e4
x
x
x
x
x
x
0
1

s1
0
0
0
0
1
1
1
1

s2
0
0
1
1
0
0
1
1

a
0
1
0
1
0
1
0
1
27

Multiplexer:Prinzipschaltung
Schaltsymbol und Prinzip eines 4:1 Mux
0
1
0
1
2

G 0
3

G0
G1

1
1

&
0

&
1

>=1
&

&
3

A.Steininger/TUWien

28

MultiplexerfrmehrereBit
Eink:1MultiplexerkannauskQuellenmitje
einemBitgezielteineselektieren.
ZumUmschaltenzwischenQuellenmitbBit
breitenDatenpfadenbetreibtmanbsolche
Multiplexerparallel:
jederMuxwhltzwischenBitsmitgleichemIndex
[0b1],jeweilsvonallenkQuellen
dieSteuersignalesindfralleMuxgleich

A.Steininger/TUWien

29

kausnThresholdGate
Schwellwertschalter:

Wennkodermehrdern
Eingngeauf1sind,geht
derAusgangauf1.
SpezialfallAND:
nausnThresholdGate
SpezialfallOR:
1ausnThresholdGate

Beispiel2aus3THG
e1
0
0
0
0
1
1
1
1

A.Steininger/TUWien

e2
0
0
1
1
0
0
1
1

e3
0
1
0
1
0
1
0
1

a
0
0
0
1
0
1
1
1
30

Parity
DerAusgangstelltsichsoein,
dassdieAnzahlder1enanEin
gangundAusgangzusammen
gerade(evenparity)bzw.
ungerade(oddparity)ist.
IndiesemZusammenhangkann
XORalselementares
ElementfrevenParityund
XNORfroddParity
angesehenwerden

A.Steininger/TUWien

Beispiel:
evenparity
4bit
=1
=1
=1

31

berblick

EinordnungdesFachgebietes
ZielederLVA,berblick
Begriffsdefinitionen
KombinatorischeGrundfunktionen
SequentielleGrundfunktionen
FiniteStateMachines
BoolscheAlgebra
A.Steininger/TUWien

32

SequentielleLogik
bisher:KombinatorischeLogik
AusgangaalleindurchEingngeeibestimmt,
unabhngigvonderVorgeschichte
keineSpeicherelementeoderRckkopplungen

Gegensatz:SequentielleLogik
enthltSpeicherelementesi(Gedchtnis),
explizitoderinFormvonRckkopplungen
hatdahereineninnerenZustandS=(s1,s2sn),
derdurchdieVorgeschichtebestimmtist
AusgangahngtvondenEingngeneiunddem
aktuelleninnerenZustandSab

A.Steininger/TUWien

33

SRLatch:Schaltung
Schaltsymbol:
S

QN

Prinzipschaltung:
S

S Set-Eingang
R Reset-Eingang
R
Q Ausgang
QN invertierter Ausgang

A.Steininger/TUWien

>=1

>=1

QN

34

SRLatch:Funktion
S
0
0
1
1

R
Q
0 lastQ
1
0
0
1
1
0

QN
lastQN
1
0
0

>=1

Halten(hold) R
Lschen(reset)
Setzen(set)
Set&Reset

>=1

QN

Setzen:PulsanSsetztQauf1
Lschen:PulsanRsetztQauf0
Halten:SundRinaktivQhltletztenZustand
Problematisch:SundRgleichzeitigaktivQ=QN!

A.Steininger/TUWien

35

SRLatch:Timing
S
R
Q

A.Steininger/TUWien

undefd

set &
reset

set

reset
& set

set
reset

QN

36

SRLatchmitEnable:
Funktion
S R
0 0
0 1
1 0
1 1
x x

EN
1
1
1
1
0

Q
lastQ
0
1
0
lastQ

QN
lastQN
1
0
0
lastQN

Halten(hold)
Lschen(reset)
Setzen(set)
Set&Reset
Halten(hold)

SetzenundLschenberRundSwiezuvor
Halten:
mitSundRinaktivwiezuvorUND
injedemFallsolangeEnableEN=0

A.Steininger/TUWien

37

SRLatchmitEnable:Timing
S
R
EN
Q

A.Steininger/TUWien

undefd

reset/
enable

set/
enable

disable

set
reset
disable

QN

38

SRLatchmitEnable:Prinzip
S

&

Maskierung von S und

R

>=1

QN

EN
&

>=1

Verbesserungspotential:R=S
A.Steininger/TUWien

39

DLatch:Schaltung
Schaltsymbol:
D
EN

Prinzipschaltung:
D

&

QN

EN
&

>=1

D Data-Eingang
1
EN Enable-Eingang
Q Ausgang
QN invertierter
Ausgang
A.Steininger/TUWien

>=1

40

DLatch:Funktion
EN D

lastQ

QN

lastQN

Halten(hold)

Lschen(reset)

Setzen(set)

Transparent:BeiEN=1wirdDdirekt
aufQabgebildet:Q=D
Halten:BeiEN=0hltQseinenletztenZustand
GleichzeitigesSetundResetistnichtmehrmglich,es
giltstetsQN=Q

A.Steininger/TUWien

41

DLatch:Timing
D
EN

A.Steininger/TUWien

transp.

hold

transp.

hold

transp.

hold

42

LatchversusFlipFlop
Latch

FlipFlop

PegelderEingangs
signalealleinbewirkt
Zustandsnderung
AsynchronesVerhalten
EsgibtkeinTaktsignal
FrsynchroneDesigns
nichtempfehlenswert

PegelderEingangs
signalebewirkterstbei
aktiverTaktflanke
Zustandsnderung
SynchronesVerhalten
FlipFlopistdas
zentraleElementin
synchronenDesigns

A.Steininger/TUWien

43

DFlipFlop:Schaltung

Schaltsymbol:
D
CLK

Prinzipschaltung:

EN

CLK

D Data-Eingang
CLK Takteingang (clock)
Q Ausgang
QN invertierter Ausgang

QM

EN

QN

Master

A.Steininger/TUWien

Slave

44

DFlipFlop:Funktion
D CLK
0

x
0
x
1

Q
0
1
lastQ
lastQ

QN
1
0
lastQN
lastQN

bernehmen(capture)
bernehmen(capture)
Halten(hold)
Halten(hold)

bernehmen:BeideraktivenTaktflanke()wird
DdirektaufQabgebildet:Q=D
Halten:

BiszurnchstenaktivenFlankehlt
QseinenletztenZustand:Q=lastQ
A.Steininger/TUWien

45

DFlipFlop:Timing
D

QM

EN

CLK

EN

QN

CLK
D
QM
Q
QN

A.Steininger/TUWien

46

Latchvs.FF:einBeispiel
VergleichefrdasgegebeneEingangssignaldie
AusgangssignalevonDLatchundDFlipFlop
CLK
D
QLT
QFF

A.Steininger/TUWien

47

ClockEnable
OftistdiebernahmevonDnachQnichtmitjeder
aktivenTaktflankeerwnscht
SteuerungmittelsClockEnable(CEoderEN)
DieseFunktionwirdim
Datenpfadrealisiert,
nichtdurchMaskieren
desTaktes!

G 0
1

EN

CLK

QN

CLK

A.Steininger/TUWien

48

PresetundClearbeimDFF
Preset(Set):

Clear(Reset):

erzwingtQ=1

erzwingtQ=0

jeweilsunabh.vonDundCLK,d.h.asynchron
frInitialisierung(Reset)sehrwichtig,
sonstvermeiden.
RealisierungdurchEinfgenentsprechenderGatter
imDatenpfadundindenSpeicherschleifen

A.Steininger/TUWien

49

FunktionvonPresetund
Clear
D CLK PRE CLR
Q
0

1
1
0
1

1
1
1
x
0
1
1
lastQ
x
1
1
1
lastQ
x
x
0
1
1
x
x
1
0
0

QN
1
0
lastQN
lastQN
0
1

preset
clear

Bei gleichzeitiger Aktivierung von PRE und CLK ergeben

sich gleichartige Probleme wie beim SR-Latch

A.Steininger/TUWien

50

ToggleFlipFlop:Schaltung
Schaltsymbol:

Prinzipschaltung:
D

T Takteingang (clock)
Q Ausgang
QN invertierter
Ausgang

CLK

Q
QN

Als Eingang D wird invertierter Ausgang QN verwendet: Mit jedem Takt

wird Ausgang invertiert

A.Steininger/TUWien

51

ToggleFlipFlop:Funktion
T

0
1

Q
lastQN
lastQ
lastQ

QN
lastQ Ausg.invertieren(toggle)
lastQN
Halten(hold)
lastQN
Halten(hold)

Toggle:

BeideraktivenFlanke()vonTwird
derAusganginvertiert:Q=(lastQ)

Halten:

BiszurnchstenaktivenFlankehlt
QseinenletztenZustand:Q=lastQ

A.Steininger/TUWien

52

ToggleFlipFlop:Timing
D
T

CLK

Q
QN

T
Q

DasTFlipFlophalbiertdieFrequenzdes
EingangssignalsanT

A.Steininger/TUWien

53

JKFlipFlop:Schaltung
Schaltsymbol:
J
CLK
K

Prinzipschaltung:
QN

&

J
K

>=1
&

CLK

QN

J ... Set-Eingang
CLK
K ... Clear-Eingang
CLK Takteingang (clock)
Q Ausgang
QN invertierter Ausgang

A.Steininger/TUWien

54

JKFlipFlop:Funktion
J K CLK
Q
0 0

lastQ
0 1

0
1 0

1
1 1

lastQN
x x
0
lastQ
x x
1
lastQ
syncSet/clear:

QN
lastQN
1
0
lastQ
lastQN
lastQN

hold
sync.clear
sync.set
toggle
hold
hold

MittelsJundKerfolgtein
synchronesSetbzw.Clear

toggle:GleichzeitigesSet&ClearfhrtzumToggeln,
(alsdefinierteFunktion,keineInstabilitt)

A.Steininger/TUWien

55

JKFlipFlop:Timing
toggle

reset

set

hold

&
J
K

>=1
&

CLK

QN

CLK

J
K
CLK
Q

A.Steininger/TUWien

56

Anwendungensequent.Logik
Register

VektorvonDFFsmitgemeinsamerSteuerung

Schieberegister,Seriell/ParallelKonv.
Pseudozufallsgenerator,CRCGenerator
FiniteStateMachines

A.Steininger/TUWien

57

Seriell/ParallelKonverter
SERIN
CLK
KettevonDFFsals
Schieberegister
MitjederaktivenTaktflanke
wirdQdesvorigenFFalsD
vomnchstenbernommen
AmDdes1.FF(SERIN)wird
neuesBiteingespeist
SequenzderBitsistan
Q1...QNsichtbar.

A.Steininger/TUWien

Q1

CLK

Q2

CLK

QN

CLK

58

Parallel/SeriellKonverter(1)
CLK
LOAD/SHIFT
SERIN
D1

CLK

0
G 1

0
1

Dn

D2

G 0
1

0
1

D
CLK

G 0
1

SEROUT

CLK

A.Steininger/TUWien

59

Parallel/SeriellKonverter(2)
KettevonDFFsalsSchieberegister
WennLOADaktivist,wirdDatenwort1D...ND
synchronbernommen:LOADschaltetMUXsodass
EingangswortandieFFsgelangt
Schiebefunktionwiezuvor:WennLOADnichtaktiv,
legtMUXQdesvorigenDFFalsDanden
nchsten
AmQdesletztenFF(N)erscheinensequentielldie
BitsdesgeladenenDatenworts

A.Steininger/TUWien

60

LinearFeedbackShiftRegister
Rckfhrun
g

even
Par

D
CLK

D
CLK

D
CLK

CLK

CLK

Schieberegister

Rckgekoppeltes Schieberegister
Anwendungen:

Pseudozufallsgenerator,
CRC-Berechnung,
A.Steininger/TUWien

61

berblick
EinordnungdesFachgebietes
ZielederLVA,berblick
Begriffsdefinitionen
KombinatorischeGrundfunktionen
SequentielleGrundfunktionen
FiniteStateMachines
BoolscheAlgebra

A.Steininger/TUWien

62

PrinzipeinerStateMachine
DieStateMachine(FSMFiniteStateMachine)
durchlufteineSequenzvonZustnden.
Zustandswechselerfolgenausschlielichsynchron.
DieZustandswechselerfolgeninAbhngigkeitvom
aktuellenZustandundvondenEingngen.
DieAusgangssignalewerdendurchdenaktuellen
Zustandgesteuert(MooreStateMachine).
BeiderMealyStateMachinegibteszustzlicheine
(asynchrone)KopplungzwischenEingngenund
Ausgngen.

A.Steininger/TUWien

63

MooreStateMachine
Feedback

Next State

Current State

INPUT

NextStateLogic

CLK
D
CLK

Output
Logic

OUTPUT

D
CLK

Ableitung des nchsten Zustands aus

aktuellem Zustand
und Eingngen

Register
synchroner
Zustandswechsel
A.Steininger/TUWien

Ableitung der
Ausgnge aus
aktuellem Zustand

64

MealyStateMachine
Feedback

Next State

Current State

INPUT

NextStateLogic

CLK
D
CLK

Output
Logic

OUTPUT

D
CLK

Register

A.Steininger/TUWien

Ableitung der
Ausgnge aus
aktuellem Zustand
und Eingngen
65

StateMachineNotation
bergangsbedingung

Zustand
(Name)

1X
idle

active

X1
(trigger, sleep)
Variablenliste

A.Steininger/TUWien

66

StateMachine:Ausgabewert
Zustand + Ausgabewert
(Name)

1X/1
idle

Zustand

Ausgabe

idle

active

X1/0

active

bergangsbedingung
+ Ausgabewert
gnstig bei Mealy

(trigger, sleep)

blich bei Moore

(HW-Impl.)
A.Steininger/TUWien

Variablenliste
67

Beispiel:Alarmanlage
Eingnge: Aktivierungstaster, Trkontakt, Codeschalter
Ausgnge: Bereitschafts-LED, Sirene
Zust.

Ausg.

berg.b Folge
eding.
zust.

aus

00

100

scharf

scharf

10

XX1

aus

X10

Alarm

XX1

aus

Alarm

11

aus
XX1

A.Steininger/TUWien

100

scharf

00
XX1
10

X10

Alarm

11
68

berblick

EinordnungdesFachgebietes
ZielederLVA,berblick
Begriffsdefinitionen
KombinatorischeGrundfunktionen
SequentielleGrundfunktionen
FiniteStateMachines
BoolscheAlgebra
A.Steininger/TUWien

69

BoolscheAlgebra:Axiome
Axiom = nicht herleitbare grundlegende Annahme

X=0wennX1

X=1wennX0

wennX=0dannX=1

wennX=1dannX=0

00=0

11=1

11=1

00=0

01=10=0

10=01=1

A.Steininger/TUWien

70

Theorememit1Variablen
Identitt:
NullElement:

X0=X

X1=X

X1=1

X0=0

Idempotenz:

XXX...=X

Komplement:

X(X)=1
Involution:

XXX...=X
X(X)=0
(X)=X

A.Steininger/TUWien

71

Theorememit2Variablen
Kommutativitt:

XY=YX

berdeckung:

X(XY)=X

Kombination:

(XY)(XY)=X

XY=YX
X(XY)=X
(XY)(XY)=X

A.Steininger/TUWien

72

Theorememit3Variablen
Assoziativitt:

(XY)Z=X(YZ)

Distributivitt:

(XY)(XZ)
=X(YZ)

(XY)Z=X(YZ)
(XY)(XZ)
=X(YZ)

Konsens:

(XY)(XZ)(YZ)= (XY)(XZ)(YZ)=
(XY)(XZ)
(XY)(XZ)

A.Steininger/TUWien

73

DasTheoremvonDeMorgan
F(X1,X2,X3,...Xn,,)
=
F(X1,X2,X3,...Xn,,)
Beispiel:
{(ab)(bc)}=
(ab)(bc)=
(ab)(bc)

A.Steininger/TUWien

74

Erweiterungstheorem(Shannon)
F(X1,X2,X3,...Xn)
=
X1[F(1,X2,X3,...Xn)]

X1[F(0,X2,X3,...Xn)]
Beispiel:

(ab)(bc)=
{b[(a1)(1c)]}{b[(a0)(0c)]}=
b(ac)

A.Steininger/TUWien

75

Minterm
logischeUNDVerknpfungvonVariablen
(negiertodernichtnegiert)
keineVariablekommtfteralseinmalvor
(durchUmformungenstetserreichbar)

oderaucheineeinzelnenichtweiter
verknpfteVariable(negiertodernicht)
Beispiele:

Y
XYZ
XYZ
A.Steininger/TUWien

76

Maxterm
logischeODERVerknpfungvonVariablen
(negiertodernichtnegiert),
keineVariablekommtfteralseinmalvor
(durchUmformungenstetserreichbar)

oderaucheineeinzelnenichtweiter
verknpfteVariable(negiertodernicht)
Beispiele:

Y
XYZ
XYZ
A.Steininger/TUWien

77

ZeilenderWahrheitstabelle

C F

Minterm

Maxterm

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

A.Steininger/TUWien

78

DisjunktiveNormalform
AbleitungeineralgebraischenDarstellung
einerbeliebigenlogischenFunktionaus
derenWahrheitstabelle:
AlleMinterme,frdieF=1werden
ODERverknpft
BeispielvonvorigerTabelle:
F=(ABC)(ABC)
(ABC)(ABC)

A.Steininger/TUWien

79

KonjunktiveNormalform
AbleitungeineralgebraischenDarstellung
einerbeliebigenlogischenFunktionaus
derenWahrheitstabelle:
AlleMaxterme,frdieF=0werden
UNDverknpft
BeispielvonvorigerTabelle:
F=(ABC)(ABC)
(ABC)(ABC)

A.Steininger/TUWien

80

KarnaughVeitchDiagramm
KVDiagramm
andereDarstellungder
Wahrheitstabelle
Zweibenachbarte
Positionen
unterscheidensich
genauum1Bit
Grundlagefr
Optimierungen

AB
00

01

11

10

CD 00

01

11

10

A.Steininger/TUWien

81

KVDiagramm:Darstellungen
A=1

AB
CD

00 01 11 10

00
01
11
10

D=1
C=1

A.Steininger/TUWien

B=1
82

KVDiagrammfr3Variable
A
BC

A=1
1

00
01
11
10

C=1
B=1

A.Steininger/TUWien

83

KVDiagramm:optimaleDNF
AB
00

01

11

10

CD 00

01

11

10

berdeckenaller1
Fenstermitmglichst
wenigenmglichst
groenRechtecken
Mehrfachberdeckung
isterlaubt
JedesRechteck
beschreibteinen
Minterm

F = (A B) (A C) (A D) (A C D)

A.Steininger/TUWien

84

KVDiagramm:AbleitungKNF
AB
00

01

11

10

CD 00

01

11

10

Vertauschenaller1mit
0(Inversion)
Ermittlungder
optimalenDNFwie
zuvor
UmwandlunginKNF
mittlesTheoremen
(DeMorgan)

F = (A B C D) (A D) (A C)

F = (A B C D) (A D) (A C)
A.Steininger/TUWien

85

Zusammenfassung(1)
DerEinsatzdigitalerElektronikinsogenannten
EmbeddedSystemsprgtunsereGesellschaft.
DigitaleElektronikbietetgegenberderanalogen
VorteilewieeinfacheSpeicherbarkeit,bessere
StrsicherheitundhherenAbstraktionsgrad.
DieKunstdesdigitalenDesignbestehtdarin,die
GrenzendigitalerLogikzuverstehen,dieimma
nentenIdealisierungenzubedenkenunddurch
KenntnisdesgesamtenEntwicklungsprozessesdie
GesamtkosteneinesDesignzuminimieren.

A.Steininger/TUWien

86

Zusammenfassung(2)
KombinatorischeLogikfunktioniertunabhngigvon
derVorgeschichte.SequentielleLogikhatim
GegensatzdazueinGedchtnis(Rckkopplungoder
Speicher)unddahereineninnerenZustand.
KombinatorischeGrundfunktionensindInverter,
AND,OR,NAND,NOR,XORundXNOR.
AusdiesenFunktionenlassensichkomplexere
FunktionenmitmehrEingngenwiez.B.ein
MultiplexerodereinThresholdGaterealisieren.

A.Steininger/TUWien

87

Zusammenfassung(3)
SequentielleGrundfunktionensinddasLatchund
dasFlipFlop.EsgibtjeweilsmehrereVarianten.
BeimDLatchsteuerteinEnableSignal,obdie
aktuellenDatendurchgelassenoderdiealtenDaten
gehaltenwerden.
DasDFlipFlopbernimmtmitderaktivenTakt
flankeneueDatenundhltdiesebiszurnchsten.
ZusatzfunktionenbeimFlipFlopsindPresetund
ClearsowieClockEnable.

A.Steininger/TUWien

88

Zusammenfassung(4)
EineStateMachinedurchluftsynchroneine
SequenzvonZustnden.
DieAbfolgederZustndewirddurchdie
Eingangssignalegesteuert.
BeiderMooreStateMachinehngendieAusgnge
nurvomZustandab,beiderMealyStateMachine
werdensiezustzlichauch(asynchron)vonden
Eingngenbeeinflusst.
DieDarstellungeinerStateMachineerfolgtim
ZustandsgraphundimZustandsdiagramm.

A.Steininger/TUWien

89

Zusammenfassung(5)
DieBoolscheAlgebraumfasstmehrereTheoreme,
wiez.B.jenevonDeMorganundShannon.
JedeBoolscheFunktionistdurchihre
Wahrheitstabelleeindeutigbeschrieben.
EinegrafischeDarstellungderWahrheitstabelleist
imKarnaughVeitchDiagrammmglich.
AusWahrheitstabellebzw.KVDiagrammlassensich
Mintermebzw.Maxtermeableitenunddurchderen
Verknpfungschlielichdiedisjunktivebzw.die
konjunktiveNormalform.

A.Steininger/TUWien

90