2.1.

La

Unidad Aritmtica y Lgica (ALU)

Unidad

operacin:

Aritmtica

y Lgica, ALU

el Modo Aritmtico

el

tiene dos

Modo

modos

Lgico. En

el

de
Modo

Aritmtico ejecuta operaciones aritmticas tales como sumas y restas.

Estas operaciones pueden ser

extendidas para incluir multiplicacin,

divisin y exponenciacin. En el Modo Lgico ejecuta operaciones

lgicas

tales

operaciones
del

como

AND,

OR

XOR

(OR exclusivo).

Estas

permiten que la ALU controle el flujo y manipulacin

contenido de los registros as como otras

operaciones

lgicas.

En la Figura 2.5 se muestra la estructura de una ALU..

En dicha figura

podemos

bsicos. La ALU se comunica

el resto de

ver

sus

elementos

constitutivos

con el exterior (en nuestro caso con

los elementos que compondrn el CPU), mediante un

bus denominado bus de datos, compuesto por nt lneas.

Figura 2. 5 Estructura de una

Circuito combinacional.

El circuito combinacional es el que se encarga de realizar

propiamente las operaciones con los datos. En la estructura de la Figura
2.5, este circuito presenta dos entradas, procedentes de los registros
REN1 y REN2. El contenido de estos registros estar siempre presente en
las entradas del circuito combinacional. Este circuito tiene unas entradas
de rdenes (a la derecha en la Figura 2.5), para indicarle el tipo de
operacin que se desea realizar con los datos de entrada.
A continuacin enumeramos las rdenes ms tpicas:

SUM: Cuando se activa, el circuito combinacional presenta a su

salida la suma aritmtica de las cantidades presentes en sus
entradas.
RES:

Cuando se activa, el circuito combinacional realiza la

diferencia aritmtica de las cantidades presentes en sus
entradas..

MUL: Cuando se activa, el circuito combinacional realiza la

multiplicacin aritmtica de las cantidades presentes a sus
entradas.
INC: Cuando se activa, el circuito combinacional incrementa en una
unidad

el

contenido

de

una

de

sus

entradas

(predeterminada).
DEC:

Cuando se activa, el circuito combinacional decrementa en

una cantidad

el contenido de una de sus dos entradas

(predeterminada).
NOT: Cuando se activa, el circuito combinacional invierte los bits
del nmero binario presente en una de sus dos entradas.
AND: Cuando se activa, el circuito combinacional presenta a su
salida el producto lgico de los nmeros binarios presentes en
sus entradas.
OR:

Cuando se activa, el circuito combinacional presenta a su

salida la suma lgica de los nmeros binarios presentes en
sus entradas.

ORX: Cuando se activa, el circuito combinacional realiza la suma

lgica exclusiva de sus dos entradas, presentando el resultado
a la salida.
PAS1: Cuando se activa, el circuito combinacional presenta a su
salida el contenido del registro REN1.
PAS2: Cuando se activa, el circuito combinacional presenta a su
salida el contenido del registro REN2.

Lgicamente, slo una de esas rdenes a la ALU puede estar activa

en cada instante.

Registro de entrada.

En la Figura 2.5, REN1 y REN2 se encarga de almacenar los dos

operandos de entrada al circuito combinacional. El registro REN1 posee

una orden de escritura, etiquetada con ERE1, que sirve para escribir en
l lo que exista en el bus de datos. El registro REN2 posee, por el
contrario, dos rdenes de escritura, etiquetadas con ERE2, para escribir
el contenido del bus de datos, y ERA2, para realizar una transferencia
entre el registro acumulador y REN2.
Registro acumulador

El registro acumulador sirve como registro de almacenamiento de

los resultados de las operaciones de la ALU. Su conexin al registro de
entrada

REN2

ser

de

utilidad

en

operaciones

que

impliquen

encadenamiento de resultados. Presenta una orden de escritura,

etiqueta con ERAC, y una orden de lectura, etiquetada con LRAC, que
sirve para comunicar su contenido al registro REN2, o para depositar su
contenido en el bus de datos.

Registro de estado.

Este

registro

es

un

elemento

de

gran importancia

en el

funcionamiento interno de la computadora, ya que gracias a este

elemento

las

computadoras

poseen

esa

capacidad

de

decisin

inteligente.
Este registro, aunque se considerar como una unidad, est
formado

por

un

conjunto

de

flip-flops

(biestables),

denominado

indicadores o flags, accesibles por separado. Cada uno de estos flip-flops

seala una determinada condicin sobre el ltimo valor que ha sido
escrito en el acumulador.

 Operaciones en la ALU

La operacin de una ALU se entiende mejor si es separada en sus

partes

aritmtica

lgica.

Procederemos

primero

explicando

la

operacin de un circuito aritmtico tpico que realiza ocho microoperaciones

aritmticas.

Un

segundo

circuito

se

mostrar

para

implementar cuatro micro-operaciones lgicas. Finalmente, los dos

circuitos se combinarn para formar una unidad aritmtica lgica.

Circuito aritmtico.

El sumador paralelo binario, es un circuito aritmtico que suma

dos nmeros binarios. Las micro-operaciones aritmticas adicionales
pueden obtenerse aumentado el sumador paralelo con ciertos circuitos
lgicos de seleccin. La Figura 2.6 muestra las micro-operaciones
aritmticas obtenidas cuando un conjunto de entradas a un sumador
paralelo se controla externamente. La suma aritmtica simple se logra
cuando un conjunto de entradas recibe un nmero binario A, el otro
conjunto de entradas recibe un nmero B, y el acarreo de entrada C 1 se
mantiene en 0. Este caso se muestra en la Figura 2.6 (a), en donde la
salida del circuito designado por F produce la micro-operacin add
(suma) F = A + B. Haciendo el acarreo de entrada C 1 = 1 como en la
Figura 2.6 (b), es posible sumar 1 a la suma para producir una salida F =
A + B + 1.
Pueden

obtenerse

diferentes

micro-operaciones

aritmticas

controlando los datos que entran a las entradas en B como se identifica

en los otros seis diagramas de la Figura 2.6. Complementando todos los
bits de la entrada B se obtiene una micro-operacin F = A + B, que es
la suma de A ms el complemento a 1 de B. Sumando 1 a esta suma y

haciendo el acarreo de entrada C1 = 1, obtenemos F = A + B + 1, el

cual produce la suma de A ms el complemento a 2 de B. Esto es
equivalente a la operacin resta F = A - B. Seguidamente, consideremos
forzar todos los 0 en los terminales de B del sumador paralelo. Puesto
que B es ahora 0, la suma producida en la salida se vuelve F = A, que se
transfiere la entrada A en la salida F. Sumando 1 a travs del acarreo de
entrada C1 como se muestra en la Figura 2.6 (f), obtenemos F = A + 1,
que es la micro-operacin incremento. La condicin ilustrada en la Figura
2.6 (g) inserta todos los 1 en los terminales B del sumador paralelo. Un
nmero binario con todos los 1 representa el complemento a 2 de la
unidad. Considere, por ejemplo, un sumador paralelo de 4 bits. El
complemento a 2 del nmero binario 0001 es 1111. Sumando un
nmero A al complemento a 2 de la unidad produce una salida F = A +
el complemento a 2 de 1 = A - 1, que es la micro-operacin de
decremento.
Una etapa de un circuito aritmtico que proporciona las microoperaciones enumeradas antes se muestra en la Figura 2.7. El circuito
sumador complemento representa un estado del sumador paralelo. Las
dos lneas de seleccin S 1 y S0 controlan la ruta de datos entre el
terminal B y una entrada del circuito sumador completo. Cuando S 1S0 =
00, la entrada controlada del sumador completo es siempre 0. Cuando
S1S0 = 01, la entrada recibe el valor de Bi. Cuando S1S0= 10, la entrada
recibe el valor complemento de B i. Cuando S1S0= 11, la entrada es
siempre igual a 1. Estas condiciones pueden verificarse derivando la
tabla de verdad de la lgica de seleccin. No obstante que las dos
variables de seleccin S1 y S0 controlan las rutas de entrada en el
terminal B de acuerdo a las cuatro condiciones ilustradas en la Figura
2.6.

Figura 2.6 Micro-operaciones aritmticas

que se obtienen controlando un conjunto de
entradas de un sumador paralelo.

Figura 2.7 Una etapa de un

Precisamente como en un sumador paralelo, el circuito aritmtico

puede partirse en etapas, una para cada par de bits de los operandos de
entrada. Para los operandos con n bits, el circuito aritmtico consta de n
etapas idnticas. La Figura 2.8 muestra el diagrama de bloques de un
circuito aritmticos partido en n etapas.
Cada una de las etapas es idntica al circuito que se muestra en
la Figura 2.7. Los bits de las entradas A y B son designados por los
nmeros subndices de derecha a izquierda con el subndice

denotando el bit de orden inferior. Los acarreos son conectados en

una cadena a travs de las etapas. Las lneas de seleccin de funcin
S1, S0 y C1 seleccionan las micro-operaciones aritmticas de F generan
la funcin de salida. Note que C 1 es e l acarreo de entrada de la
primera etapa y su efecto es sumar 1 al par de orden inferior de bits
S1 y S0 controlan las entradas a los terminales de B en cada una de las
etapas.
Las micro-operaciones aritmticas implementadas en el circuito
aritmtico se enumeran en la Tabla 2.1.

Funci

de

seleccin

S1

S2

C1

Salida

Corresponde a la Figura 1
Diagrama de Funcin

F=A

(e) Transfiere A

F=A+1

(f) Incremente A

F=A+B

(a) Sume

F = A + B + (b) Suma con acarreo

1

F = A + B

(c) A ms el complemento
de 1 de B

F = A + B (d) Resta
+1

F=A-1

(g) Decremente A

F=A

(h) Transfiere A

Tabla 2.1 Funciones para el circuito

aritmtico.

Las ocho operaciones enumeradas en la tabla siguen directamente

los diagramas de funcin que se ilustran en la Figura 2.6.

Figura 2.8 Circuito aritmtico partido

Circuito Lgico

Las micro-operaciones lgicas manipulan los bits de los operandos

tratando cada uno de los bits como una variante binaria. Existen 16
micro-operaciones lgicas que pueden realizarse con las dos variables
binarias. Las 16 operaciones lgicas pueden ser generadas en un
circuito y cada operacin puede seleccionarse por medio de cuatro
variables

de

seleccin.

Sin

embargo,

hay

esencialmente

cuatro

operaciones lgicas bsicas a partir de las cuales todas las otras se

pueden derivar por medio del lgebra Booleana. Ellas son la AND, OR,
XOR (OR exclusivo), y la micro-operacin complemento.
La Figura 2.9 muestra una etapa de un circuito lgico. Consta de
cuatro compuertas y un multiplexor. Cada una de las cuatro operaciones
lgicas AND, OR, XOR, y el complemento se generan con una compuerta
que realiza la lgica requerida. Las salidas de las compuertas son
aplicadas a un multiplexor con dos variables de seleccin S 1 y S0. Estas
variables de seleccin escogen una de las entradas del multiplexor y
dirigen su valor a la salida. El diagrama muestra una etapa tpica con

subndice i. Para un circuito lgico con n bits, el diagrama de la Figura

2.9 debe ser repetido n veces para i = 1, 2, 3, , n. Las variables de
seleccin deben ser aplicadas a todas las etapas. La Tabla 2.2 enumera
la micro-operacin lgica obtenida para cada combinacin de las
variables de seleccin.

Figura 2.9 Una etapa de un

S1

S0

Salida

Micro-operacin

F=AB

AND

F=AB

OR

F=AB

XOR

F = A

Complemento

Tabla 2.2 Funciones

El circuito lgico puede combinarse con el circuito aritmtico para

producir una unidad aritmtica lgica comnmente denominada ALU.
Las variables de seleccin S 1 y S0 pueden ser comunes a ambos circuitos
siempre

que

utilicemos

una

tercera

variable

de

seleccin

para

diferenciar entre los dos. La configuracin de una etapa ALU se ilustra en

la Figura 2.10. Las salidas de los circuitos aritmtico y lgico en cada
una de las etapas son aplicadas a un multiplexor con variable de
seleccin S2. Cuando S2 = 0, la salida aritmtica es seleccionada, pero
cuando S2 = 1, la salida lgica es seleccionada. Note que el diagrama
muestra justamente una etapa tpica del ALU. El circuito de la Figura
2.10 puede repetirse n veces para una ALU de n bits . El acarreo de
salida Ci+1 de una etapa dada debe conectarse al acarreo de entrada Ci
de la etapa siguiente de orden superior. El acarreo de entrada en la
primera etapa se designa por C1 y proporciona una variable de seleccin
para las micro-operaciones aritmticas. La entrada C 1 no tiene efecto en
las micro-operaciones lgicas.
Una ALU con etapas individuales como se define en la Figura 2.10
proporcionar 8 micro-operaciones aritmticas y 4 lgicas, para un total
de 12 micro-operaciones. Cada micro-operacin es seleccionada a travs
de las variables S2, S1, S0 y C1. El acarreo de entrada C1 se utiliza para la
seleccin de micro-operaciones aritmticas solamente.
La Tabla 2.3 lista las 12 micro-operaciones de la ALU. Las primeras
ocho enumeradas (con S2 = 0) son idnticas a las micro-operaciones de
la Tabla 2.1. El acarreo de entrada durante las cuatro operaciones
lgicas (cuando S2 = 1) no tiene efecto en la operacin de la unidad, de
tal manera que las entradas bajo la columna C 1 para las microoperaciones lgicas se marcan con X que no importa.

Figura 2.10 Una etapa de una Unidad Aritmtica

Funcin seleccionada
S1

S2

S0

C1

Salida

Funcin

F=A

Transfiere A

F=A+1

Incremente A

F=A+B

Suma

F = A + B + Suma con acarreo

1

F = A + B

A ms el complemento de
1 de B

F = A + B Resta
+1

F=A-1

Decremente A

F=A

Transfiere A

F=A^B

AND

F=AVB

OR

F=A+B

XOR

F = A

Complemento de A

Tabla 2.3 Funciones para la

2.1.3

La Unidad de Control (UC)

La unidad de control puede calificarse como el director del

ordenador, ya que es la parte del mismo que gobierna totalmente su
funcionamiento.
La

unidad de control se encarga de traer de la memoria las

instrucciones que componen un programa, de interpretarlas y de

generar el conjunto de rdenes que gobierna a todos los elementos del
ordenador, en la secuencia adecuada para que la instruccin se ejecute
de modo correcto.
Esta unidad tambin se ocupa de controlar y coordinar a las
unidades implicadas en las operaciones anteriormente mencionadas, de
manera que se eviten problemas internos que se puedan producir entre
los componentes de la computadora.
La unidad de control, finalmente, comunica entre s y dirige las
entradas y salidas desde y hasta los perifricos, dando el oportuno
tratamiento a la informacin en proceso.

Para poder realizar su cometido, la unidad de control

necesita

manejar la siguiente informacin:

1. El registro de estado.
2. El registro puntero de instrucciones.
3. La instruccin a ejecutar.
4. Las seales de entrada/salida.

La salida que proporcionar la unidad de control ser el conjunto

de rdenes elementales que servirn para ejecutar la orden solicitada.
La secuencia de operacin para este proceso es:

1. Extraer de la memoria principal la instruccin a ejecutar.

2. Tras reconocer la instruccin, la unidad de control establece la
configuracin de las compuertas lgicas (las interconexiones de
los diferentes componentes del circuito lgico) que se van a ver
involucradas en la operacin de clculo solicitada para la
instruccin, estableciendo el circuito que van a resolverla.
3. Busca y extrae de la memoria principal los datos necesarios para
ejecutar la instruccin indicada en el paso 1.
4. Ordenan a la unidad involucrada en la resolucin de la instruccin
en proceso que realice las oportunas operaciones elementales.
5. Si la operacin elemental realizada ha proporcionado nuevos
datos, stos se almacenan en la memoria principal
6. Se incrementa el contenido del registro puntero de instruccin.

La Figura 2.11 muestra la estructura de una Unidad de Control

tpica. Sus conexiones al exterior, y al resto de los elementos que

componen el ordenador, se realizan en este caso a travs de dos buses:

el bus de datos, que ya se menciono en la ALU, y un nuevo bus,
denominado bus de direcciones, compuesto por

nd lneas, cuyo

cometido fundamental es transmitir a la memoria principal (MP) a travs

del registro RDIM las direcciones que se desea leer o en las que se desea
escribir. La Unidad de Control poseer sus propios buses de datos y de
direcciones, que denominaremos buses de direcciones y de datos
internos.

Figura 2.11 Estructura de una Unidad de

Los registros y dispositivos fundamentales con que opera la Unidad de

Control son:

Registro de instruccin (RI)

Este registro se encarga de almacenar las instruccin en curso,

procedente de la memoria principal. Este registro suele estar dividido en
campos. Cada campo contiene un nmero de bits variables de acuerdo
con cada arquitectura de la CPU. Los campos ms comunes son:
CO: Cdigo de operacin. El valor de sus bits indica a la unidad de
control

(ms

en

concreto,

al

conjunto

decodificador-

controlador) de qu instruccin se trata (suma, resta, salto, ...).

MD:

Modo de direccionamiento. Indica el modo de acceso a la

memoria para buscar el dato o direccin necesarios para la
ejecucin de determinadas instrucciones.

CDE: Campo de direccin efectiva.

Contiene la informacin

necesaria para, junto con la informacin de MD, acceder al

dato o direccin requeridos para la ejecucin de determinadas
instrucciones.

En la Figura 2.12 se puede ver la estructura de este registro y sus

rdenes asociadas. La activacin de la orden ENRI produce la escritura
del contenido del registro RDAM en este registro. El contenido de sus
campos CO y MD se supone que siempre est presente en la entrada del
conjunto decodificador-controlador. Si la orden SARI produce la lectura
del campo de direccin efectiva para transferir su contenido hacia los
registro RDIM o RDAM, segn convenga.

Figura 2. 12 Estructura del registro

de instruccin.
Registro contador
de programa (CP)

Como mencionamos anteriormente, la ejecucin de los programas

almacenados en memoria se realiza primordialmente en secuencia. Se
ejecuta una instruccin tras

otra, segn su orden consecutivo en la

memoria principal. No obstante, cuando se realiza un salto, se pasa a

ejecutar una instruccin escrita en otra zona de la memoria.
El registro contador de programa es el que contiene la direccin de
la siguiente instruccin a ejecutarse. Por tanto, cuando busque la
instruccin siguiente, lo har utilizando la informacin en la posicin de
memoria en la que se encuentra, que es precisamente el contenido del
contador de programa.
Al finalizar la ejecucin de una instruccin (o al comienzo de la
ejecucin de la instruccin siguiente, segn se mire), lo primero que se
deber hacer ser colocar en el contador de programa la posicin de
memoria en donde se encuentra la siguiente instruccin que se va a
ejecutar. Para ello, si no se trata de una instruccin de salto, bastar
incrementar adecuadamente el contador de programa. Si se trata de una
instruccin de salto, sin embargo, habr que escribir directamente el

valor de la posicin de la siguiente instruccin a ejecutar.

En la Figura 2.13

se muestra la estructura y conexiones del

registro contador de programa.

Figura 2. 13 El registro contador

En la Figura 2.13 se puede apreciar las rdenes ENCP y LSCP, que

gobiernan la escritura y lectura, respectivamente, del contador de
programa. Se aprecia tambin la existencia de la orden INCP, cuya
activacin produce que el contenido del contador de programa se
incremente en un nmero de unidades predeterminado. Esta orden es
tpica de los registro contadores de programa.

Registro de direcciones de memoria (RDIM)

Este registro se utiliza para almacenar las direcciones de memoria

en las que van a escribir o de las que se van a leer los datos. La orden
ERDI gobierna la escritura en este registro desde el bus de direcciones
interno de la unidad de control. El contenido de este registro se supone
siempre presente en sus lneas de salida, conectadas al bus de
direcciones externo, sin necesidad de una orden explcita.

Registro de datos de memoria (RDAM)

Almacena temporalmente los datos que se intercambian con la

memoria en las operaciones de lectura y de escritura. Una de sus
conexiones se considera como lneas de entrada y salida de conexin
directa con el bus de datos externo a la unidad de control, gobernadas
por las rdenes ERDAE y LRDAE. La otra conexin procede del interior de
la unidad de control, de bus de datos internos de dicha unidad. La
conexin del RDAM con este bus de datos interno se gobierna con dos
rdenes: ERDAI para escritura en el registro y LRDAI para lectura en
dicho bus de los datos del registro.

Decodificador

Es un circuito combinacional de este tipo, toma como entrada los

campos CO + MD del registro de instruccin y activa un conjunto de
salidas

conectadas

directamente

como

entradas

al

controlador.

Simplifica el trabajo de ste, ya que cada salida del decodificador estar

asociada

directamente

con

una

instruccin

un

modo

de

direccionamiento determinados, mientras que a su entrada esa misma

informacin est codificada para ahorrar bits de memoria.

Controlador

Es el verdadero centro de operaciones del ordenador. Tiene las

siguientes entradas:

1. Salidas del decodificador. Aquellas que estn activas le indican

el tipo de instruccin y el modo de direccionamiento asociados.
2. Reloj del sistema. El ordenador es un dispositivo esencialmente
sncrono. Nada sucede fuera de los instantes marcados por el
reloj. Por tanto, el controlador debe tener informacin de los
pulsos de reloj del sistema. Si existe ms de un reloj, todos ellos
informarn de su estado al controlador.
3. Registro de estado. El secuenciador conoce en todo momento el
valor de los biestables (flip-flops) de este registro de la ALU, de
modo que puede gobernar adecuadamente las instrucciones de
salto condicional.

2.2 Micrordenes

Como puede verse en la Figura 2.11, el controlador presenta una

serie de salidas denominadas micrordenes. De estas salidas se vale
precisamente el controlador para gobernar el funcionamiento del

ordenador. Las micrordenes estn conectadas directamente a las

rdenes de los registros (lectura, escritura,...), de la ALU (SUM, OR,...), a
la memoria principal y, en general, a todos los elementos operativos del
ordenador. Existen dos tipos de micrordenes:

1. Micrordenes de nivel:

Se

mantienen

activas

un

perodo

completo de reloj que temporiza a la CPU. Estas micrordenes

las denotaremos con NIV en la Figura 2.14.
2. Micrordenes de impulso: Se mantienen activas un perodo ms
corto que las de nivel (un impulso de reloj). Estas micrordenes
las denotaremos con IMP, en la Figura 2.14.

Figura 2. 14 Micrordenes NIV e

En la Figura 2.11 se indican las micrordenes de nivel y de impulso,

en la que se muestran:

1. Las micrordenes de lectura de registro (volcando su contenido al

bus) son de nivel. Esto se debe a que es necesario mantener los
datos en el bus un tiempo para que puedan ser ledos por quien
deba leerlos.
2. Las micrordenes de escritura en registros son de impulso. Ello es
debido a que el proceso de actualizacin de la informacin es
prcticamente instantneo.
3. Las micrordenes que gobiernan la ALU son todas de nivel, ya
que deben dar tiempo a los circuitos de la ALU para que realicen
la operacin pedida.
4. Las micrordenes que gobiernan la memoria son todas de nivel:
ni la lectura y ni la escritura son procesos instantneos en la
memoria, sino que consumen cierto tiempo.

2.3

Formato de instrucciones

Los formatos de instrucciones que podemos encontrar en los CPUs

reales son muy variados, ya que cada arquitectura el diseador ha
podido optar por soluciones muy diferentes. Es por tanto difcil, intentar
clasificar exclusivamente los formatos de instruccin de los CPUs. No
obstante, podemos dar una clasificacin lo suficientemente general:
Definimos as dos tipos de formatos de instruccin:

1. Formatos de una palabra de memoria: La instruccin se

almacena completamente en una sola palabra de memoria. En
la Figura 2.15 (a) se muestra un ejemplo de este formato.

2. Formatos de varias palabras de memoria: La instruccin se

almacena en varias palabras consecutivas de memoria. En la
Figura 2.15 (b) se muestra el formato de instruccin de dos
palabras consecutivas en memoria.

(a)

(b

Figura 2. 15 a) Formato de instruccin de una

sola palabra de memoria;
b) Formato de

Supongamos que la longitud de la palabra de memoria es fija, lo

normal en las arquitecturas reales, podemos establecer las ventajas e
inconvenientes de cada tipo de formato.
Los formatos de una sola palabra presentan la ventaja de rapidez
de ejecucin: basta una sola bsqueda en memoria para acceder a la
instruccin completa. En cambio, los formatos de varias palabras
requieren varias lecturas de la memoria para acceder a la instruccin
completa. Por tanto, habr que separar uno o ms ciclos de memoria
para poder ejecutar la instruccin: son ms lentos.
Los formatos de varias palabras poseen la ventaja de que hay ms
bits por instruccin, lo que permite acomodar un juego de instrucciones
ms amplio, ms modos de direccionamiento y posibilidad de acceso a
una mayor cantidad de memoria principal (mayor longitud del campo
CD).

El formato de las instrucciones en la memoria del la CPU, que se

corresponden con el formato del registro de instruccin, es un formato
de una sola palabra de memoria y puede verse en la Figura 2.16.

Figura 2. 16 Formato del registro de

instruccin del CPU.

En dicha Figura se muestra que el registro de instruccin se

encuentra dividido en dos campos:
CO: Campo de cdigo de operacin: Su longitud es de 4 bits. Se
permite, por tanto, hasta un mximo de 16 instrucciones
distintas.
CD: Campo de direccionamiento: Su longitud es de 12 bits. Contiene
la direccin de memoria donde se encuentra el dato a que hace
referencia la instruccin, o la direccin de salto, si se trata de
una instruccin de salto.

NOMBRE
Load A

MNEMONICO

OPCODE

LDA

1000 0110

DESCRIPCION
Carga

el

contenido

siguiente posicin de
(Carga Acumulador)

de

la

memoria

en el acumulador.

8616
Add

ADD

1000 1011

Suma

el

contenido

de

la

siguiente posicin de memoria al

(Suma)

o
8B16

Halt

HLT

(Para)

0011 1110

contenido del acumulador. Deja

la suma en el acumulador.
Detiene todas las operaciones.

o
3E16

LDA se convierte en: 1000 0110 0000 0111

opcode
segn tabla

representacin
del 7 en binario

ADD 10 se convierte 1000 1011 0000 1010

en:

opcode

representacin

segn tabla

del 10 en binario

HLT se convierte en: 0011 1110

opcode
segn tabla