UFPI - UNIVERSIDADE FEDERAL DO PIAU

CENTRO DE TECNOLOGIA
DEPARTAMENTO DE ENGENHARIA ELTRICA
DISPOSITIVOS ELETRNICOS
Prof. MARCOS ZURITA

Setembro / 2013

MOSFETS EXERCCIOS
1 PARTE TEORIA
1.1) Quais as principais diferenas e semelhanas entre um MOSFET tipo depleo e um JFET?
1.2) Explique as diferenas bsicas entre um MOSFET tipo depleo e um tipo enriquecimento, do ponto
de vista construtivo e de funcionamento. Esboce tambm as curvas caractersticas de dreno e de
transferncia para cada um deles (assuma ambos de canal n).
1.3) Com base em seus conhecimentos, que impactos voc acredita que haveriam nas caractersticas
eletrnicas de um nMOS se a espessura do xido do gate fosse aumentada ou diminuda? E se
fossem empregados xidos cuja constante dieltrica fosse maior ou menor?
1.4) Esboce os diagramas de polarizao fixa, autopolarizao e por divisor de tenso de um MOSFET
tipo depleo.
1.5) Esboce os diagramas de polarizao fixa, por realimentao de dreno e por divisor de tenso de um
MOSFET tipo intensificao.
1.6) Em projetos de microeletrnica muito comum empregar MOSFETs tipo depleo com o terminal de
gate diretamente conectado ao terminal fonte. Que finalidade h neste tipo de arranjo? E se o mesmo
for feito com um MOSFET tipo intensificao?
1.7) Suponha que em um projeto voc necessite de um resistor linear controlado por tenso e que para
isto voc decida empregar um nMOS (intensificao). Que cuidados devem ser observados na
escolha dos parmetros de operao deste dispositivo para garantir sua correta funcionalidade?
1.8) Explique os efeitos da aplicao de uma tenso inferior a zero entre os terminais de substrato e
fonte de um nMOS tipo intensificao.
1.9) Explique as vantagens e desvantagens entre uma chave analgica nMOS e uma porta de
transmisso CMOS. Esboce o diagrama eltrico da porta de transmisso CMOS e a contribuio de
cada transistor para sua resistncia de conduo.
2 PARTE CLCULOS
2.1) No diagrama abaixo apresentado um circuito a
ser implementado em tecnologia CMOS cujos
parmetros so: VTn = 1 V, VTp = -1 V, k'n = 20 A/V2,
k'p = 10 A/V2, W1/L1 = W3/L3 = 160, W2/L2 = 80, W4/L4
= 240. Determine o valor das correntes I1 e I2.

2.3) Para o amplificador MOS esboado na figura a

seguir, considere IP = 1 mA, VT = 1,5 V, k'n(W/L) =
500 A/V2, VA = 50 V. Determine:
a) O ponto quiescente do nMOS (IDQ, VDSQ e VGSQ).
2.2) Considere no circuito a seguir VTn = 1 V, k'n = 20
b) O modelo para pequenos sinais do amplificador.
A/V2, W1/L1 = 100, W3/L3 = 100, W2/L2 = 200, W4/L4 c) As impedncias de entrada e sada (Z e Z ).
in
out
= 100. Determine o valor das correntes I1 e I2.
d) O ganho de tenso do amplificador (Av).

2.6) Considere o circuito CMOS a seguir cujos

parmetros da tecnologia so: VTn = 0,8 V, VTp = -1
V, k'n(W/L) = k'p(W/L) = 3 mA/V2, = 0. Determine:
a) O ponto quiescente dos MOS (IDQ, VDSQ e VGSQ).
b) O modelo para pequenos sinais do amplificador.
c) O ganho de tenso do amplificador (Av).
d) As impedncias de entrada e sada (Zin e Zout).

2.4) O diagrama abaixo trata-se de um circuito para

o qual M1 M2, VT = 1 V, k'n(W/L) = 250 A/V2, VA
. Determine:
a) O ponto quiescente dos nMOS (IDQ, VDSQ e VGSQ).
b) O modelo para pequenos sinais do amplificador.
c) A expresso literal do ganho de tenso do
amplificador (Av).
d) O valor de R2 para obter Av = -5.
e) As impedncias de entrada e sada (Zin e Zout).

2.7) Para o circuito nMOS abaixo, assuma M1 M2

M3, VT = 1 V, k'n(W/L) = 2 mA/V2, IP = 0,25 mA, VA
. Determine:
a) O ponto quiescente dos MOS (IDQ, VDSQ e VGSQ).
b) O modelo para pequenos sinais do amplificador.
c) O ganho de tenso do amplificador (Av).
d) As impedncias de entrada e sada (Zin e Zout).

2.5) No diagrama a seguir apresentado um circuito

CMOS para o qual M1 M2, VT = 1 V, k'n = 1 mA/V2,
W1/L1 = 20/14, W2/L2 = 28/10, VA . Determine:
a) O ponto quiescente dos nMOS (IDQ, VDSQ e VGSQ). 2.8) Considere para o circuito MOS abaixo M M ,
1
2
b) O modelo para pequenos sinais do amplificador. V = -4 V, I = 12 mA, V .
P
DSS
A
c) O ganho de tenso do amplificador (Av).
d) As impedncias de entrada e sada (Zin e Zout).

a) Demonstre que, para v1 = v2 = 0 V, o ponto

quiescente de ambos os transistores pode ser
expresso pela equao:

V 2P
2 R S I DSS

2V P

V SS
V GS 1
V 2 V 2GS =0
2 RS I DSS P

resistncia efetiva entre o dreno e a fonte nesse

ponto de operao? Suponha VT = 1 V e k'n(W/L) =
1 mA/V2.

b) Assumindo VDD = 12V e VSS = -12V, determine o

valor dos resistores RD e RS de forma a obter I1 = I2
= 2 mA e VDSQ 4,5V.
2.9) Embora os termos VP e VT provenham de
fenmenos fsicos distintos, matematicamente
ambos podem ser substitudos um pelo outro. Prove
que para um MOSFET tipo depleo, as equaes
abaixo so equivalentes.
2.13) Analise o circuito mostrado na figura a seguir
2
a fim de determinar todas as tenses dos ns e as
V GS
correntes nas malhas. Suponha VT = 1 V e k'n(W/L)
i D= I DSS 1
VP
= 1 mA/V2. Despreze o efeito da modulao do
comprimento do canal (isto , suponha = 0).
1
W
2

i D= n C ox
V GS V T
2
L

2.10) Projete o circuito da abaixo de modo que o

transistor opere com ID = 0,4 mA e VD = +1V. O
transistor nMOS tem VT = 2 V, nCox = 20 A/V2, L =
10 m e W = 400 m. Despreze a modulao do
comprimento do canal (isto , suponha = 0).

2.14) Projete o circuito da figura abaixo de modo

que o transistor opere na saturao com ID = 0,5
mA e VD = +3V. Suponha um transistor pMOS tipo
enriquecimento tendo VT = -1 V, k'p(W/L) = 1 mA/V2.
Suponha = 0. Qual o maior valor que RD pode ter
para manter a operao na regio de saturao?
2.11) Projete o circuito da figura abaixo para obter
uma corrente ID = 0,4 mA . Determine o valor
necessrio para R e calcule a tenso cc, VD.
Suponha que o transistor nMOS tenha VT = 2 V,
nCox = 20 A/V2, L = 10 m e W = 100 m. Despreze
o efeito da modulao do comprimento do canal
(isto , suponha = 0).

2.15) Para o MOSFET tipo depleo mostrado no

circuito da figura a seguir, suponha que a corrente
atravs do resistor varivel RD seja 100 A. Se k'n =
20 A/V2 e VT = -1V, obtenha o valor de W/L.
Tambm obtenha a faixa de valores para RD de
2.12) Projete o circuito da figura abaixo para forma que a corrente permanea constante em 100
estabelecer uma tenso de reno de 0,1 V. Qual a A. Assuma = 0.

2.20) Para o circuito projetado na Questo 2.10,

encontre o maior valor que RD pode ter para manter
o MOSFET na saturao.
2.21) Considere o circuito que foi projetado na
Questo 2.11. Suponha agora que a tenso VD seja
aplicada porta de outro transistor Q2, conforme
mostrado na figura a seguir. Suponha que Q2 seja
idntico a Q1. Encontre a corrente de dreno e a
tenso de Q2. (Suponha = 0).
2.16) Projete o circuito na figura a seguir de forma a
estabelecer uma tenso cc de +9,9 V na fonte.
Nesse ponto de operao, qual a resistncia efetiva
entre a fonte e o dreno do transistor?Suponha VT =
-1 V e k'n(W/L) = 1 mA/V2.

2.22) Considere o circuito que foi projetado na

Questo 2.12. Se o valor de RD for dobrado em
relao ao encontrado na Questo 2.12, calcule os
novos valores de VD, ID e rDS.
2.17) Para um transistor nMOS tipo depleo com
VT = -2V, k'n(W/L) = 2 mA/V2, encontre o valor
mnimo de vds necessrio para operar na regio de
saturao quando vGS = +1V. Qual o valor
correspondente de iD?

2.23) Considere o circuito da Questo 2.13 com

novos valores de resistores. Projete o circuito para
obter aproximadamente 4 V na porta, uma corrente
de dreno de cerca de 1 mA e uma tenso de dreno
de cerca de 4V. O transistor tem k'n(W/L) = 2
mA/V2, VT = 2V e = 0.

2.18) O MOSFET tipo depleo na figura a seguir 2.24) Analise o circuito na figura abaixo para
tem k'n(W/L) = 4 mA/V2 e VT = -2V. Desprezando o determinar ID e VD. O MOSFET de depleo tem VT
efeito de vDS sobre iD na regio de saturao, = -1 V e k'n(W/L) = 1 mA/V2 e = 0.
encontre a tenso que aparece no terminal fonte.

2.19) Determine i como uma funo de v para o

circuito na figura a seguir. Despreze o efeito de vDS
2.25) Empregando o transistor nMOS 2N4351,
sobre iD na regio de saturao.
cujo datasheet dado em anexo, e uma fonte VDD
= 20V, projete o amplificador da figura abaixo
(sugira valores para R1, R2 e RD) de modo a obter
um ganho de tenso Av = -4 V/V. Determine
tambm as impe-dncias de entrada e sada (Zin e
Zout) para o amplificador projetado.

2.28) O circuito da Figura abaixo ser fabricado em

tecnologia MOS na qual VT = 1 V, VP = -3 V, nCox =
RD
vin

C1

C2

R1

R2

2.26) Um sinal de tenso de 10 V pico-a-pico

precisa ser amplificado 36 vezes a fim de poder ser
tratado por um circuito externo. Para isso voc
sugere a implementao do circuito esboado na
figura abaixo, utilizando uma fonte VDD = 18V e dois
transistores nMOS 2N4351, cujo datasheet dado
em anexo. Despreze o efeito da modulao do
comprimento do canal.
a) Sugira valores para todos os resistores de forma a
atender o ganho na regio linear.
b) Esboce o modelo de pequenos sinais para o
amplificador projetado.
c) Determine as impedncias de entrada e sada (Zin
e Zout) para o amplificador projetado.
d) Recalcule os valores de RD1 e RD2 de modo a
obter o mximo ganho de tenso.

R1

RD1

R2

RD2
C3

C2
vin

2.29) Considere o amplificador abaixo para o qual

VBEQ = 0,6 V, = 400, VT = 1 V, VA e k'nW/L = 2
mA/V2. Determine:

C1

R3

100 A/V2, (W/L)1 = 20m/10m, (W/L)2 =

80m/5m, (W/L)3 = 120m/5m, VA = 100V.
Assumindo que a corrente IP = 200 A, VDD = 10 V,
VSS = -10 V determine:
a) O ponto quiescente dos transistores (IDQ, VDSQ
e VGSQ).
b) O modelo para pequenos sinais do
amplificador (considere M3 como o equivalente
MOS de 3 terminais no modelo).
c) O ganho de tenso do amplificador (Av).
d) As impedncias de entrada e sada (Zin e Zout).

R4

2.27) O circuito da figura abaixo ser fabricado em

tecnologia CMOS na qual VTn = 0,8 V, VTp = -0,9 V,

a) O ponto quiescente dos transistores (ICQ, VCEQ,

IDQ, VDSQ e VGSQ).
b) O modelo para pequenos sinais do
amplificador.
c) O ganho de tenso do amplificador (Av).
d) As impedncias de entrada e sada (Rin e Rout).

k'n = 80 A/V2, k'p= 20 A/V2. Assumindo que todos

os transistores sero fabricados com L = 2 m, que
a corrente IREF = 25 A e que W1 = L1, determine o
valor de R e as dimenses W2, W3, W4 e W5 de forma
a obter I2 = 200 A e I5 = 300 A.

2.30) Refaa a questo (2.29) assumindo que o

capacitor C3 foi retirado do circuito.