Professional Documents
Culture Documents
DE DATOS Y
LOGICA
SECUENCIAL
ji
,,
'
Captulo
;
u
OEMULTIPLEXORES
CONVERSORES
MULTIPLEXORES
Selectores de Datos
Salida
",,, ,
"
Curso
prctico de ELECTRONICA D l G l T A L
..
,
"
,,
de seleccin, controla que las entraCon S = O, esta expresin se condas de datos sean trasladadas hacia la vierte en:
salida. Por ejemplo, la salida Z ser
igual a la entrada de datos IOde algn
= 101 + 11-0 (compuerta 2 habilitada)
cdigo de entrada de seleccin determinada; Z ser igual a I1 para otro
cdigo de entrada de seleccin especfico, y as sucesivamente. Dicho de
otra manera, un multiplexor selecciona una de "n" fuentes de datos de entrada y transmite los datos seleccionados a slo un canal de salida. A esto se le llama multiplexaje.
MultEplexor bsico de
dos entradas
L o cual muestra que la salida Z seLa figura 1.2 muestra el circuito r idntica a la seal de entrada 11.
lgico de un multiplexor de dos entradas, IOy 11 y una entrada de selecU n ejemplo de donde se emplea este
cin S. El nivel lgico que se aplica a MVX de dos entradas, es el sistema de
la entrada S determina cul compuer- una computadora en el que se utilizan
ta AND se habilita, de manera que su dos seales diferentes de reloj maestro:
entrada de datos atraviesa la com- una seal de reloj de alta velocidad
puerta OR hacia la salida 2.
(1 FOMHz para algunos programas) y
Viendo esto desde otro punto de una de baja velocidad o lenta (130MHz
vista, la expresin Booleana de la sa- para otros). Con el circuito de la $gum
7.29, la seal de reloj de 13OMHz se colida es:
nectara a 10, y la de l YOMHz a 11; una
seal de la seccin de lgica de control de
la computadoya, excitara la entrndn SELECCIONpara controlar la seal de reloj que aparece en la salida 2, y as enMultiplexor de dos entradas
Figura 1.2
viarla a los circuitos de la computadora.
'1
Entradas
de datos
Multiplexor de
cuatro entradas
'O
Entrada de seleccibn
Figura 1.3
so1,de ma-
Figura 1.4
so
Figura 1.5
MUX de 8 entradas
74151
6. DlST
----m..
e"">-
--
Figura 1.7
Demultiplexor general
o0
DEMULTIPLEXORES
Distribuidores de datos
Un multiplexor toma varias entradas y transmite una de ellas a la salida. Un demultiplexor efecta la operacin contraria; toma una sola entrada y la distribuye en varias salidas.
La figura 1.7 muestra el diagrama
general de un demultiplexor (DEMUX). Las flechas grandes que corresponden a entradas y salidas pueden representar una o ms lneas. El
cdigo de entrada de seleccin determina hacia qu salida se transmitir la
entrada de DATOS. En otras palabras, el demultiplexor toma una fuen-
S2 S1
SO 07 O6
05
04 03 O2 01
0
o
0
o
1
1
1
1
0
1
0
1
0
1
0
1
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
O
0
0
0
0
0
0
0
0
1
1
0
0
1
1
0
0
0
0
0
O
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
Entrada
de
datos
01
0,-1
de seleccin
Figura 1.9
I
Cdigo
de
seleccin
-
.o7
00
Lgico 1
Formas de onda para
Ap A1 Ag = 000
*
-
74HC151
74L5138
MUX
DEMUX
Puerta O
On
Puerta 6
Puerta 7
Reloj
Figura 1.10
que puede manejar ocho puertas, pe- presenta al 80, y el grupo de 4 bits a
ro la idea bsica puede extenderse a la derecha representa al 7. Esto es, el
cualquier nmero de stas.
grupo de la izquierda tiene un peso
de 10 y el de la derecha tiene un peso
de 1. Dentro de cada grupo, el peso
binario de cada bit es como sigue:
CONVERSORES
DE CODIGO
En esta seccin examinaremos algunos mtodos del uso de circuitos
lgicos combinacionales para convertir de un cdigo a otro.
y no hay posibilidad de
un acarreo de entrada,
Digito de unidades
BCD
de manera que es siificiente una conexin directa desde el bit A. de
la entrada BCD, a la
salida binaria menos
significativa. E n la columna "2" de la
a repre-,
sentacin binaria, la
posible ocurrencia de
dos 1 puede aco~nodarse sumando el bit Al y
el bit BO del nmero
BCD. En la columna
"4" de la representacin binaria, la posible
aparicin de dos 1 se
maneja sumando el bit
Salida binaria de 7 Bits
Figura 1.1 1 AZ y el bit B 1 del nmero BCD. En la cobits binarios para representar nme- lumna "8" de la representacin binaros hasta el 99).
ria, la posibilidad de los tres 1s se maSi observamos la figura l. 12, nota- neja sumando a los bits A3, Bo y B2
remos que la columna " 1" (LSB) de la del nmero BCD. E n la columna
representacin binaria tiene slo un 1 " 16", se suman los bits B y B 3 .
Digito de decenas
BCD
Figura 1.12
(1)
Al
Binario
Dgito
de
unidades
Binario
Digito
de 2 bits
decenas
Conversor BCD a binario
de 6 bits 74181
Conversor de binario
a BCD de 6 bits 74185
Unidades
Figura 1.13
Suma de 2 bits
Suma de 3 bits
It
todava menor. An as, cuando oculumna "32". En la figura 1.11 se rre un error que no se ha detectado,
muestra un mtodo para habilitar es- puede ocasionar serios problemas en
tos requerimientos con sumadores de un sistema digital.
cuatro bits.
El mtodo de paridad de deteccin
de errores agrega un bit de paridad a
un grupo de bits de informacin para
hacer el nmero total de 1s par o impar (dependiendo del sistema).
GENERADORES Y
CHECADORES DE PARIDAD
En muchos casos pueden ocurrir
errores mientras se transfieren datos
digitales de un punto a otro dentro de
un sistema digital, o mientras los datos se transmiten de un sistema a
otro. Los errores se convierten en
cambios no deseados en los bits que
forman la informacin codificada; esto es, un 1 puede cambiar a O de O a
1, debido a fallas de los componentes
o ruido elctrico. En la mayora de
los sistemas digitales, la posibilidad
de que ocurra un error de incluso un
slo bit es muy pequea, y la posibilidad de que ocurra ms de uno, es
Lgica de paridad
Para revisar o generar la paridad
apropiada en un cdigo dado, puede
usarse un principio bsico:
La suma (sin tomar en cuenta acarreos) de un nmero par de 1 es siempre 0, y la suma de un nmero impar
de 1 es siempre 1.
Por lo tanto, para determinar si un
dato es par o impar, se suman todos
sus bits.
Como recordar, se puede generar
la suma de dos bits mediante una
compuerta OR exclusiva. La suma de
tres bits puede formarse mediante
dos compuertas OR exclusivas conectadas como se muestra en la figura
1.13 , y as sucesivamente.
'-CIR~UITOS
SECUENCIALES
LOS CIRCUITOS
SECUENCIALES
Los circuitos lgicos que hemos
estudiado hasta el momento son de
tipo combinacional, es decir, aquellos
que, dependiendo de una entrada determinada, entregan a su salida una
combinacin especfica que se mantiene slo mientras la seal de entrada est presente.
Los circuitos combinacionales resuelven una amplia gama de problemas en los que slo basta contemplar
los estados presentes para producir
una o varias salidas. Sin embargo,
cuando se emplean en aplicaciones
complejas, por ejemplo donde se requiere considerar los estados anteriores a los presentes para generar una o
varias salidas, son necesarios dispositivos de memoria para determinar el
estado siguiente de salida.
En estos caso lo mejor es recurrir
al uso de los circuitos lgicos secuenciales, que no son ms que una combinacin de un circuito combinacional y circuitos de memoria. En estos
circuitos, a diferencia de los combinacionales, las seales de salida dependen del estado del dispositivo de
memoria y de las entradas presentes.
En la figura 2.1 se muestra un diagrama a bloques de un circuito secuencial; note que consiste de un circuito combinacional al cual se le conectan dispositivos de memoria para
formar un camino de retroalimenta-
Figura 2.1
rctico de ELECTRONICA D l G l T A L
CIRCUITOS SNCRONOS
Y AS~NCRONOS
Hay dos tipos de circuitos secuenciales: sncronos (sincrnicos) y asncronos (asincrnicos). Los circuitos
secuenciales sncronos son aquellos
cuyo comportamiento puede especificarse en una tabla para cada momento dado de tiempo, y dado que
los momentos se definen a travs de
una seal de frecuencia fija, entonces
cada evento sucede durante un pulso
de esta seal. En cambio, el comportamiento de los circuitos lgicos secuenciales asncronos, est definido
por el orden en el que cambian las seales de entrada y puedan ser afectadas en cualquier instante dado de
tiempo.
Los dispositivos de memoria utilizados comnmente en los circuitos
secuenciales son mecanismos retardadores de tiempo, su capacidad de
almacenamiento se debe a que la seal tarda cierto tiempo para propagarse a travs de un dispositivo lgico. En la prctica, el retardo dentro
de una compuerta lgica es de una
duracin suficiente como para producir un efecto cclico de memoria.
Por otra parte, los asncronos presentan muchas dificultades para el diseador, entre ellas el problema de
inestabilidad debido a la retroalimentacin entre las compuertas lgicas
que lo forman, ya que nunca se sabe
en qu momento llegarn las seales
de varios puntos al mismo tiempo, ni
qu efecto tendrn stas sobre el resultado en las salidas. Por esta razn
su uso no es muy comn, en comparacin con los sistemas sncronos.
Circuito temporizado
En un sistema secuencial sncrono
se usan amplitudes fijas tales como
niveles de voltaje para las seales binarias y la sincronizacin de los procesos se logra mediante dispositivos
de tiempo. Por ejemplo, un circuito
llamado generador maestro de tiempo (reloj), genera un tren de pulsos,
en donde cada pulso tiene un perodo
-- -
Curso
prctico de ELECTRONICA D l G l T A L
"--
Si X = O
Si X = 1
entonces X' = 1
entonces X' = O
Nota:
En ocasiones empleamos la notacin X' para sealar la salida negada
de X y en otras ocasiones utilizamos la
simbologa X para dicho propsito,
esto es porque suelen emplearse ambas formas para sealar la misma variable de entrada o salida.
FZip-flop RS temporizado
El circuito flip-flop bsico es un
circuito secuencia1 asncrono. Agregando compuertas a las entradas del
circuito bsico, puede hacerse que el
flip-flop slo responda a los niveles
de entrada durante los estados ALT O S de los pulsos del reloj (CP). El
flip-flop RS temporizado mostrado
en la figura 2.4 consiste en un flipflop bsico N O R y dos compuertas
Figura 2.4
Nota:
Durante los estados indicados
con (-) las salidas se mantienen
sin cambio, conservando el dato
anterior.
Durante los estados indicados
con XX no se sabe cual ser el
resultado de salida, por lo tanto
no se deben usar.
Las salidas slo cambian si CP=1
Figura 2.5
m
- .-.
....
"""
Figura 2.6
Circuito lgico para un Flip-Floptipo D
D
Tabla de verdad
...
Para estos
estados se
mantiene el
......... valor animulado
en el Flip-Flop
CP
...........
Si D = 1 entonces la salida X = 1
Si D = O entonces la salida X = O
Smbolo
esquemtico
para un
Flip-Flop
tipo D
Figura 2.7
-i?cJ-
... " -
Figura 2.8
Borrar
Reloj
"CC = PIN 14
GND = PIN 7
Smbolo Igico
Modo de operacin
p..p-.p
.
-.
p
.
SET
RESET
Carga 1 (SET)
Carga O (RESET)
Tabla 2.1
Entradas
Salidas
1 - 1
1 0 1
flip-flop. Note que la salida X' se indica reiteradamente dentro del diagrama, mediante una burbuja tipo NOT
Aunque la circuitera interna parece
ms compleja, en realidad, es la forma
simplificada para este circuito.
En la tabla 2.1 se muestran las condiciones de operacin para el circuito
74LS74A. Como se puede observar,
un 1 en la terminal CD' y un O en la
terminal SD', obliga al flip-flop a ponerse en 1 independientemente del
pulso de reloj y de la entrada D, a esF1Zp-flops D del 74LS73
te estado se le conoce como SET.
En la serie 74 de TTL hay una
El estado RESET, sucede cuando gran variedad de modelos de flip-
Figura 2.9
Vcc = PIN 20
GND = PIN 10
FZip-flop J K
U n flip-flop JK es una versin mejorada del flip-flop RS, ya que el estado indeterminado del tipo RS queda
solucionado al definirse en el tipo JK.
Las entradas J y K se comportan como las entradas S y R respectivamente, para poner a 1 O al flip-flop. (En
este tipo de circuito, la letra J se usa
para la entrada de puesta a 1 y la letra
K para la entrada de puesta a O).
Figura 2.10
Se mantiene
sin cambio
t--
Se invierte
el contenido
Nota: ' es igual a cualquier valor
Smbolo
esquemtico
para un Flip-Flop
tipo JK
Figura 2.1 1
KI-
791: ]
Smbolo lgico
Diagrama
I
l3
CLOCK (CP)
13 lo -
cD
VCC = PIN 4
GND =PIN 11
Clock (CP)
Tabla de verdad
Entradas
Modo de operacion
Salidas
Reinicio (Borrador)
Inversin
Guarda (Hold)
El contenido del
Flip-Flop se
invierte
Figura 2.1 2
E n la figura
Figura 2.13
2.12A se muestra
O Smbolo esquemtico
O Diagrama lgico equivalente
para un Fli&Flop tipo "T"
la versin co- I
mercial de un
Tabla de verdad
circuito flip-flop
JK, que se fabrica con la matrcula
74LS73.
Dentro del circuito integrado
encontramos dos flip-flops, en la mis- JK al cual se le unen las dos entradas.
ma figura se indica la asignacin de El nombre T se deriva de la capaciterminales, el diagrama lgico equi- dad del flip-flop de variar (toggle) o
valente, su tabla de verdad caracters- cambiar de estado. Y es que, sin imtica, as como los tipos de encapsula- portar el estado presente del flipflop, ste asume el estado de compledo disponibles para este circuito.
mento cuando ocurre el pulso de reloj, mientras que la entrada T est en
Flip-flap T
El flip-flop T es la versin de una lgica positiva. El smbolo esquementrada del flip-flop JK (figura 2.13). tico, del flip-flop T se muestran en la
El flip-flop T se obtiene de un tipo figura 2.13A.
DISPARO DE UN FLIP-FLOP
El estado de un flip-flop vara debido a un cambio momentneo en las
seales de entrada y de reloj. A este
cambio se le llama disparo (trigger
por su expresin del ingls) y a 1a
transicin que lo causa se le dice que
dispara ,el flip-flop.
Los flip-flops asncronos requieren
un disparo de entrada definido por
un cambio de nivel de seal. Este nivel debe regresarse a un valor inicial
(O en el flip-flop de compuertas NOR
y 1 en el flip-flop de compuertas
NAND) antes de aplicarle el segundo
disparo. Los flip-flops temporizados
se disparan por medio de pulsos. Un
pulso comienza a partir de su valor
inicial de O, luego adquiere por un
momento el valor de 1 y despus de
un corto periodo, regresa a su valor
inicial de O. El intervalo de tiempo
que ocurre desde la aplicacin del
pulso hasta que ocurra la transicin
de salida, es un factor crtico.
Como pudo observar en el diagrama de la figura 2.1, un circuito secuencial tiene un camino de retroalimentacin entre el circuito combinacional y los dispositivos de memoria. Este camino puede producir inestabilidad si las salidas de los flip-flops
cambian, mientras que las salidas del
circuito cornbinacional que van a las
entradas sean disparadas por el pulso
del reloj. El problema de tiempo puede ser prevenido si las salidas de los
flip-flops no cambian hasta que el impulso de entrada haya retornado a O.
r
1
i
(de bajaaa)
ip-
1u1
Flanco positivo
(de subida)
@ Pulso negativo
Figura 2.14
Figura 2.17
EL CIRCUITO DE ]RELOJ
la mav0r-s de las aplicaciones
de sistemas diatales es necesario sincronizar los procesos mediante un
circuito de reloj. el cual consiste en
un oscilador que genera una
de
forma cuadrada o rectangular, a partir de la cual se sincronizan todos los
circuitos del sistema.
~ ~un proceso
,
iniciar o terminar siempre que se presente el flanco
AP c i i h i A 9 de
la w a l
rle r ~ l n vi
r.1121-
te flanco. Hay muchos cir&tos electrnicos que pueden generar una seal de este tipo, desde un circuito oscilador astable con transistores, un
oscilador astable con compuertas 1gicas o con un circuito especializado
como el 555.
El c i ~ c u i t o555
El circuito 555 est disefiado para
producir seales de una duracin especfica, pero producir un inico pulso de disparo puede generar un tren
de ~ u l s o sindefinido, que depender5
mientras el reloj se encuentra en el de bajo costo, de muy fcil confi gurnestado alto, de lo contrario, puede cin y ensamble, este circuito es un
ocurrir una operacin impredecible. modelo ptimo para ser utilizado en
Este problema con los flip-flops los sistemas digitales.
Aunque no es difcil encontrar en
maestro/esclavo se ha resuelto con
una versin mejorada deno~ninada muchas de las aplicaciones comerciadato.
de ELECTRONICA D
Figura 2.18
l
I
OPAMP como
comparadc
; 4,
Flip-Flop
Voltaje
de control
I
Buffer
de
salida
Disparo
Seal de
salida
'
I
I
Descarga
Tierra (-)
Transistor de
descarga Q1
en las cuales se requiere de una frecuencia muy precisa o altas frecuencias, es ms recomendable utilizar
circuitos osciladores a cristal. A continuacin describiremos al circuito
555 y la manera de utilizarlo en sus
dos modos de operacin para su uso
en circuitos digitales.
E n la figura 2.18 se muestra el diagrama funcional que muestra los
componentes internos de un temporizador 555. Los comparadores son
dispositivos cuyas salidas son ALTO
cuando el voltaje en la entrada positiva es mayor que el voltaje en la entrada negativa y BAJO cuando la entrada negativa es mayor que la entrada
positiva. El divisor de voltaje, formado por tres resistores de 5 kilohm,
proporciona un nivel de disparo de
1/3 de Vcc y otro de umbral de 2/3
de Vcc. Si fuera necesario, la entrada
En la figura 2.20 se muestra el osLa entrada de voltaje de control, cilador 555, conectado para operar
generalmente no se usa y se conecta a como oscilador libre o astable. Observe que la entrada de umbral 6 est conectada ahora
Configuracin del circuito 555 como monoestable
a la entrada de disparo 2.
Los componentes externos
R l , R2 y C l forman la red
de temporizacin que establece la frecuencia de oscilacin de salida. El capaciPulso de
disparo
tor C2 de 0.0 lpF, conectaPulso de salida
do a la terminal de control
5, se usa estrictamente para
desacoplamiento y carece
de efecto sobre la operacin del circuito, de hecho,
Figura 2.19
en algunos casos puede
prescindirse de l.
l_J
APLICACIONES
DE LOS MULTIPLEXORES
Los circuitos multzjdexores encaentran
numerosasy variadas aplicaciones en sistemas ddigitales de todos los tipos. Estas
aplicaciones incluyen seleccin y direccin
de datos, secuencia de operaciones, conversin de paralelo a serinl, generacin de
ondas y genemin de filnciones lgicas.
Analizaremos algunas de stas.
Registro de almacenamiento
xo
Reloj
10
11
Xl
12
x2
x3
13
'4
'
MUX
de 8
entradas
74HC 151
+z
'
o
XO
x1
x2
x3
x4
x5
x6
X7
Reloj
CLK
<
K ~1
Figura 3.
Los datos figuran en forma paralela en las salidas del registro X, son alimentados al multiplexor de ocho entradas. Se usa un contador de 3 bits
(el cual ser analizado ms adelante),
para ofrecer los bits del cdigo de seleccin S2, S1 y SO, durante el ciclo
de 000 a 111, cuando se apliquen pulsos de reloj. De esta forma, la salida
del multiplexor ser Xo durante el
primer periodo del reloj, X1 durante
el segundo periodo, y as sucesivamente. La salida Z es una forma de
onda que es una representacin serial
de los datos de entrada en paralelo.
Las formas de onda de la figura corresponden al caso donde X7, X6,
X5, X4, X3,
x2,X1, Xo = 10110101.
Variables lgicas
de entrada
4z
= AEC+iieC
+ ABC
Figura 3.2
permanentemente a
ALTO.
Es fcil observar
que cualquier tabla de
verdad de tres variables puede implantarse con este multiplexor de ocho entradas.
Este mtodo de implantacin a menudo
es ms efectivo que el uso de compuertas lgicas separadas. Por ejemplo, si escribimos la expresin de la
suma de productos para la tabla de
verdad de la figura 3.2 tenemos:
Impar
Bit de paridad
Salida 1 lmpar
0- correcta
o
1
Bits
datos
o
Salida
de
1 Par
o
Par
Error en el cdigo
lmpar
o
Bit de paridad
Salida 1 lmpar
1- error
Bits
de
datos
Par
Figura 3.3
)-
de ELECTRONICA D I
,"
Impar
Salida 1 Par
O+ correcta
Cdigo correcto
Salida 2 Impar
Salida 1 Par
O+ correcta
1
Par
Bit de paridad
O
Cdigo en error
Figura 3.4
7
-
impar
Cdigo
de paridad
impar de
cinco Bits
Bit de
pandad
e l i d a 1 Impar
1
Bits
de
datos
Salida 1 Impar
Bits
datos
+-
Salida 1 Par
lmpar
Bit de
paridad
1
1
&digo
de oaridad
Figura 3.5
Figura 3.6
GND
Cuatro compuertas NOR de dos entradas
Prctica 1: El flip-flop RS
temporizado
Objetivo
Comprobar las condiciones de
Procedimiento
operacin del flip-flop RS utilizando
l. En la figura 3.6 se muestran los
circuitos lgicos STL.
diagramas de asignacin de terminales para los circuitos 74LS28 y
Mate~ales
74LS08; recuerde que son disposi1 circuito integrado 74LS28
tivos tipo T T L y, por lo tanto, re1 circuito integrado 74LS08
quieren de un voltaje de alimenta3 apagadores un polo un tiro
cin de 5 voltios de corriente di5 resistores de 220 Ohms a 1/2 watt
recta.
1 diodo LED rojo
2. En la figura 3.7 se muestra el dia1 diodo LED verde
grama en la tablilla de prototipo
1 tablilla para prototipos
para formar un circuito flip-flop
Alambre telefnico
temporizado. Ensamble el circuito,
tenga cuidado al realizar las coneEn esta prctica comprobaremos la
xiones para evitar un corto circuito
operacin de un circuito flip-flop
o conexiones equivocadas.
temporizado, construido con compuertas NOR y AND. Recordemos 3. Ahora, con el circuito ensamblado,
pruebe la operacin del mismo.
que el flip-flop dispone de tres entra-
Figura 3.7
Nota: Todas las resistencias a 220 n
Figura 3.8
1
correspondiente (con el apagador D
en O pase a 1 y regrese a O en un segundo); observe que la salida X se
vuelve O y la salida X' se hace 1. Despus ponga el apagador D en 1 y aplique un pulso con el apagador CP, as,
la salida X se hace 1 y la salida X' se
hace O.
Prctica 3: El 555 como
oscilador astable
circuito generador de pulsos de frecuencia ajustable, controlable mediante la accin de un potencimetro. El circuito se basa en la configuracin de un circuito 55 5 como oscilador astable, este circuito ser utilizado en prcticas subsecuentes, en
donde se necesite de estos pulsos para observar el comportamiento de un
circuito.
Circuito oscilador con 555 d e frecuencia ajustable
Objetivo
7 .v.
Materiales
1 circuito integrado 555
1 diodo LED rojo (LD1)
1 tablilla para prototipos
1 potencimetro lineal a 1 Megohm (Rl)
1 resistencia de lkilohm a 112 Watt (R2)
1 resistencia de 22052 a 112 Watt (R3)
1 capacitor electroltico de 1pF (Cl)
Cable tipo telefnico
En esta prctica ensamblaremos un
_L
Figura 3.10
Figura 3.1 1
R1
Al positivo (+)
Al negativo (-)
Procedimiento
3. Para ensamblar el circuito oscila1. En la figura 3.10 se muestra el diador, guese en el diagrama de la figrama esquemtico para el circuito
gura 3.1 1, evite malas conexiones y
oscilador ajustable. Observe que
revselo antes de conectar la fuente
de alimentacin.
en la salida del circuito se ha colocado apropiadamente un diodo 4. Una vez ensamblado el circuito,
conecte la fuente de poder a 5 volLED, con el cual se puede obsertios y observe qu sucede con el
var cmo se comporta la seal de
diodo LED. Gire el vstago del
salida.
potencimetro para modificar el
2. La frecuencia se controla ajustando
valor de resistencia de R1 y as moel potencimetro R l y el circuito
dificar la frecuencia de la seal de
555 se alimenta con 5 voltios posisalida.
tivos.
Captulo
"
A
-
PROYECTOS
i.
!,
Figura 4.2
j
---J
SCR
CONTADORES
Y CIRCUITOS DE
ALMACENAMIENTO
DE DATOS
CONTADORES
Y CIRCUITOS DE
ALMACENAMIENTO
DE DATOS
Captulo 1 :
Captulo 2:
CIRCUITOS DE
ALMACENAMIENTQ RE DATOS , . . . . ,, . . . . , . 58
a
Captulo 3:
Captulo 4:
PROYECTO
u,,,,.,,..
. . . . S
,.,..,,, , .
a . .
. . , , . , m
,,, *
6 . .
,,,74
En esta seccin se estudian los contadores sncronos y asncronos, binarios y decimales. Tambin se detallan los registros de almacenamiento de datos, dando mayor importancia a los registros de desplazamiento que sern utilizados en proyectos futuros,
Como prctica se propone el armado de circuitos sincrnicos para
que pueda corroborar las unidades de cuenta,
En el captulo 4 se detalla el funcionamiento y armado de un frecuencmetro digital, proyecto diseado por Guillermo H. Gnecco y adaptado por Federico Prado.
CIRCUITOS CONTADORES
s y que, generalmente, no ocurren simultneamente. U n contador asncrono es aquel circuito en el cual los
flip-flops dentro del contador no
cambian de estado exactamente al
mismo tiempo, ya que no tienen un
pulso de reloj comn.
INTRODUCCION
En muchos procedimientos de la
vida cotidiana es necesario realizar
conteos; por ejemplo, contamos las
horas del da, el nmero de personas
que forman un grupo, hasta la cantidad de alimentos que comemos diaContador binario asnmono
riamente. Los sistemas digitales, as
de 2 bits
como muchas otras herramientas que
Como primera parte del estudio de
utiliza el hombre, tienen la funcin
de facilitar nuestras actividades, una los contadores, analizaremos un cirde stas, es precisamente la de contar. cuito contador de 2 bits que, ms
Los circuitos contadores se en- adelante, podr ser ampliado a la cancuentran, tanto en una mquina de tidad de bits que se desee. En la figuescribir elctrica (donde se encargan ra l. 1 se muestra el diagrama del conde controlar la posicin de la cabeza tador binario de 2 bits configurado
de escritura); como en un velocme- para trabajar en modo asncrono.
tro que cuenta el nmero de metros Observe que la seal de reloj est coque avanza un automvil; o
en un reloj (donde cuenta
Contador binario asncrono
el nmero de segundos,
Secuencia de
conteo del circuito
minutos, horas, das y meses que transcurren).
Contadores asnmonos
El trmino asncrono se
refiriere a un conjunto de
eventos que no tienen una
relacin temporal fija entre
RELOJ
-nnnn
(Seal de reloj)
Figura 1.1
Figura 1.2
cuentran en estado l .
A l llegar el cuarto pulso de
reloj, el M-flop A conmuta de
nuevo de 1 a O, pero la variacin
de la terminal X'A de O a 1 obliga al@-flop a cambiar a su vez
de 1 a O.
Note que en el diagrama de
tiempos de la figura 1.2, se
ilustran las formas de onda y
las salidas X A y XB de manera
sincronizada con los pulsos de
Curso
-- - - prctico de ELECTRONICA D I G I T A L
flanco posterior de cada pulso de reloj. Observe que cada flip-flop cuenta con una entrada adicional llamada
RST, la cual se activa en estado BAJO
y permanece inactiva en estado ALT O ; entonces, cuando se presenta un
1 en los flip-flops A y D, es porque el
circuito ha alcanzado el valor de 9 decimal. Entonces, como se desea que
al siguiente pulso de reloj el contador
regrese a 0000, se coloca una compuerta NAND en las salidas B y D;
de modo que al pasar de 1001 (9) a
1010 (10) se da una orden Reset, y
para fines prcticos es como si pasara
directamente de 1001 a 0000.
vcc
"cc
"cc
Compuerta de reinicio
"cc
......................................
RST
........................
r--
N" '.
Seal de entrada
Figura 1.6
Descripcin del circuito integrado 74LS93
14
cpo
Simbolo l@ico
74LS93
,2
NC = PIN 4.6, 7. 13
11
74LS93
NC- sm conexin
O=
=
Nmero de PIN
Vcc PIN 5
GND = PIN 10
mente se utiliza la seccin de contador de 3 bits. Adicionalmente, el circuito puede emplearse como un contador de O a 15 binario.
CONTADORES SNCRONOS
todos los flip-flops, debe utilizarse algn medio para controlar cuando un
flip-flop se dispare o permanezca
inalterado por un pulso de reloj. Esto
se logra haciendo uso de las entradas
J Y K-
de 4
guiente flanco de contador paralelo
Bits
bajada tiene que
cambiar el estado
del circuito C a 1;
cuando el conteo es
01 11, el siguiente
flanco de bajada
tiene que cambiar
el estado del circuito C a O; y as sucesivamente.
Esta
operacin est garantizada si se conecta la seal AB a
las entradas J y K
del flip-flop C.
Tabla 1.1
De manera similar, se observa que el flip-flop D tiene
que cambiar de estado con cada flanco
de bajada que ocurre mientras los circuitos A, B y C estn en 1. Cuando el
conteo es 01 11, el siguiente flanco de
bajada tiene que cambiar al circuito D
hacia el estado 1; cuando el conteo es
1111, el siguiente flanco de bajada
cambiar hacia el estado O. Esto se logra conectando la salida ABC a las entradas J y K del flip-flop D. El tiempo
total de respuesta de un contador sncrono como el de la figura 1.7 es igual
al tiempo que le toma a uno de los flipflops cambiar de estado ms el tiempo
necesario para que los nuevos niveles
lgicos se propaguen a travs de una
sola compuerta AND y alcancen las
entradas J y K. Esto es:
Figura 1.7
L
+
Seal de reloj
de entrada
CONTADORES SINCRONOS
ASCENDENTES Y
DESCENDENTES
U n contador de rizo puede contar
hacia abajo utilizando las salidas invertidas de cada flip-flop para excitar
Tabla 1.2
Reinicio de
la cuenta
rso prctico
"-
1
0
TTL .
Preestablecimiento snmono
Muchos contadores sncronos paralelos de circuitos integrados, emplean el preestablecimiento sncrono,
por lo que el contador es prefijado
durante la misma transicin activa de
la seal de reloj que se emplea para el
conteo. El nivel lgico aplicado en la
entrada CARGA' determina si la
transicin activa del reloj ser la que
preestablezca el contador o si sta ser contada, como sucede durante el
sea 0, PO est en 1 y CARGA' est en modo normal de operacin.
Ejemplos de circuitos contadores
estado ALTO, estos datos no tendrn
ningn efecto en las entradas parale- que incluyen preestablecimiento sn-
Figura 1.10
v
Contador
ascendente descendente
3
1 MR
CPu CPD.
h,R
Conteo ascei-idente
P:-P:
Modo
TCo
'
PL
Q,-Q.
I B
CPh
-.---
Descrlpclon
abreviados
TCu
TCu
-.
Salda de
- -
Salda del
rprestam) (activa en BAJO)
Salida del conteo descondonte tlnal
(acarreo) (activa en BAJO)
Conteo descendente
Figura 1.11
Circuito contador BCD
Unidades
Decenas
Centenas
CONTADOR
BCD
D
CP
A
_nsuul_
I1
Decodificador
a 7 segmentos
gfedcba
Display de
7 segmentos
Seal de reloj
(pulsos de
cuenta)
Decodihcador
a 7 segmentos
Decodificador
a 7 segmentos
gfedcba
Display de
7 segmentos
ta como la entrada de reloj para el contador de las decenasy ocasiona que avance u n conteo. As< despus de 10 pulsos de
entrada, la lectura decimal es 010.
4. Cuando ocurren otros pulsos adicionales, el contador avanza un conteo por
pulso y cada vez que el contador de unidades se recicla a cero, el contador de las
decenas avanza un conteo. De este modo,
despus de que han ocurvido 99 pulsos de
entrada, el contador de las decenas est en
9, al i p a l que el de las unidades. As< la
lectura decimal es 099.
J. En el pulso 100 de entrada, el contador de las unidades se recicla a cero, que
a su vez ocasiona que el contador de las
decenas se recicle a cero. As4 la salida del
&-flap D del contador de las decenas
realiza una transicin de 1 a O que actzia
como entrada de reloj para el contador de
las centenas y ocasiona que avance 21n
conteo. As< despus de 100 pulsos la lec-
Display de
7 segmentos
DE DATOS
CIRCUITOS
SECUENCIALES TEMPORIZADOS
U n circuito secuencia1 temporizado consiste en un grupo de flip-flops
y compuertas combinacionales conectadas para formar un camino de
retroalimentacin. Los flip-flops son
esenciales porque, en su ausencia, el
circuito se reduce a un circuito puramente combinacional (siempre y
cuando no haya un camino de retroalimentacin).
Circuitos MSI
U n circuito MSI (Mediana Escala
de Integracin) que tiene celdas de
almacenamiento dentro de l, es por
definicin un circuito secuencial. Los
circuitos MSI que incluyen flip-flops
u otras celdas de almacenamiento se
clasifican comnmente por la funcin
Contadores. Podemos considerar que
que ellas realizan.
Estos circuitos MSI se clasifican en un contador es esencialmente un registro
que pasa por una secuencia predetermitres categoras:
'1-I
Registro de 4 Bits
l3
l2
l1
Seal
Dato de
entrada
CP
CP
As
A2
A1
Dato de
salida
rctico de ELECTRONICA D l G l T A L
co o maestro/esclavo. Si el registro es
sensible a la duracin del pulso, ser
considerado como un Latch (retenedor).
Generador de pulsos
de reloj maestro
La mayora de los sistemas digitales tienen un generador de pulsos de
reloj maestro que suministra un tren
de pulsos de reloj. Todos los pulsos
de reloj se aplican a todos los flipflops y registros en el sistema. El ge-
RESET
(borrado)
Figura 2.2
Funcionamiento de un R e g i s ~ ode
4 bits con carga en paralelo
U n registro de 4 bits con terminal
de control de carga ubicada en la base del flip-flops RS, se muestra en la
figura 2.2. La terminal C P del registro recibe pulsos sincronizados continuos, los cuales se aplican a todos los
flip-flops. El inversor en el camino de
C P causa que todos los flip-flops se
disparen por el flanco negativo de los
pulsos entrantes. El propsito del inversor es reducir la carga del genera-
'1
j-p-
RESET
(borrado)
Figura 2.3
los flip-flops reciben un pulso de reloj comn, el cual causa el desplazamiento de un estado al siguiente.
El registro de desplazamiento ms
sencillo es aqul que usa solamente
flip-flops (figura 2.4). La salida X de
un flip-flop dado se conecta a la entrada D del flip-flop a la derecha. Cada pulso de reloj desplaza el contenido del registro 1 bit en posicin a la
derecha. La entrada serial determina
que va en el flip-flop de la extrema izquierda durante el desplazan~iento.
La salida serial se toma de la salida
del flip-flop de la extrema derecha
despus de la aplicacin de un pulso.
Aunque este registro desplace su
contenido a la derecha, invirtiendo el
orden de los flip-flops, observar que
el registro desplaza su contenido de
derecha a la izquierda. As un registro
de desplazamiento unidireccional
puede funcionar como un registro de
desplazamiento a la derecha o a la izquierda, dependiendo de la forma de
conexin.
Ahora bien, el registro desplaza un
REGISTROS DE
contenido con cada pulso de reloj duDESPLAZAMIENTO
rante el flanco negativo del pulso de
transicin (esto es indicado por el peU n registro capaz de desplazar su queo crculo asociado con la entrada
informacin binaria hacia la izquier- de reloj en todos los flip-flops). Si se
da o hacia la derecha, se llama regis- requiere controlar el desplazamiento
tro de desplazamiento. La
configuracin lgica de un
Registro de desplazamiento serie, utilizando FLIP-FLOPS D
registro de desplazamiento
D
X-D
X-D
X-D
X--0
consiste en una cadena de
Entrada
Salida
--c> CP
F> CP
> CP serie
serie --a> CP
flip-flops conectados en
(SI)
60)
cascada, con la salida de un Seal de
flip-flop conectado a la en- reloj
1
Figura 2.4
e
trada del siguiente. Todos
'4
serve que la seal de control de desplazamiento se sincroniza con la seal de reloj, y cambia su valor justamente despus del flanco negativo
del pulso de reloj. Los siguientes cuatro pulsos de reloj encuentran la seal
de control de desplazamiento en el
estado 1, de tal manera que la salida
de la compuerta AND conectada a
los terminales CP, producen los cuatro pulsos T1,T2,T3y Tq.
El cuarto pulso cambia el control
de desplazamiento a O y los registros
de desplazamiento se inhabilitan; esto ocurre si el contenido binario de
A, antes del desplazamiento, es 1O 11
y el contenido de B es 0010.
De esta manera, la trasferencia en
serie de A hacia B ocurrir en cuatro
pasos (figura 2.7). Despus del primer pulso T1(el bit de la extrema de-
Registro de desplazamiento
bidireccional con carga en paralelo
Los registros de desplazamiento
pueden ser usados para convertir datos en serie a datos en paralelo y viceversa. Si se tiene acceso a todas las salidas de los flip-flops del registro de
desplazamiento, entonces la informacin introducida en forma serial por
desplazamiento puede extraerse en
paralelo de las salidas de los flipflops. Si se agrega una capacidad de
carga en paralelo al registro de desplazamiento, entonces los datos que
entran en paralelo pueden extraerse
en serie desplazando los datos almacenados en el registro.
Algunos registros traen las terminales de entrada y salida necesarios
para la transferencia en paralelo; pueden tener tambin la caracterstica de
desplazamiento hacia la derecha y hacia la izquierda. El registro de desplazamiento ms general tiene todas las
caractersticas numeradas a continuacin; otras pueden tener solamente
algunas de estas funciones con una
operacin de desplazamiento al menos.
Borrado
4x1
3
Entrada en
serie para un
desolazamiento
a la derecha
Entrada en paralelo
i'
Entrada en
serie para un
desplazamiento
a la izquierda
Figura 2.8
Tabla 2.1
1
1
Modo
1
1
O
1
1 Sin cambio
I
1 Desplazar a derecha /
Desplazar a izquierda
Carga en paralelo
Cada uno de estos tipos se encuentra disponible en forma de circuito integrado, de modo que un diseador
lgico pueda encontrar exactamente lo
que necesita para una aplicacin determinada.
A continuacin, examinaremos un
terminales nmero 1 de las entradas
del multiplexor tienen un camino a circuito integrado representativo de
las entradas D de los flip-flops. Esto cada una de las categoras anteriores.
causa una operacin de desplazamiento a la derecha con la entrada en
Circuitos de entrada paralelo
serie transferida al flip-flop A4 de la
y salida paralelo
figura 2.8.
Circuito 74174 y 74178
Cuando S y So estn en 10, resulHay dos tipos de registros dentro de
ta una operacin de desplazamiento a esta categora; uno es estrictamente
la izquierda con otra entrada serial paralelo, el otro es un registro de cohacia el flip-flop Al. Finalmente rrimiento que puede ser cargado con
cuando S 1 y So estn en 11, la infor- datos en paralelo y dispone de salida
paralelo.
macin binaria en las lneas de entraLa figura 2.9 muestra el diagrama
da en paralelo se transfiere al registro
lgico, as como su smbolo lgico, pade manera simultnea durante el sira el 74174 (tambin 74LS174 y
guiente pulso de reloj.
74HC174); observe que cuenta con un
registro de 6 bits que tiene entradas
paralelo (D5 al Do) y salidas paralelo
REGISTROS EN
CIRCUITOS INTEGRADOS
Los diversos tipos de registros se
pueden clasificar de acuerdo con la
forma en que ,se introducen los datos
para su almacenamiento y con la for-
(QS al QO).Los datos paralelos se cargan en el registro en el flanco de subida de la entrada C P de reloj. Se puede
utilizar una reiniciacin maestra MR
de entrada para reiniciar de modo
asncrono todos los flip-flops del registro en O.
Figura 2.9
D43
Do
PRACTICAS
Prctica 1: Construccin de un
circuito contador asncrono.
Figura 3.1
"""
1 Al negativo (-)
nectada a la segunda parte del circuito que consiste en un contador binario de tres bits.
Finalmente, las salidas de los flipflops internos se muestran mediante
tres diodos LED, cada uno conectado
a una de las salidas.
3.
Procedimiento
1. Ensamble el circuito que se muestra en la figura 3.1 y verifique que
las conexiones estn correctas.
2. Una vez ensamblado el circuito,
aplique el voltaje de alimentacin;
observe las variaciones de los
Diagrama esquemtico para el contador de dcada
Prctica 2: Construccin de un
contador decimal.
CPO
NC
Qo
03
GND
01
Q2
Diagrama
de conexiones
NC- sin
conexin interna
CP1
MR1 MR2
NC
VCC
MS1
MS2
Diagrama lgico
= Nmero de PIN
Vcc= PIN 5
GND = PIN 10
74LS90
Smbolo esquemtico
Tabla de seleccin de modo
. RESET 1
V~~ = PIN 5
GND = PIN 10
NC = PlNS 4.13
"RELOJ
SALIDAS
urs
Figura 3.4
Diagrama de conexiones
!'
5 ;
; 7
LT B1IRBO RE1
5~
gREO
[8
13 112 1 1 410 9
GND
1 5 ;14
VCC = PIN 16
GND = PiN 8
-.
Diagrama lgico
Tabla de verdad
Entradas
Salidas
-m
Entrada
Salidas
Caracler desplegado 4
Numerobinarioapl~cado
-+ O
9 10 11 12 13 14 15
Mater-iales
1 potencimetro de 1MQtipo lineal (Rl)
1 resistor de 1 kilohm a 1/2 watt (R2)
7 resistores de 220 Ohms a 1/2 watt (R3,
R4, R5, R6, R7, R8, R9)
1 capacitor de 0.OlpF (Cl)
1 circuito integrado 555
1 circuito integrado 74LS90
1 circuito integrado 74LS47
33r
19 63)
4- -
',
1&3'
(4 T i )
ECG30S2 Red
1. Segmen:~A (c8todo)
2. Segnientc F (catodo)
% A n ~ d ocoml
4 Si!i terminal
5. SI? tcrminsl
6 S i l conexin
7.Ssgm~n:oE (iatodo)
8. Segrileiw D (cladu)
9. Punto decimal (catodo!
10. Segmento C (citodo)
11. Segmento G Ictodo)
12. Si!, terrnirlal
13. Segmento B Ictodo)
14. Anodo comn
400" MAX
(10
Figura 3.5
Figura 3.6
Proyecto nico: construccin d e eso se utiliza en la entrada un amplificador de seal de alta impedancia
u n Frecuencmetro Digital
(para no cargar el circuito bajo pruePodemos definir a un frecuenc- ba) acoplado a un Trigger de Schmitt,
metro como un contador de eventos que es un circuito que empareja y recclico, esto es, cuenta una serie de gulariza las ondas para poder ingresucesos (los ciclos de la frecuencia sarlas al contador digital. Si en la enque estamos midiendo), los presenta trada del conformador inyecto una
en un display, vuelve a cero y comien- seal, por ejemplo, senoidal de
za a contar nuevamente.
357kHz vuy a obtener a la salida una
En la figura 4.1 podemos ver un seal perf;ecmmente cuadrada de
diagrama en bloques elemental de un 357Obtenemos aqu lo que nos
frecuencmetro como el que aqu interesa: cualquiera sea lo que tengadescribimos.
mos a la entrada lo pasamos a onda
En el primer bloque tenemos una cuadrada pero respetando fielmente
etapa conformadora de entrada, que la frecuencia de la seal, que es lo que
es la que adapta el mundo analgico pretendemos contar.
al universo digital. Me explico: en un
Luego de tener la seal en condioscilador o amplificador que trabaje ciones para ingresar al contador digicon radiofrecuencia las seales no tal la hacemos pasar por una llave
son cuadradas, que son con las que se electrnica controlada por un reloj,
trabaja en los sistemas digitales, sino que se abre a intervalos regulares, en
que pueden ser senoidale (en el me- &te caso cada 1 segundo. Aqu tenejor de los casos) o pueden tener formas com- Figura 4.1
plejas. Si las ingresamos
DE ENTRADA
directamente al contador no podra distinguir
en ellas un patrn reguPUERTA 1 SEG
lar. Tal vez no podra siSEGMENTOS
quiera contarlas, dado
LATCH
que probablemente haga
falta amplificarlas. Para
Figura 4.2
mos el corazn del aparato: supongamos una seal de 3,567 ciclos (tres
mil quinientos sesenta y siete ciclos),
si abrimos la llave de paso por 1 segundo en el display aparecer el nmero 3,567, que es la frecuencia, o
sea, ciclos por segundo. Aqu podramos quedarnos tranquilos, pero hemos hecho una sola medida. Tenemos que poner un sistema que luego
de esta medida haga otra y otra y
otra. Pensemos en el caso de una sintona por la banda de 80 metros. (para esto fue diseado), si midiramos
una sola vez sera engorroso porque
al girar el dial buscando una frecuencia determinada habra que estar manualmente tomando medidas a cada
trecho y sera muy incmodo.
Es as que se intercala un sistema
de reloj. Este se encarga de controlar
secuencialmente las operaciones bsicas para que el contador tome una
medida despus de otra, segn se
muestra en la figura 4.2.
En esta figura observamos un pulso de 1 segundo en estado alto que es
el que abre la llave electrnica, dejando paso a las seales para contar. U n
instante despus vemos un pequeo
pulso en estado alto denominado
latch o cerrojo. Este pulso habilita el
nmero que cont el contador para
que pase al display. Ahora lo explicar con ms detalle. Luego de ste vie-
"olvide" la cuenta anterior y pase todas las salidas a cero para poder comenzar una nueva cuenta.
Nos falta ver el caso de
conectar dos contadores
en cascada", esto es, uno
despus del otro, para que
uno cuente las unidades y
el otro las decenas, por
ejemplo. La pata 6 del
CD45 18, que es la salida
D, de peso 8, se conecta a
la pata 10 del mismo inteContador y excitador de display
grado, que es la entrada
del contador siguiente.
Aqu debo hacer una aclaracin: este contador tiene dos tipos de entrada;
una que incrementa un
nmero al detectar una
transicin de O a 1, denominada flanco ascendente, y otra entrada que responde a un cambio de estado de 1 a 0, que se denomina flanco deseendente, y es la que estamos utilizando so, cosa que no condice con la realidad. En el diseo actual tenemos el
en este diseo.
segundo contador conectado a la pata
de flanco descendente, obteniendo el
~ P Oqu?
T
Veamos el siguiente ejemplo: su- siguiente resultado: en el 7 (01 1l), en
pongamos que estamos contando has- el 8 (1000) no hay cambio, porque D
ta 99. En las unidades tenemos que va subi de O a 1, en el 9 (1001) sigue tocontando 7 (01 1l), 8 (1000), 9 (1001). do igual y en el O (0000) tenemos que
Si tuviramos el contador conectado a enva un pulso al segundo contador,
la entrada de flanco ascendente, al lle- porque D baj de 1 a O, obteniendo en
gar el nmero 8 la pata D se eleva de el display el nmero 10, que coincide
O a 1 enviando un pulso de cuenta al con el dcimo pulso de cuenta. Acurotro contador, por lo que en el display dense que los nmeros en binario se
veramos el nmero 18 al octavo pul- leen DCBA.
66
Figura 4.4
en RESET y vuelve a 0000, pero por- laridad) y por ltimo los circuitos inque yo lo quise, no porque fuera una tegrados.
Y hablando de pruebas, una vez arconsecuencia lgica de la cuenta (desmado el contador llega el momento de
pus del 9 viene el cero).
probarlo. Para empezar, hay que coiPor qu el proyecto est dividido en nectar externamente a la plaqueta una
varias pequeas plaquetas y no en una resistencia de 10m entre los bornes
ENT y +12VEsto se hace para cargar
grande?
Porque la idea es que estos aparatos la entrada con baja impedancia, dado
sean montados por estudiantes, que los integrados CMOS no pueden
hobbystas y experimentadores con quedar con las patitas "al aire" dado
poca experiencia en la electrnica y en que toman ruido del ambiente y protodos estos aos he aprendido que a vocan funcionamientos aleatorios.
los problemas hay que limitarlos; esto Luego de esto conectamos la fuente
es, que si un contador no funciona doy de alimentacin de 12V, el negativo a
todas las herramientas para revisarlo y masa y el positivo a + 12V Ya en el
probarlo hasta descubrir el error. El display debe empezar a verse algo. Si
equivocarse en el armado de una pla- tocamos con un cablecito entre + 12V
queta es una de las mejores formas de y RESET debe marcar 00. Si con ese
aprender a analizar circuitos electr- mismo cablecito tocamos ENT y
nicos, pero una cosa es revisar una MASA, con cada toque vamos a notar
plaquetita de 5x7 cm con tres integra- que se incrementa un nmero: 00, 0 1,
dos, en la cual ya s que ah est la fa- 02 ... Si aumenta de a varios no se
lla que intentar arreglar un plaquetn preocupen, es que a veces hace como
de 15x20 cm donde probablemente no unas chispas al conectarse y desconecsepa ni por dnde empezar.
tarse y las cuenta a todas. Es lo que se
Con respecto al armado, recuerden llama rebote.
que son dos plaquetas que se conectan
entre s con alambres que bien pueden
La etapa d i entrada
ser los que sobran de las resistencias.
Pasamos ahora a la descripcin de
Una de ellas va horizontal (la de los la plaqueta ms compleja. Esta consta
integrados) y la de los display va mon- de un amplificador conformador de
tada vertical para facilitarnos la lectu- seal de entrada y un sistema de relora. Tengan en cuenta que para CMOS jera que brinda los pulsos de reloj,
van display de ctodo comn.
latch y reset para accionar los contaRecuerden montar primero los dores y display, tal como se muestra
puentes de conexin y presten aten- en el circuito de la figura 4.5.
cin que hay uno debajo de los inteLa seal a medir ingresa a la base de
grados CD45 11.
un transistor de alta frecuencia, en esLuego van las resistencias, despus te caso us un BF199, pero puede utilos condensadores (cuidado con la po- lizarse tambin un BF494. Se amplifica
dispositivo CMOS.
Lgicamente tenemos que adecuar
el display a los cambios de resolucin
en la lectura, dado que se altera la precisin del frecuencmetro, pero ese
detalle lo dejo para el final.
Ahora tenemos una gama de frecuencias que es manejable por los
CMOS, pero tenemos un problema:
los T T L manejan 5 Volt, y los CMOS
12 Volt. Para solucionar este inconveniente es que intercalamos entre la salida del 74LS90 y la entrada del mecanismo de relojera, que es CMOS, un
transistor BC547, cuya base es excitada con la salida de +5V del 74LS90
pero alcanza para enviarlo a la saturacin an con los +12V conectados a su
colector. As tenemos repetido en el
colector con +12V las seales de entrada que tienen +5V
En la figura 4.6 mostramos la tercera y ltima placa de este proyecto, que
reune las etapas de entrada del frecuencmetro. Ahora bien, habamos
explicado que para que el contador acte hace falta una puerta de 1 segundo, luego de cerrarse sta un pulso de
~ P Oqu
Y es esto?
latch para mostrar el resultado en el
Pues porqi como ya dijimos, los display y un pulso que vuelva a cero
CMOS son
lentos, en este caso luego
de un divisor
AVE
CEE
TTL
una
frecuencia de
Se
8MHz
transformara en una de
Etapa de entrada y puesta en forma de la seal.
800kHz, va-
Figura 4.6
--I
Iq
+12~
& '
*\:":
LA ELECTRONIC
DIGITAL A
GRAN ESCALA
"
Captulo
......"."
....
- --.--.-m
LOS SISTEMAS
temas de microprocesadores para controlar los Estructura bsica de una computadora digital
ciclos de lavado.
CPU (unidad central de procesamiento)
Actualmente es muy
fcil encontrar computadoras de todos tamaos y
caractersticas realizando
una gran cantidad de tareas, en las que el microprocesador tiene mucho
que ver. Y es que los microprocesadores son como un pequeo cerebro, capaz de tuye la circuitera integrada confor
realizar un conjunto de tareas asigna- mada por la Unidad Central de Prodas preestablecidas, dependiendo del ceso (CPU, por sus siglas en ingls),
sistema en donde se desarrollen; al- la memoria, los puertos de ENTRALgunasveces son necesarios varios mi- DMSALIDA (ES), el reloj y la circroprocesadores para realizar las fn- cuitera lgica de control conocida
como mecamtica (hardware).
ciones completas de un sistema.
El seaaundo aspecto, es la prograEs importante aclarar que aunque
la computadora es un medio por el macin del hardware para realizar tacual se pueden realizar una gran can- reas de control (software) Esta protidad de tareas, en realidad, por s so- gramacin est orientada al lenguaje
la no es ms que un conjunto de cir- de mquina directamente y a travs
cuitos digitales, y que sin la inteligen- de un lenguaje de muy bajo nivel (encia necesaria (programas y datos que samblador)
comandan las operaciones que ha de
Hardware
realizar la mquina) no podra opeEl hardware est compuesto por
rar; de ah la importancia de entender
cmo es que opera una computadora circuitos integrados (IC, por sus siglas en ingls) de muy alta densidad y
digital (figura 1.1).
prcticamente uno por cada bloque
bsico, es decir: U n IC para la CPU,
otro para la Memoria de Acceso
INTRODUCCI~NA LOS
Aleatorio (RLVM, por sus siglas en inMICROPROCESADORES
gls), uno ms para la Memoria de
Los microprocesadores (pP) y las Slo Lectura Programable (PROM,
microcomputadoras (pC) son mqui- por sus siglas en ingls), otro ms panas digitales sincrnicas. En el pre- ra los puertos de E/S paralelos y, fisente trabajo se tratarn sus dos as- nalmente, uno para los puertos de
pectos bsicos. El primero, lo consti- E/S seriales.
7
B
Figura 1.2
ALU
DEFINICIONES PRELIMINARES
Computador digital
El computador digital es una mquina de proceso de informacin al
cual se le debe proporcionar un conjunto nico de instrucciones (programa) para el trabajo que deba ejecutar.
/--'
y
Figura 1.3
o de
ELECTRONICA
DlGlTAL
.- .- ."
"..."
.-. ....
.
,
.
.
e
a. Dispositivos de entrada
b. Memo*
c. Microprocesador
d. Dispositivos de salida
Las arquitecturas de los pC ms
sobresalientes, en donde se muestran
los grupos de lneas interconectados a
los bloques bsicos, se presentan en la
figura 1.4, donde:
1a
tra
Figura 1.4
BUS DE
CONTROL
1
4
BUS DE ENTRADAISALIDA
A
Y
ENTRADA
~ r ~ u i t e c t u r ams
s sobresalientes de rncroeomputadorac
RELOJ
Figura 1.5
Figura 1.6
Figura 1.7
N lneas
de ENTRADA
+
----+
____j
les que determinan cmo ser procesado el dato de entrada y qu informacin ser enviada a las lneas de salida como consecuencia del proceso
de las entradas.
Las lneas de salida se pueden conectar a actuadores, indicadores,
convemdores D/A, impresoras, alarmas, etc.
En cualquier tiempo, los niveles
lgicos en las lneas de salida del miMicroprocesador ideal
croprocesador se determinan por 2
Es un dispositivo digital que acep- factores:
ta datos desde cualquier nmero de
lneas de entrada, procesa los datos
- La bbtmik cmnpleta de las seales de
de acuerdo al dictado de un programa entradu al pP
almacenado en memoria y produce
- EIpgrrnna almacenado en el pP
cualquier nmero de seales de salida
como consecuencia del proceso de
M w a d o r real
datos, como lo muestra la figura 1.7.
Debido al nmero limitado de paLas seales que se aplican a las 1- tas (pines) disponibles en cualquier
neas de entrada se les conoce como circuito integrado prctico, el pP no
datos de entrada. stos pueden venir contiene N lneas de entrada y M 1de interruptores (switches), sensores, neas de salida tendientes a a (alfa)
convertidores A/D (Analgico / DiPara la mayora de los microprocegital), teclado o cualquier tipo de dis- sadores N = M
positivo de entrada. Dentro del pP
Este nmero se conoce como el
ideal reside el programa, el cual es un ancho de la trayectoria de datos o
conjunto de instrucciones secuencia- longitud de la palabra del pP. Al gru-
I
iip
EIS
LINEA DE
CONTROL
RNV
DB SIN MLTIPLEXAR
Figura 1.8
DB MULTIPLEXARO
Eienzplo:
Figura 1.9
10.24 palabras.
ria
Existen dos tipos de argani2acir)n:
Tal como aparece en el Bus de
direcciciai
0
C
Paginacin
UNIDAD CENTRAL
TERMlMAl
DE PROCESO
UNIDID AWI-
NISTRIDORA
DE LA YEYOIaLL
Figura 1.10
- Apuntador de segmentos
- IR Registro de Instruccin
El microprocesador real contiene
- FR Registro de estado de las B~nderas
un conjunto de lneas que sirven para
controlar la circuitera externa del PP. de la ALU
Al conjunto de estas lneas se les coBm de Conwol
B m de Alimentacin
Sirve para proporcionar el voltaje
de referencia de la lgica binaria del
pP. Los valores ms comunes son:
OV
- VCC= J V
- GND =
Registros Internos
Los registros internos del microProcesador real se utilizan para almacenamiento temporal de datos e instrucciones. Los ms comunes son:
- M D R Registro de Datos de Memoria
- M R Registro Direccin de Memorid
- Aczmmladores
- Registros de indice
- Apuntadores de la pila de datos
Memorias
Existen dos tipos de organizacin,
tal como se observa en la figura 1.10
Los tipos de memoria semiconductora disponibles actualmente para
los pC se resumen en la tabla 1.l.
La memoria voltil tiene la caracterstica de que pierde la informacin
almacenada cuando se desactiva la
fuente de poder (la celda de almacenamiento es un multivibrador biestable).
La memoria no voltil retiene la
informacin despus de que se desactiva la fuente de poder (La celda de
almacenamiento es un dispositivo de
conmutacin con un fusible como
elemento programable).
En el siguiente captulo veremos
este tema con mayor detenimiento.
Tabla 1.1
PROGRAMADA
POR EL USUARIO
- NO a W R A B t E S
(
EAROM
i "'""
"
BORRABLES
POR PULSOS
POR LUZ UV
Memoria interna
E n una computadora digital, por
ejemplo, la memoria interna almacena instrucciones que le indican qu
hacer en todas las circunstancias posibles, de manera que la computadora realiza su trabajo con una mnima
cantidad de intervencin humana.
Actualmente, adelantos en la tecnologa de LSI y VLSI han hecho posible contar con grandes cantidades
de flip-flops en un solo circuito integrado y dispuestos en diversos formatos de memoria. Estas memorias de
semiconductor bipolares y MOS son
los dispositivos especializados ms
veloces de que se dispone y su costo
Figura 2.1
Memor-ia auxiliar
Otra forma de almacenamiento en
una computadora se efecta con la
memoria auxiliar, la cual est separada de la memoria interna. Dicha memoria, llamada tambin de almacenamiento masivo, tiene capacidad para
guardar enormes cantidades de datos
sin necesidad de que haya corriente
elctrica; funciona a una velocidad
mucho ms lenta que la memoria interna, ya que integra elementos mecnicos, elctricos y electrnicos; en
ella se almacenan programas y datos
que en ese momento no se utilizan en
la CPU.
Esta informacin se transfiere a la
memoria interna cuando la computadora la necesita.
Las memorias auxiliares comunes
son los discos magnticos, la cinta
magntica y los discos pticos CD-
ROM.
Haremos un anlisis ms detallado
de las caractersticas de estos dispositivos de memoria, despus de que definamos algunos de los trminos ms
importantes que son comunes a muchos sistemas de memoria.
DEFINICIONES PRELIMINARES
El estudio de los dispositivos y sistemas de memoria tienen tanta terminologa, que muchas veces abruma
al estudiante o al lector. Antes de iniciar cualquier estudio amplio de las
memorias, sera til que tuviera a la
mano el significado de varios trminos bsicos. Tambin se definirn
otros trminos nuevos, a medida que
aparezcan en el captulo.
mehoria completo; es decir, si tenemos una memoria que puede almacenar 4096 palabras de 20 bits, esto representa una capacidad total de
81920 bits 4096 x 20. Cuando se
expresa de esta manera, el primer nmero (4096) es el nmero de palabras
y el segundo (20) es el nmero de bits
por palabra (tamao de la palabra). El
nmero de palabras contenidas en
una memoria a menudo es un mltiplo de 1024. Es comn utilizar la designacin " 1K" para representar
1024 bits (vea el captulo 1 de este
fascculo), cuando nos referimos a la
capacidad de la memoria. Por tanto,
una memoria que tiene una capacidad
de almacenamiento de 4K x 20, es en
realidad una memoria de 4096 x 20.
El desarrollo de memorias grandes ha
dado origen a la designacin de 1M"
O "1 Mega" para representar a
1048576. Es as como una memoria
que tiene una capacidad de 2M x 8,
en realidad tiene una capacidad de
2097152 x 8.
Nibbles: por regla general, las
memorias almacenan datos en unidades que tienen de 1 a 8 bits. La unidad ms pequea de datos binarios es
el bit. En muchas aplicaciones, los
datos se manejan en una unidad de 8
bits llamada byte, o en mltiplos de 8
unidades. El byte puede dividirse en
dos unidades de cuatro bits, llamadas
nibbles. Una unidad completa de informacin se denomina palabra y
consiste generalmente de uno o ms
bytes (aunque un grupo de menos de
ocho bits puede tambin constituir
una palabra).
"
Densidad: es otro trmino utilizado para capacidad de almacenamiento, cuando se dice que un dispositivo de memoria tiene mayor densidad que otro, significa que puede almacenar ms bits en la misma cantidad de espacio, es decir es ms densa.
Direccin: es un nmero que
identifica la localidad de una palabra
en la memoria. Cada palabra almacenada en u n dispositivo de memoria o
sistema de memoria, tiene una direccin nica. Las direcciones siempre
se especifican como un nmero binario, aunque algunas veces se utilizan
nmeros octales, hexadecimales y decimales por conveniencia (figura 2.2).
<)Deracin d e lectura: es aquella accin por medio de la cual la palabra binaria almacenada en una localidad (direccin) especfica de la memona es captada y despus transferida a otro dispositivo.
Extraccin: la operacin de lectura a menudo se conoce como operacin de extraccin (fetch), ya que se
xtrae una respuesta de la memoria.
Figura 2.2
agriizacin de una memoria
sencilb de ocho localidades
Localidad de
memoria
DirecO n
Informaci n
00000000
001
0000001o
O10
10010100
o11
11100000
100
10001O00
101
11111111
110
0010001
111
100011O0
Datos
almacenados
Ahora bien, como una memoria al,macena datos binarios, los datos deben introducirse a la memoria y extraerse de sta cuando se requiera:
la direccin apropiada.
El nmero de lneas
en el Bus de direccin
+-71-*
depende de la capaciBus de
datos
dad de la memoria.
Por ejemplo, un cdiSeleccin
1
Fiaura 2.3
de
(leer) (escribir)
go de direccin de 4
bits puede seleccionar
de una direccin especzpca en la memo- 16 localidades (24) en la memoria, un
ria.
cdigo de direccin de 8 bits puede
La operacin de direccionamiento, seleccionar 256 localidades (28) en la
que es parte de las operaciones de escribir memoria y as sucesivamente.
y lee? selecciona la direccin de memoria
especzpca.
EsmCTZtura
La operacin de escritura bsica se
Los datos penetran a la memoria ilustra en la figura 2.4. Para almacedurante una operacin de escritura y nar un byte de datos en la memoria,
salen de ella durante la operacin de se coloca un cdigo almacenado en el
lectura, en un conjunto de conducto- registro de direccin en el Bus de dires llamados lneas o Bus de datos; es- recciones. Una vez que el cdigo de
te puede ser bidireccional, lo que sig- direccin est en el Bus, el decodifinifica que los datos pueden ir en cual- cador de direccin descodifica la diquier direccin, hacia la memoria o reccin y selecciona la localidad espefuera de sta (figura 2.3).
cfica en la memoria. La memoria adE n el caso de una memoria organi- quiere enseguida una orden de escrizada en bytes, la barra de datos tiene bir y el byte de datos almacenado en
ocho lneas, de tal suerte que
todos el registro se coloca en el Bus de dalos ocho bits en un byte
seleccionado de datos se
Operacin de escritura en memoria
transfieren en paralelo.
Tambin, para una operacin de escritura o lec_I
tura, debe seleccionarse
Bus de
Bus de
una direccin, colocandirecciones
datos
do un cdigo binario
que represente la direccin deseada en un conjunto de lneas llamado
Bus de direccin. El cdigo de direccin se desFigura 2.4
codifica y se selecciona
Diagrama a bloques de la estructura de una memoria
La diagonal sobre
la lnea indica que
se trata de varias
lneas conductoras
Bus de
direcciones
Arreglo de memoria
F-m
Bus de
datos
Palabra 4
Lectuva
En la figura 2.5 se ilustra la operacin de lectura bsica. Nuevamente
se coloca un cdigo almacenado en el
registro de direccin, en el Bus de direcciones. Una vez que el cdigo de
direccin est en el Bus, el decodificador de direcciones decodifica la direccin y selecciona la localidad especificada en la memoria. La memoria
adquiere luego una orden de leer y se
coloca una copia del byte de datos
que est almacenado en la direccin
de memoria seleccionada en el Bus de
datos y se carga temporalmente en el
registro de datos, completando as la
operacin lectura. Cuando se lee un
byte de datos de una direccin de
memoria, permanece tambin alma-
11111 (O a 3 1 en decimal). En consecuencia, hay cinco entradas para direcciones, desde Ag hasta A+
Para tener acceso a una de las localidades de memoria, ya sea para leer
su contenido o escribir en ella, es necesario enviar a iravs de las entradas
Diagrama de una memoria R A M tpica
Memoria 32x4
Bus de
direcciones
Figura 2.6
A2
32x4
: :
Habilitacin
de memoria
Bus de
datos
Figura 2.7
Conexin de la memoria
con la unidad central
La memoria interna de una computadora est formada por circuitos
integrados RAM y ROM que son conectados al CPU mediante tres grupos de lneas de seal o bus.
E n la figura 2.7, estos se indican
como Bus de direcciones, Bus de datos, y lneas de control. Cada uno de
estos canales est formado por varias
lneas, y el nmero de stas cambia de
una computadora a otra. Los tres canales juegan una parte necesaria al
permitir que el CPU escriba o lea datos en la memoria.
Cuando una computadora ejecuta
las instrucciones de un programa, la
C P U extrae (lee) de manera continua
informacin de las localidades de memoria, las cuales contienen los cdigos de programas que representan las
operaciones que se van a realizar y los
datos con los que se llevarn a cabo
dichas operaciones. La C P U tambin
almacena (escribe) datos en las localidades de memoria que indican las
instrucciones del programa.
Cada vez que la CPU desea escri-
4. Los circuitos integrados de la memoria decodzjkan el contenido de la localidad de memoria sobre el BUS de datos,
de donde son transferidos hacia la CPU.
Los pasos anteriores aclaran la
funcin de cada uno de los BUS del
sistema:
nes y cada palabra contiene ocho bits, la fuente de alimentacin del sistema.
La entrada CS que se muestra en la
puesto que hay ocho salidas de datos.
Por tanto, esta es una memoria ROM figura 2.8, se encuentra activa en BAde 16 x 8; otra manera de describir JO, por tanto, debe estar en el estado
esta capacidad de la ROM consiste en BAJO para habilitar la ROM y que
decir que almacena 16 bytes de datos. los datos aparezcan en las salidas de
Las salidas de datos de muchos cir- datos. Observe que no existe la entracuitos integrados con memoria ROM da RA4T' (lectura/escritura), debido a
son salidas de tres estados para per- que en una ROM no se pueden almamitir la conexin de muchos circuitos cenar datos en condiciones normales
ROM al mismo canal de datos, para de operacin, ya que se requiere de
lograr la expansin de la memoria. un grabador electrnico y de que el
Los nmeros ms comunes de salidas fabricante incluya sus datos desde la
de datos para memorias ROM son 4, fabricacin del chip.
8 y 16 bits, siendo las palabras de 8
La arquitectura interna de un cirbits las ms comunes.
cuito integrado ROM -es muy comLa entrada de control CS' significa pleja y n o es necesario conocer todos
"Seleccin de Chip". Esta es esen- sus detalles; sin embargo, es conscialmente una entrada de habilitacin tructivo observar un diagrama simque, como su nombre lo indica, habi- plificado de la estructura interna (filita o deshabilita las salidas ROM. Al- gura 2.9). Una ROM de 16 x 8 cuengunos fabricantes utilizan diferentes ta con cuatro partes bsicas:
indicaciones para la entrada de control como C E (Activacin de Chip) o
Decodijkndor de wnglones
bien OE (habilitacin de salida).
DecodrfZtadorde columnas
Muchas memorias ROM tienen
Arreglo de i-egistros:
dos o ms entradas de conti 11que deBziflm de salida
ben estar activas para habilitar las salidas de datos Figura 2.9
y con esto poder leer los
Estructura interna
*' / (seleccin de columna)
de una ROM de 16 x 8
datos de la direccin seleccionada.
En algunos circuitos integrados ROM, una de las
entradas de control se emplea para colocar la memoria ROM en un modo
de espera de bajo consumo
de potencia cuando no se
(seleccin del rengln)
cs __A
usa. Esto disminuye el
consumo de corriente de
Sincron izacin
Siempre se presenta un retraso en
la propagacin de la seal aplicada a
direccin
Nueva
direccin
CS
Salida
de
datos
T$os de ROM
Ya que tenemos un conocimiento
general de la arquitectura interna y
operacin externa de los dispositivos
ROM, veremos brevemente los diversos tipos para observar cmo difieren en la forma en que son programados, borrados y regrabados.
ROM de grabacin por mascarilla: Este tipo de ROM tiene sus localidades de almacenamiento escritas
(programadas) por el fabricante se-
Fascculo 8. LA ELECTRON
"cc
Rengln O
v
Linealde
habilitacin
_,
Rengln 3
Direccin
Datos
Figura 2.1 1
l
I
t
l
Salidas de datos
Direcciones
de
entrada
Datos
de
salida
Fascculo 8. LA ELECTRONICA D l G l
MEMORIAS PROM
Una ROM programable por mascarilla es muy costosa y no se utiliza,
excepto en aplicaciones donde se graban grandes cantidades de memorias,
de manera que el costo se reparte entre muchas unidades.
Para las aplicaciones de bajo volumen o para el diseo de prototipos en
algunos casos, los fabricantes han
creado ROMs programables (PROM)
con una conexin fusible que no se
graban durante el proceso de fabricacin, sino que es el usuario quien lo
hace. Sin embargo, una vez programada una PROM, al igual que una
MROM, no puede borrarse y regrabarse. Por tanto, si el programa en la
PROM es errneo o tiene que ser
cambiado, tiene que ser desechada.
La estructura de la PROM con conexin fusible es semejante a la
M R O M porque ciertas conexiones
quedan intactas, o bien son abiertas a
fin de programar una celda de la memoria como un 1 O. Cada una de estas conexiones se hace con una pequea conexin fusible que viene intacta del fabricante (figura 2.13).
Proceso d e grabacin
El proceso de programar una
ROM p r o p m u b l e y borrable
Una memoria ROM programable
y borrable (EPROM) puede ser programada por el usuario y tambin
puede borrarse y regrabarse tantas
veces como se quiera.
Una vez programada, la EPROM
Figura 2.14
Proceso de grabacin
Durante el proceso de programacin, se emplean las direcciones y terminales de la EPROM para seleccionar las celdas de memoria que sern
programadas como O, as como las
que se dejarn como 1 (figura 2.14).
Una vez que se ha programado una
celda de la EPROM, se puede borrar
su contenido exponiendo la EPROM
a la luz ultravioleta (UV), la cual se
aplica a travs de la ventana que se
encuentra sobre el encapsulado del
circuito. La luz UV produce una fotocorriente que va desde la compuerta flotante hacia el sustrato de silicio;
con esto se apaga el transistor y se lleva de nuevo la celda hacia el estado 1
lgico. Este proceso de borrado requiere entre 15 a 20 minutos de exposicin a los rayos UV: Pero, no hay
ninguna forma de borrar slo algunas
celdas; la luz UV borra todas las celdas al mismo tiempo, por lo que una
Alpnas ventajas
Dado que este mecanismo de carga
y transporte requiere corrientes muy
bajas, el borrado y la programacin
de una EEPROM puede hacerse desde el mismo circuito de aplicacin (es
decir, sin una fuente de luz UV ni una
unidad programadora especial).
Otra ventaja de la EEPROM con
respecto de la EPROM, es la facilidad de borrar y volver a programar
elctricamente bytes individuales
EEPROM y su alto grado de integracin, vienen acompaados de dos aspectos negativos: densidad y costo.
La complejidad de las celdas de memoria y los circuitos de soporte en el
microcircuito integrado hacen que
las EEPROM vayan muy a la zaga de
la EPROM en capacidad de bits por
milmetro cuadrado de silicio; una
EEPROM de 1 Megabit requiere
ms o menos el doble de silicio que
una EPROM de la misma capacidad.
Por ello, a pesar de su funcionalidad
superior, las desventajas de densidad
y costo de las EEPROM ha impedido
que sustituya a las EPROM en aplicaciones donde dichas caractersticas
son factores de mxima importancia.
MEMORIA RARIX
Recordemos que el trmino RAM
significa memoria con acceso aleatorio, lo cual quiere decir que se puede
tener acceso en el mismo tiempo a
cualquier direccin de memoria. Muchos tipos de memoria se pueden clasificar como de acceso aleatorio, pero
cuando el trmino RAM se utiliza con
memorias de tipo semiconductor, generalmente se considera que significa
memoria de lectura y escritura
(RWM) en contraste con la ROM. Ya
que es una prctica comn usar el trmino &M para referirnos a la RWM
de semiconductor, as lo utilizaremos
de aqu en adelante.
Las RAM se emplean en las computadora~como medios de almacena-
miento temporal para programas y pacidad de palabras y el tamaiio de sdatos. El contenido de muchas de las tas puede extenderse con~binandocirlocalidades de direccin ser ledo y cuitos integrados de memoria.
La figura 2.15 muestra la arquitecescrito a medida que la computadora
ejecuta un programa. Esto requiere tura simplificada de una RAh4 que a1que la RAM tenga ciclos de lectura y macena 64 palabras de 4 bits cada una,
escritura rpidos, para que no reduzca es decir, una memoria de 64 x 4. Estas
la velocidad de operacin de la com- palabras tienen direcciones que van de
putadora.
O a 63, a fin de seleccionar una de las
Una gran desventaja de las W,es 64 localidades de direccin para leer o
que son voltiles o pierden toda la in- escribir, se aplica un cdigo de direcformacin contenida en ellas si se in- cin binario a un circuito decodificaterrumpe el suministro de energa o se dor. Ya que 64=Z6,el decodificadoi reapagan. Sin embargo, algunas RAM quiere un cdigo de seis bits. Cada ctipo CMOS, consumen tan pequeas digo de direccin activa una deterrnicantidades de potencia en el modo de nada salida del decodificador la cual, a
espera (es decir en ninguna tarea de su vez, habilita su registro corresponescritura o lectura), que se pueden ali- diente.
mentar con bateras cada vez que se
Por ejemplo, suponga que se aplica
interrumpe la fuente de alimentacin un cdigo de direccin a las terminaprincipal. Por supuesto, la ventaja les Aj, A4, A3, A2, Al, Ao, lo cual es
principal de la RAM es que
se puede escribir en ella y
Organizacin interna
Entradas de datos
deunRAMde64x4
tambin se puede leer de ella
muy rpidamente con la
O
Buffers de entrada E
misma facilidad.
L
Organizacin de la RAM
Como sucede con la
ROM, es til pensar que la
RAM consta de varios registros, cada uno de los cuales
almacena una sola palabra de
datos y tiene una direccin
nica. Las M comnniente vienen con capacidades de palabras de lK, 4K,
8K, 16K, 64K, 128K, 2 S6K y
1024K; y tamaos de palabras de 1, 4 u 8 bits. Como
veremos ms adelante, la ca-
Registro O
1
--
Registro 1
':
A5-
'8
E
A4
A3
t*
''
Decodificador
de6a64
lneas
A0
Seleccin
de c!rcuito
(CS)
Registro 2
l
I
1
-+
1
1
l
Ai
D
1
i i i i
62 1
CS = O habita
todo el circuito
para LECTURA
o ESCRITURA
Registro 62
63
Selecciona
un registro
Figura 2.15
Registro 63
Buffers de salida
03
o2
01
o0
Salidas de datos
"""
"
" *
--
PRACTICAS
En esta seccin describimos aplicaciones prcticas de
los conceptos adquiridos en este fascculo para que
"aprenda" a dominar los conceptos vertidos en los manuales de componentes,
Prctica 1: Aplicaciones
de las EPROM
A7
A6
-----
24
--- VCC
23
---
A8
22
----
A9
21
--
A5 ----- 3
A4
---
Al1
A3
-- 5
20
--- OENpp
A2
-6
19
A10
Al
--
18
---
CE
A0 ---- 8
17
16
-- 0 6
15
---
o5
14
---
o4
13
--
o3
O0
--
o1
- 10
O2
GND
-- 11
---
12
27C32B
07
Figura 3.1
dispositivo. OE' es la entrada que habilita las salidas y se emplea para controlar los buffers de salida de datos, lo
que permite que el dispositivo pueda
conectarse al canal de datos de un microprocesador sin contienda por el canal. VPP es el voltaje especial de programacin requerido durante el proceso de programacin.
La 2732 tiene diversos modos de
funcionamiento que se controlan con
las terminales Cl y OE1/VPP, segn se
Figura 3.2
Diagrama a bloques
"CC
GND
Lgica de habilitacin
Bufiersde
salida
Compuerta Y
Entrada
de
direcciones
4
-4
---b
Decodificadoc
Matriz de celdas
de 32.788 bits
Nombre dd P H
Addreses
1. Se aplica la direccin
1 AO-Al1 /
1
Chip enable
que se desea grabar en
Ch@ut
enable
las terminales de direccin.
2. Se ponen los datos dePower supply
seados en las terminales
Ground
de datos que funcionan
como entradas durante
1el proceso de prograModo
OWpp
Salidas
CE
macin.
Datos (salida)
6ajo
i
Bajo
Leerlverificar
3. Se aplica un alto voltaje
Alta impedancia
Bajo
[
Alto
Deshabilitar salida
Espera
ARO
j (no importa)
Alta impedancia
nominal de unos 2 1 volB~P
1 VPP
Datos (Entrada)
Programa
tios en la terminal VPP.
4. Se aplican pulsos, de
manera que CE' se vaya a estado hace automticamente con un prograBAJO durante un tiempo normali- mador comercial de EPROM, semezado de 50 milisegundos. Este pro- jante a los programadores de PROM
ceso se repite en todas las ubicacio- ya descritos. Una EPROM limpia, se
nes de la memoria que se grabarn. puede programar en unos cuantos minutos, una vez que se ha dado entrada
El proceso puede ser grabando lo- a los datos deseados y se han aplicado
calidad por localidad mediante algn como carga en el programador de
circuito sencillo, pero se pueden nece- EPROM. La memoria Intel 27C5 12,
sitar varias horas. Por lo general, se es una EPROM de 64K x 8 que se
1
t 1 1 1 t 2
'13
' '
l4
Tpicamente 200 ns
Borrar y almacenar
operaciones; 4
tpicamente 5 rns
rctico de ELECTRONICA D l G l T A L
PROYECTO
Objetivo
Controlar el acceso a una memoria
RAM, grabar datos y recuperarlos mostrando el resultado mediante LEDs.
Procedimiento
En la 4.1 se muestra el diagrama
esquemtico que corresponde al cirMateriales
1 Lente de alimentacin de cinco voltios cuito lector grabador d e memoria.
Se ha utilizado una memoria tipo
1 circuito integrado 2 114 - (CI1)
RAM,y los procesos d e grabacin y
1 circuito integrado de 74241 - (CI2)
recuperacin
d e datos se realizarn
12 resistores de 220 Ohms a 112 Watt
d e manera manual.
(Indicados como R en el diagrama)
Diagrama esquemtico para un circuito lector y
grabador de una memoria tipo R A M
T"
Figura 4.1
G
Grabar
1
-
rctico de ELECTRONICA D l G l T A L
Funcionamiento
La memoria de 2 114 tiene la capacidad de direccionar hasta 2 10 posibles localidades de memoria, en cada
localidad puede almacenar hasta cuatro bits de datos, recordemos que los
datos permanecern almacenados en
tanto la energa se mantenga conectada.
Los interruptores indicados con las
letras A, B y C, se han colocado para
controlar el acceso a las primeras
ocho localidades de memoria. Si el
interruptor se mantiene abierto, entonces la entrada estar en 1, pero si
el interruptor se cierra, entonces la
entrada estar en O. El acceso a las localidades de memoria se hace colocando el valor binario mediante estos
interruptores. Por ejemplo, si se desea almacenar o leer un dato en la direccin 101, entonces los interruptores A, B y C se deben colocar en
abierto, cerrado y abierto respectivamente. Con 3 interrupteres nicamente se puede acceder a las primeras ocho direcciones de memoria, si
LA CONVERSION
DE SENALES
Captulo
Como hemos podido visualizar hasta este punto, los circuitos digitales
manipulan entidades discretas llamadas bits y los problemas que se resuelven se deben ajustar a esta manera de
representar las cosas. Pero no todas las
entidades que se utilizan en electrnica son digitales, tambin se tienen elementos de tipo analgico en donde las
variables pueden tomar una cantidad
infinita de valores. Por esta razn es
importante entender la manera en que
se pueden enlazar los circuitos de tipo
digital, con los circuitos analgicos y
viceversa.
con valores discretos para el caso digital. Para ilustrar la diferencia entre la
representacin analgica y digital de
una cantidad, tomemos el caso de un
voltaje que vara en un rango de OV a
+5 voltios. La representacin analgica de esta cantidad abarca todos los valores entre O y +5V, de los cuales hay
un nmero infinito.
En el caso de una representacin digital usando un cdigo binario de 4
bits, slo pueden definirse diecisis valores. Pueden representarse ms valores entre O y +S voltios, que usando
ms bits en el cdigo digital. As, una
cantidad analgica puede representar-
SEALESDIGITALES
Y ANAL~GICAS
Una cantidad analgica es
aquella que tiene un conjunto
continuo de valores dentro de
un rango dado, en contraste
Figura 1.1
n
oprctico de ELECTRONICA D I G I T A L
O000
+rr*['1
Figura 1.2
7 8
9 10 11 12 13 14 15 16 17 18 19 20
Control de Temperatura
Un ejemplo muy clsico de
un sistema de conversin analgico a digital, lo tenemos en los
autos modernos que muestran
en su panel de control la informacin referente a la temperatura del motor indicando que
est en grados centgrados, el
sistema utilizado para lograr este despliegue de datos (figura
EL AMPLIFICADOR
OPERACIONAL
Un amplificador operacional abreviado como opamp es un amplificador
lineal que tiene dos entradas (inversora y no inversora) y una salida. Tiene
un voltaje muy alto y una impedancia
de entrada muy alta, as como una impedancia de salida muy baja. El smbolo del opamp se muestra en la figura
1.SA. Cuando se usa como un amplificador inversor, el opamp se configura
como se muestra en la figura 1SB. El
resistor de retroalimentacin, RF y el
de entrada, RE, controlan la ganancia
Smbolo esquemtico de un
amplificador operacional
RF
Entrada no
inversora
-,'!
Entrada
inversora
entrada
_I
@
:
; :,,\
.,.
parador, como
se muestra en la
figura l.SC, se
aplican dos voltajes a las entradas.
Ciertos
voltajes de entrada difieren
por una cantidad muy pequea, se lleva
el opamp a uno
de sus estados
de salida saturada, dependiendo de cul voltaje de entrada
es mayor.
DIGITA LES
/" ANALOGICOS
de escalera R/2R
Otro mtodo de conversin D/A es
la escalera R/2R para cuatro bits, como se muestra en la figura 2.2. Supera
uno de los problemas en el DAC de
entrada ponderada binariamente, al
requerir slo dos valores de resistores.
Supongamos que la entrada D3 es
9. L A CONVERSION D l G l T A L DE S E A L E S
Figura 2m3
a=O
Resistenciaen
escalera equivalente,
con D
,I DI v Do
a tierra
Do = O
DI = o
D3=0
=m
SAL
Ir0
I = 0.625V
2R
CARACTEI~STICAS DE
LOS CONVERSORES D/A
Figura 2.4
RF
.......
.........
.-
..............
Captulo
..U..
...
"-
..........
--.
CONVERSORES
ANALOGICOS / DCGITALES
INTRODUCCIN
u
i l
O ENABLE
Pulsos de
Figura 3.3
Secuencia de conversin de una seal analgica utilizando una resolucin de 4 Bits
1110
Entrada
que la entrada analgica. Este nmero lucin de 4 bits. Observe que para cabinario, por supuesto, representa el da muestra, el contador debe contar
valor de la entrada analgica. El cir- desde cero hasta el punto en el que el
cuito lgico de control carga la cuenta voltaje de referencia de escaln alcanbinaria en los flip-flops y reajusta el ce el voltaje de entrada analgico. Los
contador, con lo cual se inicia otra se- tiempos de conversin varan, depencuencia para hacer un muestre0 del diendo del voltaje analgico.
valor de entrada.
El mtodo de rampa digital es ms
Conversor A/D de rastreo
lento que el mtodo de relmpago
El mtodo de rastreo utiliza un conporque, en el peor caso de entrada m- tador ascendente/descendente. Es ms
xima, el contador debe secuenciar a rpido que el mtodo de rampa digital
travs\de su nmero mximo de
Circuito convertidor A 1 D de rastreo con resolucin de 8 Bits
Figura
estados antes de
Entrada
analgica
que ocurra una
conversin. Para
una conversin
de 8 bits, esto significa un mximo
de 256 estados de
contador.
En la figura 3.3
se muestra una
secuencia de conversin de una seal para una reso-
porque el contador
Seal analgica digitalizada utilizando un convertidor A/D de rastreo.
v
no se restablece
Figura 3.5
despus de cada
muestra, pero, en
cambio, tiende a seguir la entrada analgica. La figura 3.4
muestra un ADC
de rastreo de 8 bits
comn.
Mientras el voltaje de referencia de
salida sea menor que la entrada anal- el contador cuente hacia arriba. Tan
gica, la salida del comparador ser AL- pronto como el contador se incremenTA, colocando al contador en el modo te en un estado, el voltaje de referende cuenta ascendente, lo que ocasiona cia se vuelve ms grande que la entraque ste produzca una secuencia as- da, conmutando al comparador a su
cendente de cuentas binarias. Esto estado BAJO. Esto hace que el contacausa un voltaje de referencia de esca- dor regrese una cuenta. Esta accin de
ln creciente del DAC, que contina ir adelante y atrs contina mientras la
hasta que la rampa alcance el valor del entrada analgica sea un valor constante, ocasionando as una oscilacin
voltaje de entrada.
Cuando el voltaje de referencia entre dos estados binarios en la salida.
iguala la entrada analgica, la salida Esta es una desventaja de este tipo de
del comparador cambia a BAJA y pone conversor. La figura 3.5 muestra el
91 contador en el modo de cuenta des- proceso de rastreo de este tipo de
cendente, haciendo que se regrese una ADC para una conversin de 4 bits.
cuenta. Si la entrada analgica est deConversor ALD de pendiente nica
creciendo, el contador continuar reA diferencia de los mtodos de ramgresando en su secuencia y siguiendo
efectivamente a la entrada. Si la entra- pa digital y rastreo, el conversor de
da est creciendo, el contador regresa- pendiente nica no requiere un DAC.
r una cuenta despus de que ocurra la Utiliza un generador de rampa lineal
comparacin y enseguida continuar para producir un voltaje de referencia
de pendiente constante. En la figura
de nuevo hacia adelante.
Cuando la entrada es constante, el 3.6 se muestra un diagrama de un circontador retrocede una cuenta cuando cuito conversor de pendiente nica. Al
la comparacin ocurre. La salida de principio de un ciclo de conversin, el
referencia ahora es menor que la en- contador pasa a RESET (se inicia la
trada analgica, y la salida del compa- cuenta desde cero) y la salida del generador se hace ALTA, ocasionando que rador de rampa es de cero voltios. La
-e-w<
u>
--u x
CLK
Comparador
1
Generador
Contador
Reset
Red lgica
Figura
Salida binaria O
BCD
Entrada
analgica (Vent)
Figura 3.7
Control de conmutador
Red Igica
de contrd
FLIP-FLOPS
EN
(activacin)
Salida binaria
CLK
m,,=
LllJ
>
Intervalo fijo
,- t=n cuentas
Cuenta hasta n y
luego reestablece
Fascculo 9. L A
--
=-
W"
Vent
ALES
-v
>c
Reestabl. de
contadur
I I I I
Red lgica
de control
'
Cerrojos
EN
l l l l l l ! l
Figura 3.9
Rampa con tendencia positiva y pendiente fija, mientras el contador cuenta hacia arriba
nuevamente. Cuando la rampa alcanza O V, se detiene el contador y la salida del
contador se carga en los cerrojos
Figura 3.1 8
Vent
CLK
--nrL---R
-L
Tiempo variable
O t=n cuentas
endiente
fija
-
II
I
Red Igica
de control
Cuenta cargada
en los cerrojos
EN
I
I I I I
D7
D5 D4 D3 D2 D1
PRoY ECTOS
Describimos en este captulo algunos circuitos transmisores
y receptores que emplean circuitos integrados digitales
codificadores, conversores, compuertas, flip-flops , etc. Este es el ltimo apartado de la obra dedicado a circuitos
y por ello decidimos incluir proyectos que posean todos los
elementos estudiados a lo largo del curso. Por tratarse de
un "apndice", la descripcin de cada circuito se realiza
sin incluir la placa de circuito impreso, ni el montaje en experimentador digital y tampoco la lista de materiales, sin
embargo, quienes deseen armar cada prototipo, no tendrn inconvenientes si arman los diagramas con los componentes mencionados.
Funcionamiento:
Ya sabemos que este integrado no
consume corriente mientras est en
reposo, y slo lo hace en el tiempo de
funcionamiento. Tambin sabemos
que se pone en funcin al enviar el terminal 14 (habilitacin) a masa. Por este motivo la pila de 12V que usamos
para la alimentacin de todo el circuito, est permanentemente conectada,
o sea, sin interruptor. En este caso utilizamos un transistor N P N para enviar
a masa dicho pin 14, de este modo la
emisin se produce en forma simultnea con el cierre de un pulsador, ya que
todos ellos atacan la base del transistor
a travs de resistencias de lo&. De este modo cada vez que se pulsa uno, o
ms de uno, se da un nivel alto en la
entrada dato correspondiente y se polariza positivamente la base del transistor, ste se satura y enva a masa el terminal 14. En esta situacin el integrado se pone en marcha y genera los trenes de pulsos codificados que se obtienen en la salida del pin 15 y se aplican
a la base del transistor oscilador, Si
bien hay otros transistores que se pueden usar en esta etapa, preferimos el
BF199 por sus buenas condiciones de
estabilidad trabajando en esta banda de
UHE El BF199, al igual que el BC548,
est al corte mientras no reciba seal
del integrado, porque la salida del pin
15 se encuentra en O cuando ste no
est activo; por lo tanto, tampoco esta
etapa consume corriente cuando est
en reposo. El diodo led conectado desde +& al colector del 548 cumple la doble funcin de indicar qu se est emitiendo y el estado de la pila. Efectiva-
Funcionamiento:
En la figura 2 se observa esta matriz
1 5 1 4 13 1 2 1 1 10
Figura 4.2
Antena 25 Cm
t 8 V
10K
18011
7 a
150K
VSS
12K
16
6
8
'
15 -O-A
33Pf
6,8K
Figura 4.3
Funcionamiento:
En la figura 4.3 observamos el circuito del receptor que emplearemos
para recibir y decodificar las seales
emitidas. Se trata de un receptor regenerativo que posee buena sensibilidad
y, dada su sencillez, es apto para los fines buscados.
Se compone de cuatro etapas; la primera de ellas es la osciladora en la que
usamos un transistor de R.E para alta
frecuencia, tipo MPSHI O; tambin
pueden usarse los tipos BFW92,
BFR91, BFR93 y BFR96 con buenos
resultados. Los elementos que componen esta etapa son de las mismas caractersticas que los empleados en el
transmisor, en cuanto a la bobina, choque de R.F. trimmer, etc.
La segunda etapa opera con un
rctico de ELECTRONICA D l G l T A L
Funcionamiento:
Las salidas del integrado 145027 incluso la salida VT, se conectan a un integrado CD4081, que es una cudru-
r-
1K
MA
14
7-
= 8V Todos.
\
receptor
se aplican a las entradas del
integrado CD4081, que funciona del
mismo modo. Las salidas de este integrado se conectan con las entradas A,
B, C, y D del 4514.
En estas condiciones est todo dispuesto para que se efecte la decodificacin de cualquier nmero decimal
entre el O y el 15 que se emita con el
transmisor de 16 canales expuesto. Para lograr un O activo de nivel alto, es
decir que se comporte como las dems
salidas, recurrimos a los oficios de dos
diodos y un transistor.
Toda vez que se reciba una transmisin entre el uno y el quince, la salida
VT pasa de tener un nivel bajo a un nivel alto, y la salida SO lo hace a la inversa en el mismo instante, es decir
cambia de 1 a O.
De esta manera la base del transistor que estaba a masa a travs del diodo conectado a VT, sigue estando a
masa, pero ahora a travs del diodo conectado a SO. En cambio, si la emisin
ESTRUCTURA
DE UNA
COMPUTADORA
DE UNA COMPUTADORA
carn a computadoras de todos los tamaos.
El microprocesador y la microcomputadora revolucionaron la industria
electrnica y han tenido un impacto
tremendo en muchos aspectos de nuestras vidas. La integracin de circuitos
integrados de alta densidad ha reducido
tan significativamente el tamao y el
costo de las computadoras, que los diseadores consideran utilizar rutinariamente el poder y la versatilidad del microprocesador y la microcomputadora
en una amplia variedad de aplicaciones
(fkura 1.1).
Analizaremos los principios bsicos
del funcionamiento de las microcomputadoras. Aunque hablamos mayoritariamente de las microcomputadoras,
casi todos los conceptos e ideas se apli-
LAS COMPUTADORAS
DIGITALES
Una computadora digital es una
combinacin de dispositivos y circuitos
digitales que pueden realizar una secuencia programada de operaciones
con un mnimo de intervencin humana. A esa secuencia de operaciones se
les denomina programa.
El programa es un conjunto de instrucciones codificadas que se almacena
en la memoria interna de la computadora con todos los datos que el programa requiere; cuando a la computadora
se le ordena ejecutarlo, sta lleva a cabo, a velocidades extremadamente altas, las instrucciones en el orden en que
estn almacenadas en la memoria hasta que el programa se completa.
Klocidad de Proceso
Sin embargo, es la velocidad con la cual la computa-
rctico de ELECTRONICA D l G l T A L
(O)
(1)
ON-OFF
ON-ON
(2)
(3)
Capacidad de Procesamiento
(capacidad de p~ogramacin)
Las computadoras de la dcada de
1970 eran capaces de verificar 8 flipflops o conmutadores simultneamente; es decir, podan verificar 8 dgitos
binarios, de ah el trmino bit de datos
en cada ciclo. U n grupo de 8 bits se denomina byte y cada uno contiene 256
configuraciones posibles de O N y O F F
(1 y O). Cada configuracin equivale a
una instruccin, a una parte de una instruccin o a un determinado tipo de
dato; estos ltimos pueden ser un nmero, un caracter o un smbolo grfico.
Por ejemplo, el cdigo 1 1010010
puede representar datos binarios o
bien, puede indicarle a la computadora
que compare los datos almacenados en
estos flip-flops con los datos almacenados en determinada ubicacin del chip
de memoria.
El nmero de bits simultneos y el
tamao de los conjuntos de instrucciones, contina incrementndose a medida que avanza el desarrollo de los ordenadores digitales modernos.
OPERACI~N
DE LAS COMPUTADORAS
Las compatadoras no piensan, es el
programador el que ofrece un programa de instrucciones y datos que especifican todos los detalles de lo que debe
hacerse, para qu hacerlo y cundo hacerlo. La computadora es simplemente
una mquina de alta velocidad que puede manipular datos, resolver problemas, tomar decisiones, todo bajo el
control del programa. Si el programador comete un error en el programa o
introduce los datos equivocados, la
computadora producir resultados
errneos.
Una pregunta ms adecuada que
puede hacerse acerca de esto es: tCmo hace una computadora para ejecutar un programa de instrucciones? Por
lo general, esta pregunta se responde
mostrando un diagrama de la arquitectura de una computadora (la disposicin de sus diversos elementos) y despus incursionando paso a paso en el
proceso que la mquina sigue al ejecutar el programa.
1.2). Las flechas en este diagrama indican la direccin en la cual fluyen los datos, informacin o seales de control.
Se usan dos flechas de diferentes tamaos; las flechas mayores representan
datos o informacin que consiste en un
nmero relativamente grande de lneas
paralelas, las lneas menores representan seales de control que, por lo general, son slo una o unas cuantas lneas.
Unidad de
Memoria
"'
entrada
Datos de
salida
La memoria
almacena grupos
de dgitos (palabras) binarios
que pueden representar instrucciones (programa) que la
Unidad de Entrada
Est formada de todos los dispositivos que se usan para tomar informacin
y datos externos a la computadora, para despus colocarlos en la unidad de
memoria o en la ALU. La unidad de
control determina hacia donde se enva
la informacin de entrada.
La unidad de control se utiliza para
meter el programa y los datos en la unidad de memoria antes de poner en
marcha la computadora. Asimismo, esta unidad se usa para introducir datos
en la ALU desde un dispositivo externo
durante la ejecucin de un programa.
Algunos de los dispositivos de entrada
comunes son los teclados, interruptores, unidades de disco magntico, unidades de cinta magntica y convertidores de analgico a digital (ADC).
Inte$az
Los componentes que constituyen
las unidades de entrada y salida se llaman perifricos, porque estn en el exterior del resto de la computadora.
El aspecto ms importante de los perifricos es que incluyen la interfaz. La
interfaz se define especficamente como la transmisin de informacin digital entre una computadora y sus perifricos en una forma compatible y sincronizada.
Muchos dispositivos de entrada y salida no tienen compatibilidad con la
computadora debido a diferencias en
Unidad de Salida
Consta de los dispositivos que se caractersticas, tales como velocidad de
usan para transferir datos e informa- funcionamiento, formato de datos (por
A
.
Unidad de Control
La funcin de la unidad de control
consiste en dirigir la operacin de todas
las otras unidades ofreciendo seales de
temporizacin y control. En cierto sentido, la unidad de control es como el
director de una compaa, quien es el
responsable de mantener a cada uno de
los miembros de la misma en coordinacin adecuada para que se mantenga la
produccin. Esta unidad contiene circuitos lgicos y de temporizacin que
generan las seales adecuadas que se
necesitan para ejecutar cada instruccin en un programa.
La unidad de control extrae una instruccin de la memoria, mediante el
envo de una direccin y un comando
de lectura a la unidad de memoria. La
palabra de instruccin almacenada en
la localidad de la memoria se transfiere
despus a la unidad de control. Esta palabra de instruccin, la cual est en alguna forma de cdigo binario, es descodificada despus por los circuitos 1gicos de la unidad de control para determinar qu instruccin es solicitada,
la unidad de control utiliza esta informacin para generar las seales necesarias y as ejecutar la instruccin.
Esta secuencia de bsqueda y acarreo de un cdigo de instruccin y lue-
""
ELEMENTOS
DE LA COMPUTABORA
informacin en un monitor o a una impresora. Las secciones de entrada y salida contienen los circuitos de interfaz
que se necesitan para permitir que los
perifricos se comuniquen adecuadamente con el resto de la computadora.
En algunos casos, estos dispositivos son
microcircuitos LSI diseados por el fabricante del mi~ro~rocesador
para sincronizarlo con dispositivos de entrada y
salida. En otros casos, los circuitos de
interfaz pueden ser tan simples como
un registro.
Lgica Interna
La lgica interna del microprocesador es muy compleja, pero puede considerarse conformada por tres secciones bsicas (figura 2.2):
l. La seccin de controZ y temporizncin
2. La seccin de registros
3. La ALU
Seccin
ALU
Seccin de control y
temporizacin
Captulo
LA PLACA MADRE
DE LA COMPUTADORA
la placa madre y que se asocia a ella a travs de conectores.
La placa madre (tambin llamada
Conectores
placa base o motherboard) es el elePila
mento principal de la computadora, en
Elementos de control
la que existen o a la que se conectan todos los dispositivos que conforman el
Los conectores de las placas responequipo (fuente de alimentacin, micro- den a estndares internacionales que
procesador, memoria, tarjetas de soni- permiten el reemplazo de diferentes
do, video, etc.).
placas, provistas por varios fabricantes.
Existen motherboards de distintos En funcin de la forma en que se agrutipos y modelos. Hay placas madre que pan los slots, de cul es el tamao y cya incorporan determinadas tarjetas mo se disponen los elementos sobre
para manejo de perifricos y otras que ella, podemos mencionar las siguientes
poseen conectores para insertarlas. F- placas:
sicamente se trata de una tarjeta de circuito impreso de material fenlico o
Baby-AT
sinttico que posee el conexionado
LPX
elctrico (circuito impreso) para comuATX
nicar diversos elementos que se coloPlacas de ltima generacin
can sobre ella, entre los que podemos
mencionar:
Durante mucho tiempo, la placa
Baby-AT, ha sido el estndard elegido
El microprocesador:
por la mayora de los fabricantes, lo
Slots o conectores de expansin, donde se que ha hecho proliferar la cantidad de
insertan las placas de red, de video, m- clones que han aparecido en las ltimas
dem-fax, ports, etc.
dos dcadas. Normalmente se trata de
La memoria, que se dispone en mdulos. una placa de 22 cm x 3 3 cm que posee
Los chips de control, entre los que se en- posiciones determinadas para diferentes elementos, tales como teclado, slots
cuentran la BIOS, chipset, bufers, etc.
.,-, .
La$ient.e a a~iinentaczih.
Aquz'convze- de conexin de perirericos, agujeros
ne menirz'onm- qae d~zfientees o t o de los para fijacin sobre el gabinete, conec-