Grupo 21 Ecualizador

digital de 3 bandas
Profesor: Ricardo Finger
Auxiliares: Francisco Casado
Christopher Muoz
Integrantes: Erwin Rute
Christian Espinoza

Objetivos del Proyecto

Explorar ms a fondo las funciones de una FPGA y mayor
familiarizacin con Verilog.
digital
Reconocer la utilidad de un ecualizador digital.
Reconocer la importancia del filtrado de seales digitales y la
separacin en bandas de frecuencias.
Lograr procesar una seal digital mediante filtros digitales y controlar
su ganancia.

Descripcin del Proyecto

Ecualizador: Dispositivo que modifica el
volumen del contenido en frecuencias de
la seal que procesa.
Acople de ADC con DCA y control de la
ganancia de la seal digital (control de
volumen digital)
Utilizacin de filtros digitales (FIR) en
paralelo para tener control de cada
banda.

Descripcin del Proyecto

Descripcin del Proyecto

Descripcin del Proyecto

Descripcin del Proyecto

Resultados del Proyecto

Conclusiones
Dificultad en la programacin en Verilog de las componentes del
proyecto.
Enfoque inicial inadecuado del desarrollo del proyecto.
Reconocimiento de la utilidad de filtrar seales digitales y de la
separacin en bandas de frecuencias.
Mayor conocimiento de las funciones de una FPGA y mayor
acercamiento a la programacin en Verilog
Utilidad de las experiencias previas en el curso para el desarrollo del
proyecto