lectronique Numrique

2me partie du cours PHYS-F-314

G. de Lentdecker et K. Hanson
Universit Libre de Bruxelles
Service de physique des particules lmentaires

La grande image

Ma mission est vous donner un premier pas dans la

direction de construire les circuit dune nature numrique.
Ayant compris les ides en papier , nous allons faire les
exemples rels dans la partie labo de ce cours.
Ces circuits semblent diffrents que leurs homologues
analogiques
O bien construit ils se conduisent dans une manire
dtermine : au cause de cela, cest possible de faire les circuits
de la complexit presque incomprhensible (le CPU Intel de
vos portables contient plus de 109 !!
lart reste dans lorganisation des milliers des tats (millions?)
Nanmoins il y a les gotchas aussi en format digital :
concurrences critiques, les impulsions avorton (en anglais
runt pulses ),

Background
On va voir que les circuits digitaux sont composs des transistors
Mais, ils restent dans une de deux tats: haut ou bas (ou marche et arrt
ou on et off ou 1 et 0) dehors lendroit linaire o les petits fluctuations
lentre nentrane pas un changement dtat immunit de bruit.
Les circuits numriques sont diviss en deux groups importants :
Logique combinatoire : ltat OUT dune porte est dtermin par ltat dun
ou plus des entres. Ce group inclut les fonctions AND, OR, NOT,
Logique squentielle : ltat OUT dune porte est tributaire des entres et
ltat prcdent de la porte. Ce group contient les flip-flops et les mmoires.

Nous commenons avec les portes discrtes qui sont encore disponible
dans les botiers des circuits intgrs en format DIN (utiles pour les
montages exprimentaux). Or, il est plus en plus ordinaire dutiliser la
logique programme pour tout sauf les plus basique des circuits. Ici,
vous auriez le choix entre dessiner la schma ou dcrire le circuit en une
langue VHDL ou Verilog quest trs semblable crire un code en
C. Nous brosserons ce sujet plus tard.
Mme si vous ne jamais utiliserez les portes discrtes je pense que vous
trouverez quayant une bonne comprhension de lopration des formes
discrtes donne une fondation solide sur la logique programme.

LOGIQUE COMBINATOIRE

Le BJT comme linterrupteur

Considrons le schma suivant

Quand S1 est ferm, la base de Q1 est mass IC=0 X1

est pas allum. En ouvrant S1 le base de Q1 slve jusqu'
un diode drop au-dessus de la masse. Le courant de la base
est fix par R1:
(5V-0.7V)/500 = 9 mA

IC I B 900 mA
On peut demander la raison dutiliser Q1 o S1 aurait bien
fonctionn. Cet exemple est un peu factice; dhabitude on
souhaite davoir linterrupteur rgle par une tension.

Voir galement la diapositive N 7 des notes chapitre 3

S1 Ferm

S1 Ouvert

VB

0V

920 mV

VC

5V

320 mV

I(X1)

0A

187 mA

Notez que je dois fournir 9 mA la base pour entrer lendroit

satur ; cest un des raisons que MOSFETs sont preferable

FET interrupteur
FETs sont trs plus faciles dutiliser en tant que les interrupteurs. Si la grille est plus base que VT (ici proche de 2
V), en voyant le drain, on voit une rsistance trs grand, O(1 G ou plus). Lors la grille est plus haut que la
rsistance entre le drain et la source est petite (mais pas zero!) linterrupteur est ouvert.

une tension de 4 V grille, illustr ici, lintensit ID est

200 mA (voir la graphique de la fiche technique
droite), la tension en travers la lampe est 5V, est la
VDS est 5V. Jai interpos la rsistance 10 en ordre
que lintensit ne dpasserait pas la point o la lampe
serait dtruise.

I(VDS) pour le MOSFET ZVN3306A

n-channel MOS

NMOS inverseur

Volts

Cest si simple que je sois sr que tu veux faire une porte inverseur du MOSFET dans cette faon:
20
18
16
14
12
10
8
6
4
2
0

0.5

1
1.5
Time (microseconds)

2.5

Bien, mais as tu considr leffet secondaire dayant Q1 dans ltat ON? Note que la dissipation de la puissance en
R1 est forte: 150 mW. Pas trs problmatique de seul, or si on souhaite construire un microprocesseur avec millions
des ces portes imagine! Cette technologie sappelle NMOS (n-channel MOSFET) et il a t trs populaire dans les
annes 70 et 80 car il tait possible datteindre une trs forte densit des transistors en utilisant les moyennes de
fabrication industrielle des semi-conducteurs cette poque.
Heureusement, il existe un meilleure mthode dorganiser les FETs

CMOS
CMOS (complmentaire MOS) utilise une paire de MOS (un de canal p et un de
canal n) . Rappelle que le canal-p sagit comme le canal n lenvers: si la grille
de Q1 est plus ngative que la source (ici branch VDD attention !) il souvre.
Si point A est la terre (et au-dessous la VT de Q2) puis Q1 est ouvert et Q2 est
ferm Y est VDD. Dautre part si A est VDD puis Q1 est ferm et Q2 est
ouvert Y est la terre. Notez bien que:
Dans la condition statique o A reste soit la terre soit VDD il ny a pas la
dissipation de puissance.
Pendant le changement les deux transistors sont ouverts qui entrane un
chemin de rsistance basse entre VDD et la terre. En consquence, la
puissance dissipe par le logique CMOS est lie la frquence dhorloge.

CMOS NOR
Ici cest montr gauche les FETs mises en uvre comme la
fonction NOR . Le chemin VDD est uniquement ouvert si les
deux p-MOS Q1 et Q2 sont ON (A et B sont LOW) lorsque les
interrupteurs parallels Q3 et Q4 sont ferms. Si A ou B sont
HIGH, Q1/Q2 sont ferms et Q3 ou Q4 est ouvert .
Llectricit statique et CMOS
Malgr les advantages CMOS a une susceptibilit fondamentale
llectricit statique. En simplement touchant un MOSFET peut
le dtruire.

Portes numriques
NOT / Inverseur

NAND

NOR

XOR (Exclusive OR)

(AB)

74x00

Quad NAND

74x02

Quad NOR

74x03

Quad NAND open drain

74x04

Hex inverter (NOT)

(A+B)

74x08

Quad AND

74x10

Triple 3-input NAND

74x11

Triple 3-input AND

74x86

Quad 2-input XOR

AB

7400 srie circuits intgrs portes simples

Familles des portes logiques

TTL

CMOS

Alimentation (VCC)

4.75 5.25 Volts

4000B : +3 V +15 V
74HCx : +2 V +6 V
74LVx : 1.8 V 3.3 V

Entre

Un entre LOW agit en tant quune source

dintensit; les portes connectes doivent
pouvoir absorber cet intensit.

CMOS prsente trs haut Zin en entre : il ny a pas

lintensit qui entre ni sort .

Sortie

Low is saturated transistor to ground. High

is Darlington follower 2 diode drops below
VCC

CMOS peut tirer la sortie trs proche au GND ou VCC

Vitesse

100 MHz

74HCx : 100 MHz

> 200 MHz

Fanout

2 to 10

Beaucoup plus grand dunit : limit par la capacitance

pour les circuits o la vitesse est requises

CMOS est devenu le choix pour tous les applications. On encore voit les rfrences aux signaux TTL mais presque
toujours il signifie quil est la logique CMOS avec les niveaux typiques de TTL, soit 0 et 5 Volts.
En outre de TTL et CMOS il y a autres familles mais ils sont utiliss dans les circonstances spciaux:
LVDS (low voltage differential signaling) : pour les interconnexions de haut dbit (distribution dhorloges, par
exemple)
LVPECL (low voltage positive ECL) : connexions en srie, tel que GBIC
SSTL : populaire pour les interconnexions entre la logique et DRAM

10

Les niveaux logiques

TTL

5V CMOS

3.3V CMOS

VIH

2.0 V

3.5 V

2.4 V

VIL

0.8 V

1.5 V

0.9 V

VOH

2.4 V

4.9 V

3.2 V

VOL

0.4 V

0.1 V

0.1 V

VIH

est la tension minimale que la porte logique

considre comme HIGH lentre,

VIL

est la tension maximale que la porte

logique considre comme LOW lentre,

VOH

est la tension minimale la sortie de la

porte pour ltat HIGH,

VOL

est la tension maximale la sortie de la

porte pour ltat LOW

7
6

Volts

5
4

VIH

VIL

VOH
VOL

1
0
2

2.5

3.5

4.5

5.5

VCC (Volts)

11

Sortie drain ouvert / collecteur ouvert et 3-state

Le drain (CMOS) ou le collecteur (bipolaire) peut tre laiss
ouvert pour les applications spciaux tel que wired OR ou
multipoint IRQ lignes o plusieurs priphriques veulent parler
au CPU une broche. Notez bien le astrisque dans le symbole.
A
B

On doit rappeler de brancher une

rsistance pull-up qui dhabitude
est entre 500 et 10 k.

Sortie trois tats (tri-state logic)

Plus modern cest logique tri-state o un signal de control
(souvent appel OE pour output enable ou CS pour
chip select et normalement ils sont active low . Si la sortie
est coupe, puis il prsent un impdance trs haut, essentiellement
agissant comme un interrupteur ouvert:

LSTTL NAND avec le collecteur ouvert

12

Les nombres binaires et hexadcimals

Vous avez, sans doute, rflchi quon puisse reprsenter un nombre entier dans une porte numrique par lassociation: soit
logique HI = 1 et logique LO = 0, soit linverse. Adopterons la convention que 1 est HI et 0 est LO sauf avis contraire.
Dailleurs, on peut en gnral composer nimporte nombre entier par la composition dun rang de portes, en interprtant
lensemble comme un nombre binaire.
Par exemple, supposons que nous avons la squence de 4
registres avec HI LO HI LO. Cela reprsente le nombre
binaire 1010 qui est 10 (dix) en dcimal. Notez bien que
le sens MSB gauche cest normalement le cas, mais
malheureusement nest pas universal: cest possible de
linterpreter en tant que 5!
Binaire

Dcimal
sign

Dcimal
pas sign

Hex

0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

0
1
2
3
4
5
6
7
-8
-7
-6
-5
-4
-3
-2
-1

0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F

1010bin 1 8 0 4 1 2 0 1 10dec

Signed and unsigned

Il y a plus quune convention pour reprsenter les nombres ngatives mais
presque tout le monde utilise le systme complment deux d sa
gnralit: on forme un nombre ngatif en le dduisant dun nombre plus
grand qui est une puissance de 2. Laquelle puissance? Dhabitude il est
prcis par le largeur de la registre. Notez bien:
Le bit de poids fort toujours indice le signe: 1 est toujours un nombre
negatif et 0 est toujours un nombre positif,
Le complment 2 est pris par inverser le nombre, puis additionner 1.

Hexadcimal
Bien quil est difficile de commuter entre les reprsentations binaires et
dcimales, il existe une reprsentation intermdiaire en base 16 qui est
pratique. Ici, chaque group de 4 bits peut etre ecris en tant quun digit hex:
0110 1011 0010 0111 1111 0100 1100 0001 = 0x6B27F4C1 = 1.797.780.673
13

Les identits logiques et la loi de DeMorgan

A

AB

AB

A+B

A+B

En considrant la table gauche on vrifie le loi de

DeMorgan:
(AB) = A+B,
et
(A+B) = AB
Il suit que toute logique peut tre fait de quelque
amalgame des portes NAND ou NOR. Nous allons
voir que les portes squentielles galement se
composent des portes NAND (ou NOR), ainsi il
serait possible construire un ordinateur des portes
NANDs !

1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
17.
18.
19.
20.
21.

ABC = (AB)C = A(BC)

AB = BA
AA = A
A1 = A
A0 = 0
A(B+C) = AB + AC
A + AB = A
A + BC = (A + B)(A + C)
A + B + C = (A + B) + C = A + (B + C)
A+B=B+A
A+A=A
A+1=1
A+0=A
(A) = A
1 = 0
0 = 1
A + A = 1
AA = 0
A + AB = A + B
(A + B) = AB
(AB) = A + B

14

Multiplexeurs
2-input Muxer

Y AS BS

Un multiplexeur fait une slection parmi N

entres rgle par une ou plus slecteurs. Ici
la droite est une ralisation avec 2 entres
et un slecteur.
Les multiplexeurs sont utils dans le cas rare
o on doit mettre en uvre une table de
vrit arbitraire.

4-input Muxer

Y AS0 S1 BS0 S1 C S0S1 DS0S1

S0

S1

Il y a (au moins) 2 voies pour ltendre :

Par crer un arbre des 3 blocs rpts
du modle ci-dessus o X2.A = C &
X2.B = D et X1.S & X2.S = S0 et
X3.S = S1
Cest plus efficace de construire la
logique directement mais le nombre des
portes saccrot en tant que 2N

15

Dcodeurs et Encodeurs
Un dcodeur prend un de N entres et met le bit correspondant un de 2N sorties. Cest utile pour activer une partie
de le circuit en fonction dun tat tenu dans un compteur, par exemple. La logique est exactement quivalent le 4entre muxer avant.

S0

S1

A S0 S1

B S0 S1

C S0S1

D S0S1

Lencodeur fait lopposite : il prend plusieurs entres et rpond avec la position de le plus fort bit en binaire. Ici est la
table de vrit pour 3 entres . Il nest pas trs difficile de gnraliser . Les encodeurs sont utiliss en le convertisseur
analogique numrique .

Y0

Y1

Y0 AB'C ((AB')' C' )'

Y1 B C (B' C' )'

1
16

Laddition avec portes numriques

Prenons le problme suivant pour additionner 2 nombres binaires. Faites la chose ordinaire en additionnant les
numraux dcimaux

0110
+0101
---1011

A (6)
B (5)
11 !

Vraiment cest plus facile. Il reste dcrire la table de vrit ici A et B sont les bits et C reprsente le carry bit

Cin

Cout

Q A B Cin

Cout AB Cin (A B)'

or
Cout AB Cin (A B)

Le dernier expression est plus efficace car il

rutilise le rsultat de le XOR, donc, on a
besoin une porte moins

17

Simple 2-bit full adder from discrete gates

18