UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

PRIMERO GRUPO 1

HORA

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

7:00 8:00

Clculo Diferencial
A18
Ing. Raquel Miranda

Antropologa Cristiana
A18
Lic. talo Jumbo

Clculo Diferencial
A18
Ing. Raquel Miranda

Diseo Asistido por

Computador (CAD)
CECASIS
Ing. Alejandra Fernndez
Diseo Asistido por
Computador (CAD)
CECASIS
Ing. Alejandra Fernndez
Clculo Diferencial
A18
Ing. Raquel Miranda

Tcnicas de Expresin
A18
Dra. Lucia Toro

8:00 9:00

Laboratorio de
matemticas
Ing. Ricardo Zapata
Ing. William Oate
Laboratorio de
matemticas
Ing. Ricardo Zapata
Ing. William Oate
lgebra Lineal
A18
Ing. Lenin Aucatoma

Tcnicas de Expresin
A18
Dra. Lucia Toro

Antropologa Cristiana
A18
Lic. talo Jumbo

Laboratorio de
matemticas
Ing. William Oate

Clculo Diferencial
A18
Ing. Raquel Miranda

lgebra Lineal
A18
Ing. Lenin Aucatoma

Clculo Diferencial
A18
Ing. Raquel Miranda

Laboratorio de
matemticas
Ing. William Oate

Clculo Diferencial
A18
Ing. Raquel Miranda

Qumica
A18
Ing. Daniela Garca

Qumica
A18
Ing. Daniela Garca

lgebra Lineal
A18
Ing. Lenin Aucatoma

Laboratorio de
matemticas
Ing. Raquel Miranda

Qumica
A18
Ing. Daniela Garca

Qumica
A18
Ing. Daniela Garca

lgebra Lineal
A18
Ing. Lenin Aucatoma

Laboratorio de
matemticas
Ing. Raquel Miranda

9:00 10:00

10:00 11:00

Diseo Asistido por

Computador (CAD)
CECASIS
Ing. Alejandra Fernndez
Diseo Asistido por
Computador (CAD)
CECASIS
Ing. Alejandra Fernndez
Educacin Fsica

11:00 12:00

Educacin Fsica
12:00 13:00

Nota:
1.
2.
3.

AULA: A18, CECASIS

SABADO

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA
13:30 14:30

14:30 15:30

PRIMERO GRUPO 1

LUNES

AULA: A18, CECASIS

MARTES

MIRCOLES

JUEVES

VIERNES

SABADO

Tcnicas de
Investigacin
A18
Dra. Lucia Toro
Tcnicas de
Investigacin
A18
Dra. Lucia Toro

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

PRIMERO GRUPO 2

HORA

LUNES

MARTES

7:00 8:00

Clculo Diferencial
A19
Ing. Alejandra Fernndez

Clculo Diferencial
A19
Ing. Alejandra Fernndez

8:00 9:00

Clculo Diferencial
A19
Ing. Alejandra Fernndez
Educacin Fsica

9:00 10:00

11:00 12:00

12:00 13:00

MIRCOLES

Diseo Asistido por

Computador (CAD)
CECASIS
Ing. Juan Pablo Tamayo
Diseo Asistido por
Clculo Diferencial
Computador (CAD)
A19
CECASIS
Ing. Alejandra Fernndez
Ing. Juan Pablo Tamayo
Qumica
lgebra Lineal
A19
A19
Ing. Christian Lpez
Ing. Eduardo Torres

JUEVES

VIERNES

SABADO

Clculo Diferencial
A19
Ing. Alejandra Fernndez
Clculo Diferencial
A19
Ing. Alejandra Fernndez
Tcnicas de Expresin
A29
Dra. Luca Toro

Qumica
A19
Ing. Christian Lpez

Educacin Fsica

Qumica
A19
Ing. Christian Lpez

lgebra Lineal
A19
Ing. Eduardo Torres

Tcnicas de Expresin
A29
Dra. Luca Toro

Qumica
A19
Ing. Christian Lpez

Diseo Asistido por

Computador (CAD)
CECASIS
Ing. Juan Pablo Tamayo
Diseo Asistido por
Computador (CAD)
CECASIS
Ing. Juan Pablo Tamayo

Laboratorio de
matemticas
Ing. Ricardo Zapata
Ing. William Oate
Laboratorio de
matemticas
Ing. Ricardo Zapata
Ing. William Oate

Tcnicas de
Investigacin
A29
Dra. Luca Toro
Tcnicas de
Investigacin
A29
Dra. Luca Toro

Antropologa Cristiana
A30
Lic. Ramiro Rubio

lgebra Lineal
A19
Ing. Eduardo Torres

Antropologa Cristiana
A30
Lic. Ramiro Rubio

lgebra Lineal
A19
Ing. Eduardo Torres

10:00 11:00

Nota:
1.
2.
3.

AULA: A19, A29, A30, CECASIS

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

PRIMERO GRUPO 2

AULA: A19, A29, A30, CECASIS

HORA

LUNES

MARTES

13:30 14:30

Laboratorio de matemticas
Fis. Edison Pachacama

Laboratorio de
matemticas
Ing. Juan Pablo Tamayo

14:30 15:30

Laboratorio de matemticas
Fis. Edison Pachacama

Laboratorio de
matemticas
Ing. Juan Pablo Tamayo

MIRCOLES

JUEVES

VIERNES

SABADO

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

PRIMERO GRUPO 3

AULA: A18, A20, A33 CECASIS

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Diseo Asistido por

Computador (CAD)
CECASIS
Ing. Patricio Quitiaquez
Diseo Asistido por
Computador (CAD)
CECASIS
Ing. Patricio Quitiaquez
Qumica
A18
Ing. Lucero Serrato

Diseo Asistido por

Computador (CAD)
CECASIS
Ing. Patricio Quitiaquez
Diseo Asistido por
Computador (CAD)
CECASIS
Ing. Patricio Quitiaquez
Educacin Fsica

Clculo Diferencial
A18
Ing. Raquel Miranda

Clculo Diferencial
A20
Ing. Raquel Miranda

Tcnicas de Expresin
A20
Dra. Luca Toro

Clculo Diferencial
A18
Ing. Raquel Miranda

Clculo Diferencial
A20
Ing. Raquel Miranda

Tcnicas de Expresin
A20
Dra. Luca Toro

Tcnicas de
Investigacin
A33
Lic. Vanessa Vanegas

Antropologa Cristiana
A20
Lic. Santiago Quishpe

Qumica
A18
Ing. Lucero Serrato

Educacin Fsica

10:00 11:00

Tcnicas de
Investigacin
A33
Lic. Vanessa Vanegas

Antropologa Cristiana
A20
Lic. Santiago Quishpe

11:00 12:00

Clculo Diferencial
A18
Ing. Raquel Miranda

lgebra Lineal
A20
Ing. Junior Figueroa

Qumica
A20
Ing. Lucero Serrato

Laboratorio de
matemticas
Ing. Ricardo Zapata
Ing. William Oate
Fis. Patricio Nuez
Laboratorio de
matemticas
Ing. Ricardo Zapata
Ing. William Oate
Fis. Patricio Nuez
lgebra Lineal
A20
Ing. Junior Figueroa

12:00 13:00

Clculo Diferencial
A18
Ing. Raquel Miranda

lgebra Lineal
A20
Ing. Junior Figueroa

Qumica
A20
Ing. Lucero Serrato

lgebra Lineal
A20
Ing. Junior Figueroa

7:00 8:00

8:00 9:00

9:00 10:00

Nota:
1.
2.
3.

SABADO

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA

PRIMERO GRUPO 3

LUNES

AULA: A18, A20, A33 CECASIS

MARTES

MIRCOLES

13:30 14:30

Laboratorio de
matemticas
Ing. Juan Pablo Tamayo

14:30 15:30

Laboratorio de
matemticas
Ing. Juan Pablo Tamayo

JUEVES

VIERNES

SABADO

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

PRIMERO GRUPO 4
LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Educacin Fsica

Laboratorio de
matemticas
Ing. Ricardo Zapata
Ing. William Oate
Laboratorio de
matemticas
Ing. Ricardo Zapata
Ing. William Oate
Clculo Diferencial
A20
Ing. Walter Taipe

Qumica
A22
Ing. Daniela Garca

lgebra Lineal
A23
Ing. Lenin Aucatoma

Qumica
A22
Ing. Daniela Garca

lgebra Lineal
A23
Ing. Lenin Aucatoma

Diseo Asistido por

Computador (CAD)
CECASIS
Ing. Eduardo Torres
Diseo Asistido por
Computador (CAD)
CECASIS
Ing. Eduardo Torres
lgebra Lineal
A19
Ing. Lenin Aucatoma

Diseo Asistido por

Computador (CAD)
CECASIS
Ing. Ren Quitiaquez
Diseo Asistido por
Computador (CAD)
CECASIS
Ing. Ren Quitiaquez
Antropologa Cristiana
A21
Lic. Manolo Acosta

Clculo Diferencial
A20
Ing. Walter Taipe

Antropologa Cristiana
A21
Lic. Manolo Acosta

Clculo Diferencial
A20
Ing. Walter Taipe

Clculo Diferencial
A23
Ing. Walter Taipe

lgebra Lineal
A19
Ing. Lenin Aucatoma

Clculo Diferencial
A23
Ing. Walter Taipe

Tcnicas de
Investigacin
A19
Lic. Enith Marcillo
Tcnicas de
Investigacin
A19
Lic. Enith Marcillo

Diseo Asistido por

Computador (CAD)
CECASIS
Ing. Eduardo Torres
Diseo Asistido por
Computador (CAD)
CECASIS
Ing. Eduardo Torres
Tcnicas de Expresin
A23
Dra. Luca Toro

7:00 8:00

Educacin Fsica
8:00 9:00

9:00 10:00

10:00 11:00

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

AULA: A19, A20, A21, A22, A23 CECASIS

SABADO

Clculo Diferencial
A20
Ing. Walter Taipe

Tcnicas de Expresin
A23
Dra. Luca Toro

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA

PRIMERO GRUPO 4

LUNES

AULA: A19, A20, A21, A22, A23 CECASIS

MARTES

MIRCOLES

JUEVES

13:30 14:30

Laboratorio de
matemticas
Ing. Alejandra Fernndez

Laboratorio de
matemticas
Ing. Lenin Aucatoma

14:30 15:30

Laboratorio de
matemticas
Ing. Alejandra Fernndez

Laboratorio de
matemticas
Ing. Lenin Aucatoma

VIERNES

SABADO

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEGUNDO GRUPO 1

AULA: A21, A22, BLOQUE C, CECASIS

HORA

LUNES

MARTES

7:00 8:00

Clculo Integral
A20
Fs. Edison Pachacama

8:00 9:00

Clculo Integral
A20
Fs. Edison Pachacama

MIRCOLES

JUEVES

VIERNES

Esttica
A22
Ing. Juan Pablo Tamayo

Circuitos Elctricos I
A21
Ing. William Montalvo

Esttica
A21
Ing. Juan Pablo Tamayo

Esttica
A22
Ing. Juan Pablo Tamayo

Circuitos Elctricos I
A21
Ing. William Montalvo

Esttica
A21
Ing. Juan Pablo Tamayo

9:00 10:00

Programacin I
CECASIS
Ing. Jhonny Barrera

Circuitos Elctricos I
A21
Ing. William Montalvo

Instalaciones Civiles
A21
Ing. Vinicio Tapia

11:00 12:00

Circuitos Elctricos I
BLOQUE C
Ing. William Montalvo

Clculo Integral
A21
Fs. Edison Pachacama

Instalaciones Civiles
A23
Ing. Vinicio Tapia

Esttica (LAB FIS)

A21
Ing. Juan Pablo Tamayo

Espiritualidad Juvenil
Salesiana
A21
Lic. E. Paucar
Espiritualidad Juvenil
Salesiana
A21
Lic. E. Paucar
Programacin I
CECASIS
Ing. Jhonny Barrera

10:00 11:00

Programacin I
CECASIS
Ing. Jhonny Barrera

Circuitos Elctricos I
A21
Ing. William Montalvo

Instalaciones Civiles
A21
Ing. Vinicio Tapia

12:00 13:00

Circuitos Elctricos I
BLOQUE C
Ing. William Montalvo

Clculo Integral
A21
Fs. Edison Pachacama

Instalaciones Civiles
A23
Ing. Vinicio Tapia

Esttica (LAB FIS)

A21
Ing. Juan Pablo Tamayo

Programacin I
CECASIS
Ing. Jhonny Barrera

Nota:
1.
2.
3.

SABADO

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA
13:30 14:30

14:30 15:30

SEGUNDO GRUPO 1

LUNES

AULA: A21, A22, BLOQUE C, CECASIS

MARTES

MIRCOLES

JUEVES

VIERNES

SABADO

Laboratorio Instalaciones
Civiles
BLOQUE C
Ing. Vinicio Tapia
Laboratorio Instalaciones
Civiles
BLOQUE C
Ing. Vinicio Tapia

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEGUNDO GRUPO 2

AULA: A21, A22, A32 CECASIS, BLOQUE C

HORA

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

7:00 8:00

Esttica (LAB FIS)

A32
Ing. Juan Pablo Tamayo

Clculo Integral
A23
Fs. Edison Pachacama

Clculo Integral
A21
Fs. Edison Pachacama

Circuitos Elctricos I
BLOQUE C
Ing. Carlos Pillajo

Instalaciones Civiles
A22
Ing. Vinicio Tapia

8:00 9:00

Esttica (LAB FIS)

A32
Ing. Juan Pablo Tamayo

Clculo Integral
A23
Fs. Edison Pachacama

Clculo Integral
A21
Fs. Edison Pachacama

Circuitos Elctricos I
BLOQUE C
Ing. Carlos Pillajo

Instalaciones Civiles
A22
Ing. Vinicio Tapia

9:00 10:00

Programacin I
CECASIS
Ing. Renato Cumbal

Circuitos Elctricos I
A22
Ing. Carlos Pillajo

Esttica
A22
Ing. Juan Pablo Tamayo

10:00 11:00

Programacin I
CECASIS
Ing. Renato Cumbal

Circuitos Elctricos I
A22
Ing. Carlos Pillajo

Programacin I
CECASIS
Ing. Renato Cumbal

11:00 12:00

Circuitos Elctricos I
A22
Ing. Carlos Pillajo

Esttica
A21
Ing. Juan Pablo Tamayo

Espiritualidad Juvenil
Salesiana
A22
Lic. Ramiro Rubio
Espiritualidad Juvenil
Salesiana
A22
Lic. Ramiro Rubio
Instalaciones Civiles
A22
Ing. Vinicio Tapia

12:00 13:00

Circuitos Elctricos I
A22
Ing. Carlos Pillajo

Esttica
A21
Ing. Juan Pablo Tamayo

Instalaciones Civiles
A22
Ing. Vinicio Tapia

Nota:
1.
2.
3.

SABADO

Esttica
A22
Ing. Juan Pablo Tamayo
Programacin I
CECASIS
Ing. Renato Cumbal

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA
13:30 14:30

14:30 15:30

SEGUNDO GRUPO 2

LUNES

AULA: A21, A22, A32 CECASIS, BLOQUE C

MARTES

MIRCOLES

JUEVES

VIERNES

SABADO

Laboratorio Instalaciones
Civiles
BLOQUE C
Ing. Erick Peaherrera
Laboratorio Instalaciones
Civiles
BLOQUE C
Ing. Erick Peaherrera

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

7:00 8:00

8:00 9:00

9:00 10:00

10:00 11:00

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

TERCERO GRUPO 1
LUNES
Probabilidad y Estadstica
A21
Ing. Lenin Aucatoma
Probabilidad y Estadstica
A21
Ing. Lenin Aucatoma

AULA: A21, A22, A23, A32, CECASIS, BLOQUE C

MARTES
Dinmica I
(LAB)
LAB. FSICA
Dinmica I
(LAB)
LAB. FSICA

Laboratorio Circuitos
Elctricos II
Bloque C
Ing. Carlos Pillajo
Laboratorio Circuitos
Elctricos II
Bloque C
Ing. Carlos Pillajo
Clculo Vectorial
A21
Fs. Patricio Nez
Clculo Vectorial
A21
Fs. Patricio Nez

Circuitos Elctricos II
A22
Ing. Carlos Pillajo
Circuitos Elctricos II
A22
Ing. Carlos Pillajo

MIRCOLES

JUEVES

VIERNES

Circuitos Elctricos II
BLOQUE C
Ing. Carlos Pillajo

Probabilidad y Estadstica
A23
Ing. Lenin Aucatoma

Programacin II
CECASIS
Ing. Renato Cumbal

Circuitos Elctricos II
BLOQUE C
Ing. Carlos Pillajo

Probabilidad y Estadstica
A23
Ing. Lenin Aucatoma

Programacin II
CECASIS
Ing. Renato Cumbal

Dinmica I
A23
Ing. Csar Gaguancela

Dinmica I
A23
Ing. Csar Gaguancela

Dinmica I
A23
Ing. Csar Gaguancela

Dinmica I
A23
Ing. Csar Gaguancela

Programacin II
CECASIS
Ing. Renato Cumbal

Clculo Vectorial
A32
Fs. Patricio Nez

Instalaciones Industriales
A23
Ing. William Montalvo

Programacin II
CECASIS
Ing. Renato Cumbal

Clculo Vectorial
A32
Fs. Patricio Nez

Instalaciones Industriales
A23
Ing. William Montalvo

SABADO

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA
13:30 14:30

14:30 15:30

TERCERO GRUPO 1

LUNES

AULA: A21, A22, A23, A32, CECASIS, BLOQUE C

MARTES

MIRCOLES

JUEVES

VIERNES

SABADO

Laboratorio Instalaciones
Industriales
Bloque C
Ing. William Montalvo
Laboratorio Instalaciones
Industriales
Bloque C
Ing. William Montalvo

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

7:00 8:00

8:00 9:00

9:00 10:00

10:00 11:00

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

TERCERO GRUPO 2

AULA: A22, A23, A24, A27 CECASIS, BLOQUE C

LUNES

MARTES

MIRCOLES

Dinmica I
A22
Ing. Csar Gaguancela

Instalaciones Industriales
A25
Ing. William Montalvo

Circuitos Elctricos II
A27
Ing. Vinicio Tapia

Dinmica I
A22
Ing. Csar Gaguancela

Instalaciones Industriales
A25
Ing. William Montalvo

Circuitos Elctricos II
A27
Ing. Vinicio Tapia

JUEVES
Dinmica I
(LAB)
LAB. FSICA
Dinmica I
(LAB)
LAB. FSICA

Circuitos Elctricos II
A22
Ing. Vinicio Tapia

Clculo Vectorial
A23
Fs. Patricio Nez

Programacin II
CECASIS
Ing. Renato Cumbal

Circuitos Elctricos II
A22
Ing. Vinicio Tapia

Clculo Vectorial
A23
Fs. Patricio Nez

Programacin II
CECASIS
Ing. Renato Cumbal

Programacin II
CECASIS
Ing. Renato Cumbal
Programacin II
CECASIS
Ing. Renato Cumbal

Laboratorio Circuitos
Elctricos II
BLOQUE C
Ing. Vinicio Tapia
Laboratorio Circuitos
Elctricos II
BLOQUE C
Ing. Vinicio Tapia

Laboratorio Instalaciones
Industriales
Bloque C
Ing. Erick Peaherrera
Laboratorio Instalaciones
Industriales
Bloque C
Ing. Erick Peaherrera

VIERNES

SABADO

Clculo Vectorial
A24
Fs. Patricio Nez
Clculo Vectorial
A24
Fs. Patricio Nez

Dinmica I
A24
Ing. Csar Gaguancela
Dinmica I
A24
Ing. Csar Gaguancela

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

CUARTO GRUPO 1
LUNES

AULA: A22, A23, A24, A27 CECASIS, BLOQUE C

MARTES

MIRCOLES

JUEVES

VIERNES

SABADO

7:00 8:00

8:00 9:00

9:00 10:00

10:00 11:00

Pensamiento Social de la
Iglesia
Lic. talo Jumbo
A26
Pensamiento Social de la
Iglesia
Lic. talo Jumbo
A26

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

CUARTO GRUPO 1
LUNES

AULA: BLOQUE C
MARTES

MIRCOLES

JUEVES

VIERNES

SABADO

Teora Electromagntica
I (LAB)
13:30 14:30
LAB. FSICA
Teora Electromagntica
I (LAB)
14:30 15:30
LAB. FSICA

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

7:00 8:00

8:00 9:00

9:00 10:00

10:00 11:00

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

CUARTO GRUPO 2

AULA: A23, A24, A25, A26, LAB. FIS., BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

Pensamiento Social
Lic. talo Jumbo
A23

Mtodos Numricos
Ing. Vinicio Tapia
A26

Electrnica Analgica I
Ing. Luis Oate
A26

Dinmica II
Ing. Juan. P. Tamayo
A26

Pensamiento Social
Lic. talo Jumbo
A23

Mtodos Numricos
Ing. Vinicio Tapia
A26

Electrnica Analgica I
Ing. Luis Oate
A26

Dinmica II
Ing. Juan. P. Tamayo
A26

Teora Electromagntica
I
Fs. Edison Pachacama
A25
Teora Electromagntica
I
Fs. Edison Pachacama
A25

Teora Electromagntica
I (LAB)

Electrnica Analgica I
Ing. Luis Oate
A24

Dinmica II
Ing. Juan. P. Tamayo
A25

Ecuaciones Diferenciales
Ing. Raquel Miranda
A26

Electrnica Analgica I
Ing. Luis Oate
A24

Dinmica II
Ing. Juan. P. Tamayo
A25

Ecuaciones Diferenciales
Ing. Raquel Miranda
A24
Ecuaciones Diferenciales
Ing. Raquel Miranda
A24

LAB. FSICA
Teora Electromagntica
I (LAB)
LAB. FSICA
Teora Electromagntica
I
Fs. Edison Pachacama
A25
Teora Electromagntica
Ecuaciones Diferenciales
I
Ing. Raquel Miranda
Fs. Edison Pachacama
A26
A25

VIERNES

SABADO

Teora Electromagntica
I
Fs. Edison Pachacama
A26
Teora Electromagntica
I
Fs. Edison Pachacama
A26
Mtodos Numricos
Ing. Vinicio Tapia
A26
Mtodos Numricos
Ing. Vinicio Tapia
A26
Electrnica Analgica I
Ing. Luis Oate
Bloque C
Electrnica Analgica I
Ing. Luis Oate
Bloque C

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

QUINTO GRUPO 1

AULA: A24, A25, A26, A27, LAB. FIS., BLOQUE C, BLOQUE H

HORA

LUNES

MARTES

7:00 8:00

Electrnica Analgica II
Ing. Luis Oate
A24

8:00 9:00

JUEVES

VIERNES

Electrnica Digital
Ing. Roberto Prez
A27

Seales y Sistemas
Ing. Carlos Cuichn
A26

Mquinas Elctricas I
Ing. Hamilton Nez
A27

Electrnica Analgica II
Ing. Luis Oate
A24

Electrnica Digital
Ing. Roberto Prez
A27

Seales y Sistemas
Ing. Carlos Cuichn
A26

Mquinas Elctricas I
Ing. Hamilton Nez
A27

Matemticas Avanzadas
Ing. Carlos Cuichn

Electrnica Analgica II
Ing. Luis Oate
A26

Matemticas Avanzadas
Ing. Carlos Cuichn
A27

Fsica Moderna
Fs. Patricio Nez
A26

Electrnica Digital
Ing. Roberto Prez
A27

Matemticas Avanzadas
Ing. Carlos Cuichn
A25

Electrnica Analgica II
Ing. Luis Oate
A26

Matemticas Avanzadas
Ing. C. Cuichn
A27

Fsica Moderna
Fs. Patricio Nez
A26

Electrnica Digital
Ing. Roberto Prez
A27

11:00 12:00

Mquinas Elctricas I
(LAB)

Seales y Sistemas
Ing. Carlos Cuichn
A26

Mquinas Elctricas I
Ing. Hamilton Nez
A27

Electrnica Analgica II
Ing. Luis Oate
A26

Fsica Moderna
Fs Patricio Nez
A27

12:00 13:00

BLOQUE H
Mquinas Elctricas I
(LAB)

Seales y Sistemas
Ing. Carlos Cuichn
A26

Mquinas Elctricas I
Ing. Hamilton Nez
A27

Electrnica Analgica II
Ing. Luis Oate
A26

Fsica Moderna
Fs. Pstricio Nez
A27

9:00 10:00

10:00 11:00

MIRCOLES

SABADO

BLOQUE H

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

QUINTO GRUPO 1

AULA: BLOQUE C, LAB. FSICA, BLOQUE H

HORA

LUNES

MARTES

MIRCOLES

13:30 14:30

Mquinas Elctricas I
(LAB)
BLOQUE H

Fsica Moderna
(LAB)

Electrnica Digital
(LAB)
BLOQUE C

14:30 15:30

Mquinas Elctricas I
(LAB)
BLOQUE H

LAB. FSICA
Fsica Moderna
(LAB)

JUEVES

VIERNES

SABADO

Electrnica Digital
(LAB)
BLOQUE C

LAB. FSICA
15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

AULA: A28, LAB. FIS., BLOQUE C

HORA

LUNES

MARTES

MIRCOLES

7:00 8:00

Electrnica Analgica II
Ing. Hamilton Nez
A25

Electrnica Digital
Ing. Carlos Pillajo
A28

Seales y Sistemas
Ing. Carlos Cuichn
A28

Mquinas Elctricas I
Ing. William Montalvo
A28

8:00 9:00

Electrnica Analgica II
Ing. Hamilton Nez
A25

Electrnica Digital
Ing. Carlos Pillajo
A28

Seales y Sistemas
Ing. Carlos Cuichn
A28

Mquinas Elctricas I
Ing. William Montalvo
A28

Electrnica Digital
(LAB)
Ing. William Oate
BLOQUE C
Electrnica Digital
(LAB)
Ing. William Oate
BLOQUE C
Matemticas Avanzadas
Ing. Carlos Cuichn
A25

Electrnica Analgica II
Ing. Hamilton Nez
BLOQUE C

Fsica Moderna
Fs. Patricio Nez
A28

Seales y Sistemas
Ing. Carlos Cuichn
A27

Electrnica Digital
Ing. Carlos Pillajo
A28

Electrnica Analgica II
Ing. Hamilton Nez
BLOQUE C

Fsica Moderna
Fs. Patricio Nez
A28

Seales y Sistemas
Ing. Carlos Cuichn
A27

Electrnica Digital
Ing. Carlos Pillajo
A28

Fsica Moderna
Fs Patricio Nez
A27

Mquinas Elctricas I
Ing. William Montalvo
A28

Electrnica Analgica II
Ing. Hamilton Nez
A27

Matemticas Avanzadas
Ing. Carlos Cuichn
A28

Matemticas Avanzadas
Ing. Carlos Cuichn
A25

Fsica Moderna
Fs. Patricio Nez
A27

Mquinas Elctricas I
Ing. William Montalvo
A28

Electrnica Analgica II
Ing. Hamilton Nez
A27

Matemticas Avanzadas
Ing. Carlos Cuichn
A28

9:00 10:00

10:00 11:00

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

QUINTO GRUPO 2
JUEVES

VIERNES

SABADO

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA
13:30 14:30

QUINTO GRUPO 2
LUNES

AULA: LAB. FIS., BLOQUE C, BLOQUE H

MARTES
Mquinas Elctricas I
(LAB)
BLOQUE H

14:30 15:30

Mquinas Elctricas I
(LAB)
BLOQUE H

15:30 16:30

Mquinas Elctricas I
(LAB)
BLOQUE H

16:30 17:30

Mquinas Elctricas I
(LAB)
BLOQUE H

MIRCOLES

JUEVES

VIERNES

SABADO

Fsica Moderna
(LAB)
LAB. FSICA
Fsica Moderna
(LAB)
LAB. FSICA

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEXTO GRUPO 1

AULA: A20, A26, A28, A29, BLOQUE C, CECASIS

HORA

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

7:00 8:00

Sistemas Microprocesados I
Ing. Roberto Prez
A26

Mquinas Elctricas II
Ing. Hamilton Nez
A29

Electrnica de Potencia
Ing. Eduardo Torres
BLOQUE C

Electrnica de Potencia
Ing. Eduardo Torres
CECASIS

8:00 9:00

Sistemas Microprocesados I
Ing. Roberto Prez
A26

Mquinas Elctricas II
Ing. Hamilton Nez
A29

Electrnica de Potencia
Ing. Eduardo Torres
BLOQUE C

Electrnica de Potencia
Ing. Eduardo Torres
CECASIS

9:00 10:00

Teora del Control I

Ing. Junior Figueroa
CECASIS

tica
Lic. talo Jumbo
A28

10:00 11:00

Teora del Control I

Ing. Junior Figueroa
CECASIS

tica
Lic. talo Jumbo
A28

Sistemas
Microprocesados I
Ing. Roberto Prez
CECASIS
Sistemas
Microprocesados I
Ing. Roberto Prez
CECASIS

Sistemas
Microprocesados I
Ing. Roberto Prez
CECASIS
Sistemas
Microprocesados I
Ing. Roberto Prez
CECASIS
Mquinas Elctricas II
Ing. Hamilton Nez
A28
Mquinas Elctricas II
Ing. Hamilton Nez
A28

Teora del Control I

Ing. Junior Figueroa
A29

11:00 12:00

Electrnica de Potencia
Ing. Eduardo Torres
A26

12:00 13:00

Electrnica de Potencia
Ing. Eduardo Torres
A26

Automatizacin
Industrial I
Ing. Johanna Celi
A28
Automatizacin
Industrial I
Ing. Johanna Celi
A28

Automatizacin
Industrial I
Ing. Johanna Celi
CECASIS
Automatizacin
Industrial I
Ing. Johanna Celi
CECASIS

Electrnica de Potencia
(LAB)
Ing. Gustavo Caiza
BLOQUE C
Electrnica de Potencia
(LAB)
Ing. Gustavo Caiza
BLOQUE C

Nota:
1.
2.
3.

SABADO

Teora del Control I

Ing. Junior Figueroa
A29

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA
13:30 14:30

14:30 15:30

15:30 16:30

16:30 17:30

SEXTO GRUPO 1
LUNES

AULA: BLOQUE H
MARTES
Electrnica de Potencia
(LAB)
Ing. Gustavo Caiza
BLOQUE C
Electrnica de Potencia
(LAB)
Ing. Gustavo Caiza
BLOQUE C

MIRCOLES

JUEVES

VIERNES

Automatizacin
Industrial I (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial I (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial I (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial I (LAB)
Ing. Ricardo Zapata
BLOQUE C

Mquinas Elctricas II
(LAB)
BLOQUE H

SABADO

Mquinas Elctricas II
(LAB)
BLOQUE H
Mquinas Elctricas II
(LAB)
BLOQUE H
Mquinas Elctricas II
(LAB)
BLOQUE H

17:30 18:30

18:30 19:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

SEXTO GRUPO 2
LUNES

AULA: A27, 28, 29, 30, BLOQUE C, CECASIS

MARTES

MIRCOLES

7:00 8:00

Mquinas Elctricas II
Ing. Walter Taipe
A30

8:00 9:00

Mquinas Elctricas II
Ing. Walter Taipe
A30

Automatizacin
Industrial I
Ing. Johanna Celi
A30
Automatizacin
Industrial I
Ing. Johanna Celi
A30

JUEVES

VIERNES

9:00 10:00

Teora del Control I

Ing. Hamilton Nez
A27

Mquinas Elctricas II
Ing. Walter Taipe
A29

Teora del Control I

Ing. Hamilton Nez
CECASIS

10:00 11:00

Teora del Control I

Ing. Hamilton Nez
A27

Mquinas Elctricas II
Ing. Walter Taipe
A29

Teora del Control I

Ing. Hamilton Nez
CECASIS

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

SABADO

Automatizacin
Industrial I
Ing. Johanna Celi
CECASIS
Automatizacin
Industrial I
Ing. Johanna Celi
CECASIS

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA

SEXTO GRUPO 2

JUEVES

VIERNES

13:30 14:30

Mquinas Elctricas II
(LAB)
BLOQUE H

14:30 15:30

Mquinas Elctricas II
(LAB)
BLOQUE H

15:30 16:30

Mquinas Elctricas II
(LAB)
BLOQUE H

16:30 17:30

Mquinas Elctricas II
(LAB)
BLOQUE H

Automatizacin
Industrial I (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial I (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial I (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial I (LAB)
Ing. Ricardo Zapata
BLOQUE C

Nota:
1.
2.
3.

LUNES

AULA: BLOQUE H, BLOQUE C

MARTES

MIRCOLES

SABADO

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEPTIMO GRUPO 1

HORA

LUNES

7:00 8:00

8:00 9:00

AULA: A28, A31, CECASIS,

MARTES

MIRCOLES

JUEVES

Comunicaciones (SI)
Ing. Walter Taipe
A28

Comunicaciones (SI)
Ing. Walter Taipe
A31

Circ. Dig. Avan. (SI)

Ing. Milton Tipn
A30

Comunicaciones (SI)
Ing. Walter Taipe
A28

Comunicaciones (SI)
Ing. Walter Taipe
A31

Circ. Dig. Avan. (SI)

Ing. Milton Tipn
A30

Sistemas
Microprocesados II
Ing. Junior Figueroa
A30
Sistemas
Microprocesados II
Ing. Junior Figueroa
A30

9:00 10:00

10:00 11:00

11:00 12:00

Teora del Control II

Ing. Victor Narvez
A28

Circ. Dig. Avan. (SI)

Ing. Milton Tipn
A31

12:00 13:00

Teora del Control II

Ing. Victor Narvez
A28

Circ. Dig. Avan. (SI)

Ing. Milton Tipn
A31

Nota:
1.
2.
3.

Teora del Control II

Ing. Victor Narvez
A31
Teora del Control II
Ing. Victor Narvez
A31

Automatizacin
Industrial II (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial II (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial II (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial II (LAB)
Ing. Ricardo Zapata
BLOQUE C

VIERNES

SABADO

Sistemas
Microprocesados II
Ing. Junior Figueroa
CECASIS
Sistemas
Microprocesados II
Ing. Junior Figueroa
CECASIS

Comunicaciones (SI)
(LAB)
BLOQUE C
Ing. Ricardo Zapata
Comunicaciones (SI)
(LAB)
BLOQUE C
Ing. Ricardo Zapata

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA
13:30 14:30

14:30 15:30

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

SEPTIMO GRUPO 1

AULA: BLOQUE H, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Circuitos Digitales
Avanzados (SI)
(LAB)
BLOQUE C
Ing. Gustavo Caiza
Circuitos Digitales
Avanzados (SI)
(LAB)
BLOQUE C
Ing. Gustavo Caiza

Redes de Computadoras
I (LAB)
CISCO
Ing. Alejandro Moreno

Comunicaciones (SI)
(LAB)
BLOQUE C
Ing. Ricardo Zapata

Redes de Computadoras
I
(LAB)
CISCO
Ing. Alejandro Moreno
Redes de Computadoras
I (LAB)
CISCO
Ing. Alejandro Moreno
Redes de Computadoras
I (LAB)
CISCO
Ing. Alejandro Moreno

Comunicaciones (SI)
(LAB)
BLOQUE C
Ing. Ricardo Zapata

Sistemas
Microprocesados II
(LAB)
BLOQUE C
Ing. Gustavo Caiza
Sistemas
Microprocesados II
(LAB)
BLOQUE C
Ing. Gustavo Caiza

Sistemas
Microprocesados II
(LAB)
BLOQUE C
Ing. Gustavo Caiza
Sistemas
Microprocesados II
(LAB)
BLOQUE C
Ing. Gustavo Caiza
Teora del Control II
(LAB)
BLOQUE C
Ing. Jos Luis Bucheli
Teora del Control II
(LAB)
BLOQUE C
Ing. Jos Luis Bucheli

SABADO

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEPTIMO GRUPO 2

AULA: A29, A30, A31, A32 BLOQUE C, CECASIS

HORA

LUNES

7:00 8:00

Comunic. Digit (Tel)

Ing. Milton Tipn
A29

8:00 9:00

Comunic. Digit (Tel)

Ing. Milton Tipn
A29

9:00 10:00

Redes de Computadores I
Ing. Lenin Aucatoma
A29

10:00 11:00

Redes de Computadores I
Ing. Lenin Aucatoma
A29

11:00 12:00

Automatizacin Industrial II
Ing. Luisa Sotomayor
CECASIS

Teora Elect II (tel)

Ing. Jos A. Pazmio
A30

12:00 13:00

Automatizacin Industrial II
Ing. Luisa Sotomayor
CECASIS

Teora Elect II (tel)

Ing. Jos A. Pazmio
A30

Nota:
1.
2.
3.

MARTES
Sistemas
Microprocesados II
(LAB)
BLOQUE C
Ing. Gustavo Caiza
Sistemas
Microprocesados II
(LAB)
BLOQUE C
Ing. Gustavo Caiza
Sistemas
Microprocesados II
Ing. Roberto Prez
CECASIS
Sistemas
Microprocesados II
Ing. Roberto Prez
CECASIS

MIRCOLES

JUEVES

VIERNES

Comunic. Digit (Tel)

Ing. Milton Tipn
A32

Teora Elect II (tel)

Ing. Jos A. Pazmio
A31

Sistemas
Microprocesados II
Ing. Roberto Prez
CECASIS

Comunic. Digit (Tel)

Ing. Milton Tipn
A32

Teora Elect II (tel)

Ing. Jos A. Pazmio
A31

Sistemas
Microprocesados II
Ing. Roberto Prez
CECASIS

Automatizacin
Industrial II
Ing. Luisa Sotomayor
A32
Automatizacin
Industrial II
Ing. Luisa Sotomayor
A32
Redes de Computadores
I
Ing. Lenin Aucatoma
A32
Redes de Computadores
I
Ing. Lenin Aucatoma
A32

Comunic. Digit (Tel)

(LAB)
BLOQUE C
Ing. Berenice Arguero
Comunic. Digit (Tel)
(LAB)
BLOQUE C
Ing. Berenice Arguero
Teora del Control II
Ing. Victor Narvez
A29
Teora del Control II
Ing. Victor Narvez
A29

SABADO

Teora del Control II

Ing. Victor Narvez
A32
Teora del Control II
Ing. Victor Narvez
A32
Teora del Control II
(LAB)
BLOQUE C
Ing. Jos Luis Bucheli
Teora del Control II
(LAB)
BLOQUE C
Ing. Jos Luis Bucheli

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA
13:30 14:30

14:30 15:30

SEPTIMO GRUPO 2

LUNES

MARTES

Redes de Computadoras I
(LAB)
CISCO
Ing. Alejandro Moreno
Redes de Computadoras I
(LAB)
CISCO
Ing. Alejandro Moreno

Automatizacin
Industrial II (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial II (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial II (LAB)
Ing. Ricardo Zapata
BLOQUE C
Automatizacin
Industrial II (LAB)
Ing. Ricardo Zapata
BLOQUE C

15:30 16:30

16:30 17:30

17:30 18:30

18:30 19:30

Nota:
1.
2.
3.

AULA: BLOQUE H, BLOQUE C

Redes de Computadoras I
(LAB)
CISCO
Ing. Alejandro Moreno
Redes de Computadoras I
(LAB)
CISCO
Ing. Alejandro Moreno

MIRCOLES

JUEVES

VIERNES

SABADO

Redes de Computadoras
I (LAB)
CISCO
Ing. Alejandro Moreno
Redes de Computadoras
I (LAB)
CISCO
Ing. Alejandro Moreno

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

OCTAVO GRUPO 1

AULA: A22, A25, A30, A32, BLOQUE C, CECASIS

HORA

LUNES

MARTES

7:00 8:00

Instrumentacin (SI)
Ing. Luisa Sotomayor
A30

Teora del Control III

Ing. Victor Narvez
A32

8:00 9:00

Instrumentacin (SI)
Ing. Luisa Sotomayor
A30

Teora del Control III

Ing. Victor Narvez
A32

9:00 10:00

Electiva I (SI)
Ing. Carlos Carranco
A30

Sensores y Trans (SI)

Ing. Luisa Sotomayor
A32

Gestin Empresarial I
Lic. Enith. Marcillo
A25

Teora del Control III

Ing. Victor Narvez
A32

10:00 11:00

Electiva I (SI)
Ing. Carlos Carranco
A30

Sensores y Trans (SI)

Ing. Luisa Sotomayor
A32

Gestin Empresarial I
Lic. Enith. Marcillo
A25

Teora del Control III

Ing. Victor Narvez
A32

11:00 12:00

Gestin Empresarial I
Lic. Enith Marcillo
A30

12:00 13:00

Gestin Empresarial I
Lic. Enith. Marcillo
A30

Nota:
1.
2.
3.

Redes de Computadoras
II
Ing. Jhonny Barrera
CECASIS
Redes de Computadoras
II
Ing. Jhonny Barrera
CECASIS

MIRCOLES
Instrumentacin (SI)
(LAB)
Ing. Luisa Sotomayor
BLOQUE C
Instrumentacin (SI)
(LAB)
Ing. Luisa Sotomayor
BLOQUE C

Electiva I (SI)
Ing. Carlos Carranco
A22
Electiva I (SI)
Ing. Carlos Carranco
A22

JUEVES
Sensores y Transd(SI)
Ing. Luisa Sotomayor
A32
Sensores y Transd(SI)
Ing. Luisa Sotomayor
A32

Redes de Computadoras
II (LAB)
CISCO
Ing. Jos A. Pazmio
Redes de Computadoras
II (LAB)
CISCO
Ing. Jos A. Pazmio

VIERNES

SABADO

Teora del Control III

(LAB)
BLOQUE C
Ing. Jos Luis Bucheli
Teora del Control III
(LAB)
BLOQUE C
Ing. Jos Luis Bucheli
Redes de Computadoras
II
Ing. Jhonny Barrera
A30
Redes de Computadoras
II
Ing. Jhonny Barrera
A30
Instrumentacin (SI)
Ing. Luisa Sotomayor
A30
Instrumentacin (SI)
Ing. Luisa Sotomayor
A30

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA
13:30 14:30

14:30 15:30

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

OCTAVO GRUPO 1

AULA: BLOQUE H, BLOQUE C

LUNES

MARTES

Sensores y Transductores
(LAB)
MPS
Ing. Jos Luis Bucheli
Sensores y Transductores
(LAB)
MPS
Ing. Jos Luis Bucheli

Electiva I
(LAB)
BLOQUE C
Ing. Carlos Carranco
Electiva I
(LAB)
BLOQUE C
Ing. Carlos Carranco
Electiva I
(LAB)
BLOQUE C
Ing. Carlos Carranco
Electiva I
(LAB)
BLOQUE C
Ing. Carlos Carranco

MIRCOLES

JUEVES

VIERNES

SABADO

Redes de Computadoras Sensores y Transductores Redes de Computadoras

II (LAB)
(LAB)
II (LAB)
CISCO
MPS
CISCO
Ing. Jos A. Pazmio
Ing. Jos Luis Bucheli
Ing. Jos A. Pazmio
Redes de Computadoras Sensores y Transductores Redes de Computadoras
II (LAB)
(LAB)
II (LAB)
CISCO
MPS
CISCO
Ing. Jos A. Pazmio
Ing. Jos Luis Bucheli
Ing. Jos A. Pazmio

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

OCTAVO GRUPO 2

AULA: A15, A17, CECASIS

HORA

LUNES

MARTES

7:00 8:00

Redes de Computadoras II
Ing. Jhonny Barrera
A15

Propagacin (Tel)
Ing. Carlos Cuichn
A15

8:00 9:00

Redes de Computadoras II
Ing. Jhonny Barrera
A15

Propagacin (Tel)
Ing. Carlos Cuichn
A15

9:00 10:00

Teora del Control III

Ing. Victor Narvez
A15

Antenas (Tel)
Ing. Vernica Soria
A15

10:00 11:00

Teora del Control III

Ing. Victor Narvez
A15

Antenas (Tel)
Ing. Vernica Soria
A15

11:00 12:00

Electiva I (Tel)
Ing. Milton Tipn
A17

Teora del Control III

Ing. Victor Narvez
A15

Electiva I (Tel)
Ing. Milton Tipn
A15

12:00 13:00

Electiva I (Tel)
Ing. Milton Tipn
A17

Teora del Control III

Ing. Victor Narvez
A15

Electiva I (Tel)
Ing. Milton Tipn
A15

Nota:
1.
2.
3.

MIRCOLES

JUEVES

Antenas
(LAB)
BLOQUE C
Ing. Berenice Arguero
Antenas
(LAB)
BLOQUE C
Ing. Berenice Arguero

Redes de Computadoras
II
Ing. Jhonny Barrera
CECASIS
Redes de Computadoras
II
Ing. Jhonny Barrera
CECASIS
Redes de Computadoras
II (LAB)
CISCO
Ing. Jos A. Pazmio
Redes de Computadoras
II (LAB)
CISCO
Ing. Jos A. Pazmio
Redes de Computadoras
II (LAB)
CISCO
Ing. Jos A. Pazmio
Redes de Computadoras
II (LAB)
CISCO
Ing. Jos A. Pazmio

VIERNES

SABADO

Propagacin (Tel)
Ing. Carlos Cuichn
A15
Propagacin (Tel)
Ing. Carlos Cuichn
A15
Antenas (Tel)
Ing. Vernica Soria
A15
Antenas (Tel)
Ing. Vernica Soria
A15

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA
13:30 14:30

14:30 15:30

OCTAVO GRUPO 2

LUNES

AULA: CISCO, BLOQUE C

MARTES

MIRCOLES

JUEVES

VIERNES

Antenas
(LAB)
BLOQUE C
Ing. Jos A. Pazmio
Antenas
(LAB)
BLOQUE C
Ing. Jos A. Pazmio

Propagacin
(LAB)
BLOQUE C
Ing. Carlos Cuichan
Propagacin
(LAB)
BLOQUE C
Ing. Carlos Cuichan

Redes de Computadoras
II (LAB)
CISCO
Ing. Jos A. Pazmio
Redes de Computadoras
II (LAB)
CISCO
Ing. Jos A. Pazmio

Teora del Control III

(LAB)
BLOQUE C
Ing. Jos Luis Bucheli
Teora del Control III
(LAB)
BLOQUE C
Ing. Jos Luis Bucheli

SABADO

15:30 16:30

16:30 17:30


Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

NOVENO GRUPO 1

HORA

LUNES

7:00 8:00

Informtica Industrial
Ing. Johanna Celi
A31

8:00 9:00

Informtica Industrial
Ing. Johanna Celi
A31

9:00 10:00

10:00 11:00

Administracin de
Proyectos
Lic. Enith Marcillo
A31
Administracin de
Proyectos
Lic. Enith Marcillo
A31

11:00 12:00

Electiva II (SI)
Ing. Carlos Carranco
A31

12:00 13:00

Electiva II (SI)
Ing. Carlos Carranco
A31

Nota:
1.
2.
3.

AULA: A29, A30, CECACIS, BLOQUE C

MARTES

MIRCOLES

JUEVES

Gestin Empresarial II
Lic. Jorge Daz
A33

Electiva II
(LAB)
BLOQUE C
Ing. Carlos Carranco
Electiva II
(LAB)
BLOQUE C
Ing. Carlos Carranco

Administracin de
Proyectos
Lic. Enith Marcillo
A33
Administracin de
Proyectos
Lic. Enith Marcillo
A33

Informtica Industrial
Ing. Johanna Celi
A33

Electiva II (SI)
Ing. Carlos Carranco
A29

Informtica Industrial
Ing. Johanna Celi
A33

Electiva II (SI)
Ing. Carlos Carranco
A29

Gestin Empresarial II
Lic. Jorge Daz
A33

Proc, Digital de Seales

Ing. Luis Oate
CECASIS
Proc, Digital de Seales
Ing. Luis Oate
CECASIS

Redes de Computadores
III
Ing. Roberto Prez
A33
Redes de Computadores
III
Ing. Roberto Prez
A33

Proc, Digital de Seales

Ing. Luis Oate
A30
Proc, Digital de Seales
Ing. Luis Oate
A30

VIERNES

SABADO

Gestin Empresarial II
Lic. Jorge Daz
A29
Gestin Empresarial II
Lic. Jorge Daz
A29
Informtica Industrial
Ing. Johanna Celi
CECASIS
Informtica Industrial
Ing. Johanna Celi
CECASIS
Redes de Computadores
III
Ing. Roberto Prez
A29
Redes de Computadores
III
Ing. Roberto Prez
A29

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA
13:30 14:30

14:30 15:30

15:30 16:30

16:30 17:30

NOVENO GRUPO 1

LUNES

AULA: CISCO, BLOQUE C

MARTES

Electiva II
(LAB)
BLOQUE C
Ing. Carlos Carranco
Electiva II
(LAB)
BLOQUE C
Ing. Carlos Carranco

MIRCOLES
Redes de Computadoras
III (LAB)
BLOQUE C
Ing. Roberto Prez
Redes de Computadoras
III (LAB)
BLOQUE C
Ing. Roberto Prez

JUEVES

VIERNES

SABADO

Redes de Computadoras
III (LAB)
BLOQUE C
Ing. Roberto Prez
Redes de Computadoras
III (LAB)
BLOQUE C
Ing. Roberto Prez

Procesamiento Digital de
Seales
(LAB)
Ing. Luis Oate
Procesamiento Digital de
Seales
(LAB)
Ing. Luis Oate


Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA
7:00 8:00

8:00 9:00

NOVENO GRUPO 2
LUNES
Medios de Transmisin
(Tel)
Ing. Germn Arvalo
G16
Medios de Transmisin
(Tel)
Ing. Germn Arvalo
G16

MARTES

10:00 11:00

11:00 12:00

Electiva II (Tel)
Ing. Jhonny Barrera
G16

12:00 13:00

Electiva II (Tel)
Ing. Jhonny Barrera
G16

MIRCOLES

JUEVES

VIERNES

Gestin Empresarial II
Lic. Enith Marcillo
G16

Gestin Empresarial II
Lic. Enith Marcillo
G16

Gestin Empresarial II
Lic. Enith Marcillo
G16

Gestin Empresarial II
Lic. Enith Marcillo
G16

Medios de Transmisin
(Tel)
Ing. Germn Arvalo
G16
Medios de Transmisin
(Tel)
Ing. Germn Arvalo
G16

9:00 10:00

Nota:
1.
2.
3.

AULA: G16

Electiva II (Tel)
Ing. Jhonny Barrera
G16
Electiva II (Tel)
Ing. Jhonny Barrera
G16
Redes de Comunicacin
(Tel)
Ing. Vernica Soria
G16
Redes de Comunicacin
(Tel)
Ing. Vernica Soria
G16

Medios de Transmisin
(LAB)
BLOQUE C
Ing. Berenice Arguero
Medios de Transmisin
(LAB)
BLOQUE C
Ing. Berenice Arguero

SABADO

Medios de Transmisin
(Tel)
Ing. Germn Arvalo
G16
Medios de Transmisin
(Tel)
Ing. Germn Arvalo
G16
Redes de Comunicacin
(Tel)
Ing. Vernica Soria
G16
Redes de Comunicacin
(Tel)
Ing. Vernica Soria
G16

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA

NOVENO GRUPO 2

LUNES

AULA: CISCO, BLOQUE C

MARTES

13:30 14:30

14:30 15:30

MIRCOLES

JUEVES

Medios de Transmisin
(LAB)
BLOQUE C
Ing. Berenice Arguero
Medios de Transmisin
(LAB)
BLOQUE C
Ing. Berenice Arguero

Procesamiento Digital de
seales
(LAB)
Ing. Berenice Arguero
Procesamiento Digital de
seales
(LAB)
Ing. Berenice Arguero

VIERNES

SABADO

15:30 16:30

16:30 17:30

17:30 18:30

18:30 19:30

Nota:
1.
2.
3.

Redes de Comunicacin
(LAB)
BLOQUE C
Ing. Alejandro Moreno
Redes de Comunicacin
(LAB)
BLOQUE C
Ing. Alejandro Moreno

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

DECIMO GRUPO 1
LUNES

7:00 8:00

8:00 9:00

AULA: A20, A21, A24, A25, A27, A29 CECACIS, BLOQUE C

MARTES
Circuitos Elctricos
Industriales
Ing. Eduardo Torres
CECASIS
Circuitos Elctricos
Industriales
Ing. Eduardo Torres
CECASIS
Energa y Medio
Ambiente
Ing. Walter Taipe
A20
Energa y Medio
Ambiente
Ing. Walter Taipe
A20

MIRCOLES

JUEVES

Proyectos
Lic. Jorge Daz
A29

Deontologa
Lic. talo Jumbo
A27

Proyectos
Lic. Jorge Daz
A29

Deontologa
Lic. talo Jumbo
A27

Electiva III (SI)

Ing. Johanna Celi
CECASIS

Teora del Diseo

Ing. Junior Figueroa
A25

Electiva III (SI)

Ing. Johanna Celi
CECASIS

Teora del Diseo

Ing. Junior Figueroa
A25

9:00 10:00

Proyectos
Lic. Jorge Daz
A20

10:00 11:00

Proyectos
Lic. Jorge Daz
A20

11:00 12:00

Electiva III (SI)

Ing. Johanna Celi
A20

Teora del Diseo

Ing. Junior Figueroa
A24

12:00 13:00

Electiva III (SI)

Ing. Johanna Celi
A20

Teora del Diseo

Ing. Junior Figueroa
A24

Nota:
1.
2.
3.

Circuitos Elctricos
Industriales (LAB)
BLOQUE C
Ing. Gustavo Caiza
Circuitos Elctricos
Industriales (LAB)
BLOQUE C
Ing. Gustavo Caiza

VIERNES

SABADO

Circuitos Elctricos
Industriales (LAB)
BLOQUE C
Ing. Gustavo Caiza
Circuitos Elctricos
Industriales (LAB)
BLOQUE C
Ing. Gustavo Caiza
Circuitos Elctricos
Industriales
Ing. Eduardo Torres
CECASIS
Circuitos Elctricos
Industriales
Ing. Eduardo Torres
CECASIS
Energa y Medio
Ambiente
Ing. Walter Taipe
A21
Energa y Medio
Ambiente
Ing. Walter Taipe
A21

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA
13:30 14:30

14:30 15:30

15:30 16:30

16:30 17:30

17:30 18:30

18:30 19:30

Nota:
1.
2.
3.

DCIMO GRUPO 1

AULA: CISCO, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Electiva III
(LAB)
BLOQUE C
Ing. Junior Figueroa
Electiva III
(LAB)
BLOQUE C
Ing. Junior Figueroa

Electiva III
(LAB)
BLOQUE C
Ing. Johanna Celi
Electiva III
(LAB)
BLOQUE C
Ing. Johanna Celi
Electiva III
(LAB)
BLOQUE C
Ing. Johanna Celi
Electiva III
(LAB)
BLOQUE C
Ing. Johanna Celi

Electiva III
(LAB)
BLOQUE C
Ing. Junior Figueroa
Electiva III
(LAB)
BLOQUE C
Ing. Junior Figueroa

Circuitos Elctricos
Industriales (LAB)
BLOQUE C
Ing. Gustavo Caiza
Circuitos Elctricos
Industriales (LAB)
BLOQUE C
Ing. Gustavo Caiza
Circuitos Elctricos
Industriales (LAB)
BLOQUE C
Ing. Gustavo Caiza
Circuitos Elctricos
Industriales (LAB)
BLOQUE C
Ing. Gustavo Caiza
Electiva III
(LAB)
BLOQUE C
Ing. Jos Luis Bucheli
Electiva III
(LAB)
BLOQUE C
Ing. Jos Luis Bucheli

Teora del Diseo

(LAB)
BLOQUE C
Ing. Junior Figueroa
Teora del Diseo
(LAB)
BLOQUE C
Ing. Junior Figueroa
Teora del Diseo
(LAB)
BLOQUE C
Ing. Diego Jarrn
Teora del Diseo
(LAB)
BLOQUE C
Ing. Diego Jarrn

SABADO

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 49

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

DECIMO GRUPO 2
LUNES

AULA: G15, G16, G17, CISCO

MARTES

MIRCOLES

JUEVES

VIERNES

Taller de
Comunicaciones
Ing. Lenin Aucatoma
G15
Taller de
Comunicaciones
Ing. Lenin Aucatoma
G15

Taller de
Comunicaciones
Ing. Lenin Aucatoma
G17
Taller de
Comunicaciones
Ing. Lenin Aucatoma
G17

SABADO

7:00 8:00

8:00 9:00

9:00 10:00

Redes Inalmbricas (Tel)

Ing. Vernica Soria
G17

10:00 11:00

Redes Inalmbricas (Tel)

Ing. Vernica Soria
G17

11:00 12:00

Electiva III
Ing. Juan C. Domnguez
CISCO

Redes Inalmbricas (Tel)

Ing. Vernica Soria
G16

Electiva III
Ing. Juan C. Domnguez
CISCO

Redes Inalmbricas (Tel)

Ing. Vernica Soria
G16

12:00 13:00

Electiva III
Ing. Juan C. Domnguez
CISCO

Redes Inalmbricas (Tel)

Ing. Vernica Soria
G16

Electiva III
Ing. Juan C. Domnguez
CISCO

Redes Inalmbricas (Tel)

Ing. Vernica Soria
G16

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.