PRACTICAS 50, 51, 52, 53 Y 54

Eduardo Romero Cuapio

Universidad Politcnica de Tlaxcala
Av. Universidad Politcnica No.1, San Pedro Xalcaltinco, 90180 Tepeyanco, TLAX
Email: eduardorc96@live.com.mx
Resumen.- En las prcticas 50 y 51 propuestas en la semana, son el diseo de los circuitos
lgicos utilizando flip-flop descendentes y asncronos desarrollando contadores rizados y
en paralelo. En la practica 52 y 53 se disean con Contadores con CI TTLy en la practica
54 se investiga el funcionamiento del CI 74192 con registro de desplazamiento. Para
verificar su real funcionamiento se realiza en el protoboar el diseo de los diagramas. Se
recomienda para las prcticas realizar las mediciones cuidadosamente a fin de minimizar
error.
Palabras claves.- contadores rizados,
registro, desplazamiento, paralelo, reloj,
paralelo.
I.

INTRODUCCIN

En electrnica digital se usan de forma

masiva dispositivos de dos estados
llamados
multivibradores.
Los
multivibradores biestables se llaman flipflops y son los dispositivos de memoria
bsicos que se usan en la lgica secuencial.
Otros dispositivos de dos estados son los
multivibradores astables (inestables) que
sirven como osciladores, y los
multivibradores
monoestables
(multivibrador "one-shot") que pueden
servir como fuentes de pulsos [1].
Los contadores son sistemas secuenciales
con una sola entrada de impulsos a contar,
cuyo estado interno en cada instante
representa el nmero de impulsos que se
han aplicado [2].
Si los impulsos ocurren a intervalos de
tiempo conocidos, un contador puede
utilizarse como un instrumento de medida
de tiempos

Fundamentalmente estn constituidos

por biestables sincronizados por flancos
que sern realimentados de diferentes
formas.
Existen bsicamente dos tipos de
contadores:
Contadores Sncronos.
Contadores Asncronos
II.

DESARROLLO

o Materiales utilizados

Flip-Flop 7476
Flip-Flop 7474
CI 74192
CI 7447
CI 7483
CI 7408
CI 7432
Inversor
Display
Led Rojo, Amarillo, verde.
Resistencia de 220
Protoboard
Regulador de 5V
Fuente de Voltaje de 5V

o Practica 50

significativo), el D es el del MSB (bits ms

significativos).

Contador de Rizados de 4 bits con FF JK

7476 (CASNCRONO)

CONTADOR DE RIZADO
Los contadores digitales cuentan solo en
binario o en cdigo binario. La tabla de la
figura 50.1 muestra la secuencia binaria de
0000 a1111 (de 0 15 en decimal). Un
contador digital que pueda contar el
binario 0000 al 1111 como se muestra en
la tabla se denomina contador de mdulo
16. El mdulo de un contador es el nmero
de cuenta que puede contar. El termino
<modulo> se sustituye, a veces, por
<mod>. Este contador podra denominarse
entonces contador mod-16.
En el circuito que se plantea al principio de
esta prctica es un cod-16 que utiliza flipflops JK. Observa primero que las entradas
de datos J y K del flip-flop estn a 1 lgico.
Esto significa que cada flip-flop est en
modo de conmutacin, por tanto, cada
pulso de reloj har que el flip-flop cambie
de estado. Observar tambin que la salida
Q de FF1 (flip-flop 1) se conecta
directamente a la entrada de reloj (CLK)
de la unidad siguiente (FF2), y as
sucesivamente. Los indicadores de salida
(lmparas o LED), de la esquina superior,
muestran la salida binaria del contador. El
indicador A es el del LBS (Bit menos

Figura 50.1 secuencia de un contador de

mod-16.

Figura 50.2 Diagrama de Tiempo de un

contador de mod-16
Con este tipo de contadores se elimina o se
atena el retardo que se presenta en los
contadores asncronos, donde se tiene que
esperar que un flip-flop active al otro. Este
efecto se consigue conectando el reloj
directamente a las entradas de reloj (CLK)
de los flip-flops, es decir, conectando los
pulsos de reloj en paralelo (sncronamente)
y las salidas de los flip-flops a las entradas
J
y
K
de
los
mismos.
Con lo explicado se realiza el diagrama de
alambrado.

Figura 50.3
Al observar el Diagrama lgico. 50.3 que
se obtuvo. Es necesario utilizar flip-flop
7476 para su elaboracin.
Analizando el Diagrama lgico. 503
obtuvimos la Tabla de secuencia del
contador (figura 50.1), que contiene las
salidas de los pulsos enviados en Q1, Q2,
Q3, y Q4. Se procede a realizar nuestro
circuito lgico. 50.3 en el Protoboard,
como se muestra.

Figura 50.3

o Practica 51
Diagrama lgico del contado paralelo de 3
Bits

Contador paralelo.
El contador de rizado asncrono tiene la
limitacin del retardo de tiempo que
supone que cada flip-flop tenga que
disparar a su siguiente. Para resolver este
problema se pueden utilizar contadores
paralelos. El diagrama lgico de un

contador paralelo de 3 bits se muestra en

esta prctica. Observamos que que todas
las entradas CLK estn unidas
directamente a la entrada del reloj, es
decir, estn conectadas en paralelo.
Observar que tambin se utilizan flip-flop
JK. FF1 es el contador de la primera
posicin y estn siempre en el modo de
conmutacin. FF2 tiene sus entradas J y K
unidas a la salida de FF1 y estn en modo
de mantenimiento o de computacin. Las
salidas de FF1 y FF2 alimentan una puerta
AND que controla el modo de FF3.
Cuando la puerta AND esta activadas por
1 en A y B, FF3 est en modo de
conmutacin. Con la puerta AND
desactivada, FF3 est en modo de
mantenimiento. FF2 es el contador de la
posicin del 2 y FF3 el contador de la
posicin de 4.
Para conseguir este tipo de contador de
bits, se utiliza una entrada de reset o
borrado la cual se activa inmediatamente
despus de la cuenta ms alta que se
necesite, en este caso en la cuenta 110,
colocando los flip-flops en 0 lgico. En la
figura 5 se muestra el esquema de un
contador mod-6.
Este trabajo de activar las entradas de reset
de cada flip-flop lo realiza una
puerta NAND la cual da un 0 lgico a las
entradas de reset. Al recibir en las entradas
de la NAND los 1 lgicos de las salidas del
FF2 y del FF3 colocando en 0 lgico todos
los flip-flops y as el contador comienza de
nuevo a contar desde 000 hasta 101 o
inversamente si es de cuenta descendente.

salidas de los pulsos enviados en Q1, Q2 y

Q3. Se procede a realizar nuestro circuito
lgico. 51.3 en el Protoboard, como se
muestra.

Figura 51. 1 Secuencia de un contador de

un contador de mod-6

Figura 51.2 Diagrama de tiempo del

contador de mod-6
El retardo que es causado en el pulso 6
cuando va del nivel ALTO a BAJO hasta
que FF2 y FF3 son puestos a 0 en el punto
B del diagrama de tiempo, se le denomina
tiempo de propagacin y ste depende del
retardo de propagacin del flip-flop y de
la puerta que se est utilizando, este
retardo
de
propagacin
en
la
familia TTL es del orden de unos 30ns
(nanosegundos). En las otras familias son
mayores.

Figura 51.3

o Practica 52
El circuito integrado 74192 contador de
dcada reversible BCD sncrono.

Contador con CI TTL

Figura 51.3
Al observar el Diagrama lgico. 51.2 que
se obtuvo. Es necesario utilizar flip-flop
7476 para su elaboracin.
Analizando el Diagrama lgico. 51.3
obtuvimos la Tabla de secuencia del
contador (figura 51.1), que contiene las

Son circuitos integrados donde vienen

incluidos los flip-flops conectados segn
el tipo de contador y las puertas. Estos
contadores se pueden llamar de propsito
general. El CI 74192 es un contador
reversible BCD sncrono TTL, es decir,
mdulo-10. Tiene doble entrada de reloj,
una para cuenta ascendente y una para
cuenta descendente que conmutan en la
transicin del nivel BAJO al nivel ALTO
del pulso. La entrada de borrado sncrono
se activa en nivel ALTO colocndo las

salidas en nivel BAJO (0000) y se

inicializa en cualquier nmero que se
cargue en las entradas de datos en forma
binaria y se transfieren asncronamente a
la salida BCD (A=QA, B=QB, C=QC,
D=QD). La salida de arrastre se utiliza para
conectar en cascada serie varios
contadores.
Explicando lo anterior se procede a
realizar nuestra simulacin.

Conexin en serie o en cascada de dos CI

74192 para formar un contador astendente
BCD 0-99.

Conexin en serie (cascada) de dos CI

74192 para formar un cotador ascendente
BCD 0-99
El reset de ambos contadores se realizar
mediante el PIN 14 MR donde al realizar
un flancoreseteamos los dos contadores,
poniendo los displays a 0. Aqu es donde
entra la funcin de la resistencia de 1 k,
que bsicamente lo que hace es forzar un
1
al
presionar
el
pulsador.

Figura 52.1 Diagrama de simulacin del

CI TTL 74192
Al observar el Diagrama lgico. 52.1 que
se obtuvo. Es necesario utilizar CI TTL
74192 para su elaboracin. Que contiene
las salidas de los pulsos enviados en QA,
QB, QC y QD. Se procede a realizar nuestro
circuito lgico. 52.2 en el Protoboard,
como se muestra.

Figura 52.2

o Practica 53

Este contador tiene la opcin de preset, es

decir, iniciarlo con un nmero diferente a
0, para ello se utilizar las entradas D0-D4.
En este caso las que conectado
a massa para generar un 0 inicial en el
contador,
(0000
=
0).
Vistos los pines ms importantes del
contador,
pasamos
al decodificador 4bits/7seg cuyo objetivo
es la de transformar los 4 bits que genera
el contador, en un valor interpretable por
los displays. En definitiva, transforma el
nmero binario de 4 bits a decimal.
El funcionamiento del otro contador, es
muy similar, aunque es interesante ver
como se interconecta con el primero.
Cuando el contador de las unidades rebase
el cambio de 9-0 el contador de las decenas
deber sumar 1, para ello utilizamos

el PIN TCU que generar un flanco cuando

el contador realice el rebase. Este flanco
ser enviado al PIN 5 del contador de las
decenas que sumar uno, funcionando
igual que el de las unidades.

Figura 53.1 Diagrama de tiempo del

fabricante para el CI 74192 contador
dcada
(Cortesa
de
National
Semiconductor Corp).
El diagrama de tiempo que da el fabricante
para el contador dcada 74192 se muestra
en la figura 53.1. De izquierda a derecha
estn la secuencia de borrado, carga
(preset), cuenta ascendente y cuenta
decent. Las formas de onda que
proporciona el fabricante dan ms
informacin sobre la operacin del CI.

Al observar el Diagrama lgico. 53.1 que

se obtuvo. Es necesario utilizar dos CI
TTL 74192 para su elaboracin. Que
contiene las salidas de los pulsos enviados
en QA, QB, QC y QD. Se procede a realizar
nuestro circuito lgico. 53.2 en el
Protoboard, como se muestra.

Figura 53. 2

o Practica 54
Registro de Desplazamiento o corrimiento
de carga serie.
En este caso, se cita un registro de
desplazamiento de 4 bits, integrado
por cuadro FF1 tipo D
Este registro se puede considerar
como una unidad de entrada serie y
salida en paralelo.

Explicando lo anterior se procede a

realizar nuestra simulacin.

Figura 53.2 Diagrama de simulacin del

CI TTL 74192 en serie (cascada).

Observar el uso de cuatro flip-flop D. los

bits de datos (0, 1) se conectan a la entrada
D del FF1, que esta rotulada com entrada
de datos serie. La entrada de borrado
pondr a 0 los cuatro flip-flop, cuando se
active por un nivel BAJO. Un pulso en la
entrada de reloj desplazara el dato de la
entrada de datos serie a la posicin A (Q

de FF1). Los indicadores (A, B, C, D) de

la parte superior de la figura de la practica,
muestra el contenido de cada flip-flop o el
contenido del refistro. Este registro se
puede considerar como una unidad de
entrada serie salida paralelo si los datos se
pueden leer en las entradas paralelas (A, B,
C, D) de la parte superior.
Observamos que la nica diferencia es que
se le aade una salida a cada una de las
salidas Q del biestable: de esta manera se
pueden obtener todos los datos a la vez.
Por otro lado, tambin se puede obtener
una salida en serie de cualquier salida Q o
Q.
Habitualmente se suele aadir una entrada
de puesta a cero asncrona (CLEAR) cuya
funcin es inicializar el registro.
En ltimo lugar destacar que estos
registros se suelen utilizar para el cambio
de una palabra de serie a paralelo.
Explicando lo anterior se procede a
realizar nuestra simulacin.

en Q1, Q2, Q3 y Q4. Se procede a realizar

nuestro circuito lgico. 54.2 en el
Protoboard, como se muestra.

Figura 54. 2
III.

RESULTADOS

En la prctica 50 y 51 contadores de
rizado y contadores en paralelo, los
resultados que se obtuvieron son
satisfactorios y resuelven el problema
planteado en esta prctica.
Al igual las practicas 52 y 53 de los
contadores en CI TTL. Y por ltimo la
practica 54 la investigacin del armado del
circuito fue la esperada.
IV.

CONCLUSIN

Muchos de los dispositivos denominados

circuitos contadores que podemos
construir mediante un CI estndar y es ms
fcil construir un contador con Flip-flop.

Figura 54.1 Diagrama lgico de un registro

de desplazamiento a la derecha, de carga
serie de 4 bits.
Al observar el Diagrama lgico. 54.1 que
se obtuvo. Es necesario utilizar dos Flipflop tipo D 7474 para su elaboracin. Que
contiene las salidas de los pulsos enviados

Al hacer estas cinco prcticas me resulta

cada vez ms interesante desde mi punto
de vista el funcionamiento lgico de cada
uno de los dispositivos tcnicos y el
diseo de los circuitos en el protoboard.
V.

REFERENCIAS

[1] Roger L. Tokheim Electrnica

Digital Aplicaciones y principios
Editorial McGraw Hiill, Pas Madrid,
Espaa, Pg. 275

[2]
Roger L. Tokheim Electrnica
Digital Aplicaciones y principios
Editorial McGraw Hiill, Pas Madrid,
Espaa, Pg. 345