1).

Tujuan
Mahasiswa dapat :
Memahami rangkaian aritmatik digital : adder dan subtractor.
Mendesign rangkaian adder dan subtractor (half dan full)
berdasarkan table kebenaran yang di ketahui
2). Peralatan yang digunakan
1. Logic circuit trainer.
2. Kabel seperlunya.
3. 4081 (AND), 4071 (OR), 4049 (NOT)
.
3). Dasat Teori
Half Adder (setengah-penambah)
Operasi dari suatu rangkaian setengah-penambah adalah menambahkan
dua bit. Rangkaian setengah-penambah mempunyai dua masukan dan dua
keluaran. Dua masukan tersebut adalah dua angka 1 bit A dan B, sedangkan dua
keluaran adalah jumlah S dari A dan B serta bit muatan (carry bit) yang
dinyatakan dengan C. Jumlah S dari A dan B dapat bernilai 0 atau 1, seperti
diperlihatkan pada gambar (a). Tabel penambahan pada gambar (a) dapat kita
anggap sebagai tabel kebenaran. Angka yang ditambahkan ada pada posisi
masukan tabel. Pada gambar (a), masukan ini merupakan kolom masukan A dan
B. Tabel kebenaran membutuhkan dua kolom keluaran, satu kolom untuk jumlah
dan satu kolom untuk pindahan.
MASUKAN
B
A
0
0
0
1
1
0
1
1
Penambahan digit biner

KELUARAN
Co

0
0
1
0
1
0
0
1
Jumlah
Disimpan
XOR
AND
(a)

(Jumlah)
Co(Disimpan)

(b)
Gambar Penambahan setengah. (a) Tabel kebenaran. (b) simbol blok.
Kolom jumlah diberi label dengan simbol . Kolom pindahan diberi label
dengan Co. Co singkatan untuk keluaran pindahan atau carry out. Simbol blok
yang cocok untuk penambahan yang memberikan fungsi tabel kebenaran tersebut
diperlihatkan pada gambar (b). Rangkaian ini disebut rangkaian penambah
setengah. Rangkaian-penambah-setengah mempunyai masukan (A,B) dan dua
keluaran (,Co).
Lihat dengan teliti tabel kebenaran penambah-setengah pada gambar (a).
Bagaimana bentuk boolean yang diperlukan untuk keluaran Co? Bentuk boolean
A B Co
itu ialah

kita membutuhkan dua gerbang AND dua masukan untuk

membuat keluaran Co.

Sekarang bagaimana bentuk boolean untuk jumlah keluaran () dari
setengah penambahan pada gambar (a) ?. Bentuk boolean tersebut ialah
A B A B

. Kita dapat menggunakan dua gerbang AND dan satu gerbang

OR untuk melakukan pekerjaan ini. Bila dilihat lebih dekat, anda akan
mendapatkan bahwa pola ini juga merupakan gerbang XOR. Kemudian bentuk
boolean yang disederhanakan menjadi

A B .

Dengan kata lain kita hanya

memerlukan satu gerbang XOR 1-masukan untuk menghasilkan keluaran jumlah

tersebut.

(Jumlah)
Co(keluaran pindahan)
Gambar Diagram logika untuk penambah setengah
Dengan menggunakan gerbang AND dua masukan, suatu diagram simbol
logika untuk penambahan setengah kita nyatakan pada gambar. Rangkaian

penambah setengah hanya dapat ditempatkan untuk posisi LSB saja pada
persoalan penambah biner karena inputnya hanya dua buah. Untuk bagian 2-an, 4an, 8-an, 16-an dan sebagainya, dalam penambahan biner, harus kita gunakan
rangkaian yang disebut penambah lengkap.
Full Adder (penambah-lengkap)
Gambar 5 merupakan bentuk singkat dari tabel penambahan biner, dengan
situasi 1 + 1 + 1. tabel kebenaran pada gambar (a) memperlihatkan semua
kombinasi yang mungkin dari A, B, dan Cin (masukan pindahan). Tabel kebenaran
ini untuk panambah lengkap. Penambah lengkap digunakan untuk semua harga
bagian biner, kecuali bagian 1-an. Bila diinginkan suatu masukan pindahan
tambahan maka kita harus gunakan penambah lengkap. Diagram blok dari
penambah lengkap diperlihatkan pada gambar (b) yang dirancang murni atas
rangkaian penambah-lengkap dan gambar (c) yang dirancang dari dua buah
rangkaian setengah-penambah. Penambah lengkap mempunyai 3 masukan ; Cin, A,
dan B. Untuk mendapatkan keluaran dan Co tiga masukan tersebut harus kita
tambahkan.
Gambar Tabel Kebenaran Full Adder
C
0
0
0
0
1
1
1
1

MASUKAN
B
0
0
1
1
0
0
1
1
Pindahan + B +A

KELUARAN
Co

0
1
0
1
0
1
0
1

0
1
1
0
1
0
0
1
Jumlah

(a)

0
0
0
1
0
1
1
1
Carry Out

(b)

(c)
Gambar Diagram blok dari penambah lengkap
Salah satu metode yang paling mudah untuk membentuk logika gabungan
penambahan lengkap digambarkan pada gambar (c). Digunakan rangkaian
setengah-penambah dan gerbang OR. Bentuk rangkaian ini adalah

A B C

A B Cin ( A B) Co
Ekspresi untuk keluaran pindahan adalah

. Rangkaian

logika pada gambar (a) merupakan suatu penambah lengkap, rangkaian ini
berdasarkan diagram blok yang menggunakan dua buah setengah-penambah
seperti gambar (c). Dibawah diagram logika ini, terdapat rangkaian logika yang
lebih mudah dirangkai. Gambar (b) berisi dua gerbang XOR dan tiga gerbang
NAND, yang memungkinkan rangkaian sangat mudah dirangkai.
Penambah setengah dan penambah lengkap kita gunakan bersama-sama.
Untuk persoalan pada gambar (a), kita membutuhkan penambah setengah dan
penambah lengkap yang merupakan rangkaian sederhana. Dengan demikian,
banyak diantara rangkaian ini dibutuhkan untuk menambah persoalan yang lebih
panjang.

Rangkaian penambah setengah dan penambah lengkap banyak digunakan

sebagai bagian unit logika aritmatik (ALU, arithmatic logic unit) dari suatu
mikroprosesor. ALU dari mikroprosesor dapat juga mengurangi penggunaan
rangkaian penambah setengah dan penambah lengkap yang sama.

Sama seperti rangkaian penjumlahan biner, pada rangkaian pengurangan

biner juga dapat dibagi menjadi half subtactor dan full subtractor. Rangkaian half
subtractor merupakan dasar untuk menyusun atau membuat rangkaian full
subtractor. Jadi untuk dapat memahami rangkaian full subtraktor, kita wajib
terlebih dahulu memahami prinsip dasar dari rangkaian half subtractor. Berikut ini
adalah penjelasan dari rangkaian half subtractor dan full subtractor.
Rangkaian Half Subtractor
Rangkaian

pengurang

setengah

atau

half

subtractor

merupakan

implementasi dari operasi pengurangan dasar dua bilangan biner.

Pada rangkaian ini tidak ada pengurangan borrow in yang dilibatkan yang
artinya pada rangkaian ini proses pengurangan belum sempurna. Berikut ini
adalah rumus dasar pengurangan biner yang dapat dilakukan oleh half subtractor.
Rumus dasar pengurangan biner:

Rumus dasar pengurangan di atas dapat kita gambarkan dalam bentuk

tabel kebenaran (truth table) seperti gambar berikut:

Dari tabel kebenaran terlihat bahwa pengurangan belum melibatkan

adanya borrow in. Polanya kira kira seperti bentuk berikut ini:

Dari tabel kebenaran di atas, maka persamaan Ro dan Bout ialah.

Dengan demikian kita bisa merancang sebuah rangkaian pengurang seperti

gambar berikut ini:

Rangkaian Full Subtractor

Ketidakmampuan rangkaian half subtractor dalam melibatkan borrow in
dapat diatasi dengan menggunakan Rangkaian full subtractor. Sesuai dengan

namanya full subtractor merupakan penjumlahan penuh yang maksudnya sudah

melibatkan borrow out dan borrow in dalam prosesnya. Sehingga proses
pengurangan dapat dilakukan dengan sempurna.

Pola penguranganya dapat dilihat pada gambar berikut:

Pola di atas dapat kita gambarkan dengan sebuah tabel kebenaran (truth table)
berikut:

Dari tabel kebenaran, dapatkan nilai R1 dan Bout (menggunakan Karnaugh Map):

Dari hasil Karnaugh Map di atas kita bisa rancang sebuah rangkaian full
subtractor seperti gambar rangkaian berikut.

Pada dasarnya rangkaian full subtractor ini dibentuk dari dua buah half
subtractor yang masing-masing borrow outnya digabungkan dengan sebuah
gerbang or. Adapun simbol dari rangkaian full subtractor ini dapat dilihat pada
gambar berikut:

4). Prosedur Pratikum

1. Menggunakan logic trainer, implementasikan rangkaian half adder, seperti
pada gambar 4.1. di bawah. Buat table kebenarannya.

Gambar
Rangkaian half
2. Seperti pada prosedur
1, 4.1.
implementasikan
rangkaian full adder, seperti
0

U1

B
0

adder

A pada gambar 4.2. Buat table kebenarannya.

U6
XOR

D1
LED-GREEN

XOR

U2

Cin
0

AND

U3

U5

AND

OR_3

Cout

AND

D2
LED-GREEN

U4

Gambar 4.2. Rangkaian full

3. Seperti pada prosedur 1 dan 2, implementasikan rangkaian half subtractor,

seperti pada gambar 4.3. Buat table kebenarannya.
A

U7

D3

XOR

LED-GREEN

U8
U9

B out
4. Seperti pada prosedur 1,2 dan 3 implementasikan
rangkaian full subtractor
D4
seperti pada gambar
4.4 . buat
kebenarannya
Gambar
4.3. tabel
Rangkaian
half
0

NOT

AND

LED-GREEN

subtractor

U6

U1

XOR

D1
LED-GREEN

XOR

U8

B in

U2

NOT
AND

U7

U3

U5

AND

OR_3

B out

NOT

AND
Gambar
4.4. Rangkaian full
5). Hasil Pengamatan
subtractor

Tabel kebenaran half adder

Input
A
B
0
0
0
1
1
0
1
1

0
1
1
0

Persamaan
AB + AB

Output
C out
0
0
0
1

Persamaan C out
AB

Tabel kebenaran full adder

A

Input
B

Cin

D2
LED-GREEN

U4

Output
Persamaan Cout

Persamaan Cout

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
1
1
0
1
0
0
1

ABCin +
ABCin +
ABCin +
ABCin

0
0
0
1
0
1
1
1

BCin + AB +
ACin

Tabel kebenaran half subtractor

Input
A
B
0
0
0
1
1
0
1
1

R
0
1
1
0

Persamaan R
AB + AB

Output
Bout
Persamaan Bout
0 AB
1
0
0

Tabel kebenaran full subtractor

A
0
0
0
0
1
1
1
1

Input
B
0
0
1
1
0
0
1
1

Bin
0
1
0
1
0
1
0
1

R
0
1
1
0
1
0
0
1

Output
Persamaan R Bout
Persamaan Bout
ABBin +
0
ABin + AB + BBin
1
ABBin +
1
ABBin +
1
0
ABBin
0
0
1

6). Kesimpulan
1.

Full Adder dapat digunakan untuk menjumlahkan rangkaian bilanganbilangan biner yang lebih dari 1 bit. Penjumlahan bilangan-bilangan biner
sama halnya dengan

penjumlahan bilangan decimal dimana hasil

penjumlahan tersebut terbagi menjadi 2 Output, yaitu Summary (Jumlah

Hasil) dan Carry (Simpan).
2.

Dalam rangkaian Half Adder, apabila salah satu switch berlogic 1, maka
hasil outputnya; Sum bernilai 1 dan Carry 0.

3.

Dalam rangkaian Full Adder 1 bit, apabila semua switch berlogic 1, maka
hasil outputnya semua bernilai 1.

4.

Full subtractor dapat digunakan untuk melakukan operasi pengurangan

bilangan- bilangan biner yang panjangnya lebih dari 1 bit. Rangkaian ini
terdiri dari 3 terminal input (A, B, dan Borrow in) dan 2 terminal output
(Sum dan Borrow). Rangkaian full subtractor dibentuk dari 2 buah
rangkaian pada half subtractor.

Half adder
Peta K-map
B\A 0
0
0
1
1

Peta K-map C out

1
1
0

1
AB

B\A
0
0
0
1
0 AB1

AB

= AB + AB

C out=AB

Full adder
Peta K-map
Cin\AB 00 01
Cin\ 00
0
1
AB
1
1
0
1

Cout

Peta K-map Cout

11 10
01
11
1
1
1
1
1

10
ACin

ABCi ABCi ABCin ABCi

n
=ABCnin + ABCin +nABCin + ABCin

BCin AB

=BCin + AB + ACin

Half subtractor
Peta K-map R
B\A 0
0
0
1
1

1
1
0

Peta K-map Bout

1
AB

B\A
0
0
1
1 AB0
R= AB + AB

AB

Bout= AB

Full subtarctor
Peta K-map R
Bin\AB
0
1
R
Bout

00
1

Peta K-map Bout

01
1

11

10
1

=ABBin + ABBin + ABBin + ABBin

ABBi ABBi ABBin ABBi

=ABin n+ AB + BBin n
n

7). Lampiran
a.Lampiran gambar
Half adder
A=0 dan B=0, maka =0 dan C out=0

A=0 dan B=1, maka =1 dan C out=0

A=1 dan B=0, maka =0 dan C out=0

A=0 dan B=0, maka =0 dan C out=0

Full adder

XOR

D1
LED-GREEN

XOR

U1

XOR

U2

AND

U3

U5

AND

OR_3

Cout

Cin

AND

U3

U5

AND

OR_3

D2
LED-GREEN

U4

U6

XOR

D1
LED-GREEN

XOR

U1

XOR

U2

AND

U3

U5

AND

OR_3

Cin

U3

U5

D2

AND

OR_3

LED-GREEN

U4

A
1

U1
XOR

LED-GREEN

U2

U6

XOR

AND

U3

U5

AND

LED-GREEN

OR_3

Cin

AND

U3

U5

AND

OR_3

Cout
D2
LED-GREEN

U4

Cout
D2
LED-GREEN

U4

AND

AND

A=1, B=1, Cin=0, maka =0 dan Cout=1

XOR

1
D1
LED-GREEN

XOR

A=1, B=1, Cin=1, maka =1 dan Cout=1

A

U6
U1

U6
U1

B
1

U2

XOR

D1
LED-GREEN

XOR

U2

Cin

AND

U3

U5

AND

OR_3

Cin

AND

U3

U5

D2

AND

OR_3

LED-GREEN

U4

Cout

Half subtractor
AND

D1

XOR

U2

Cin

U4

LED-GREEN

U1

D1

XOR

D2

A=1, B=0, Cin=1, maka =0 dan Cout=1

A=1, B=0, Cin=0, maka =1 dan Cout=0

A
U6

Cout

AND

AND

LED-GREEN

AND

Cout

U4

D1

XOR

U2

Cin

A
0

LED-GREEN

A=0, B=1, Cin=1, maka =0 dan Cout=1

U1

D2

AND

A=0, B=1, Cin=0, maka =1 dan Cout=0

A
U6

Cout

U4

AND

LED-GREEN

U2

Cin

D1

XOR

U6

U1

A=0, B=0, Cin=1, maka =1 dan Cout=0

M

A=0, B=0, Cin=0, maka =0 dan Cout=0

A
U6

AND

Cout
D2
LED-GREEN

A=0, B=0, maka R=0 dan Bout=0

U7

D3
LED-GREEN

U8
U9

U7

XOR

A=0, B=1, maka R=1 dan Bout=1

B out

NOT

D3

XOR

LED-GREEN

U8
U9

1
D4

AND

LED-GREEN

A=1, B=0, maka R=1 dan Bout=0

U7

U7

D3
LED-GREEN

U8
U9

XOR

A=1, B=1, maka R=0 dan Bout=0

D3

XOR

B out

NOT

LED-GREEN

U8
U9

B out

NOT

D4

AND

D4

AND

D4

AND

LED-GREEN

B out

NOT

LED-GREEN

LED-GREEN

Full subtarctor
A=0, B=0, Bin=0, maka R=0 dan Bout=0

A=0, B=0, Bin=1, maka R=1 dan Bout=1

U6

U1

XOR

0
U8

B in

NOT

U7

U8

AND

U5

B in

NOT

U7

B out

XOR

LED-GREEN

U2

U3

U1

D1

XOR

U6

D1
LED-GREEN

XOR

U2

AND

U3

U5

AND

OR_3

B out

NOT

NOT
AND

OR_3

D2

D2
LED-GREEN

U4

LED-GREEN

U4

AND

AND

A=0, B=1, Bin=0, maka R=1 dan Bout=1

A
U6
R
0
U1

XOR

1
U8

B in

NOT

U7

D1
LED-GREEN

XOR

U2

NOT

U4

AND

U6

U1

XOR

B in
U5

B out
A=1, B=0, Cin=0, maka R=1 dan Bout=0
D2
AND

U8

AND

U3

A=0, B=1, Cin=1, maka R=0 dan Bout=1

OR_3

LED-GREEN

R
D1
LED-GREEN

XOR

U2

NOT

U7

AND

U3

U5

AND

OR_3

B out
A=1, B=0, Cin=1, maka R=0 dan Bout=0
D2
NOT

U4

AND

LED-GREEN

U6

U1

XOR

0
U8

B in

D1
LED-GREEN

XOR

U2

XOR

NOT
AND

AND

U3

U5

AND

OR_3

B out

NOT

D2

OR_3

LED-GREEN

U4

LED-GREEN

U2

NOT

U7

B out

D1

XOR

B in
U5

U1

U8

AND

U3

U6

NOT

U7

D2
LED-GREEN

U4

AND

AND

A=1, B=1, Cin=0, maka R=0 dan Bout=0

A=1, B=1, Cin=1, maka R=1 dan Bout=1

U6

U1

XOR

B in

LED-GREEN

AND

U5

B out

NOT
AND

U4

AND

b. Lampiran tugas

OR_3

D2
LED-GREEN

XOR

U2

U3

U1

D1
LED-GREEN

XOR

U8

NOT

U7

U6

1
D1

XOR

U8

B in

NOT

U7

U2

AND

U3

U5

AND

OR_3

B out

NOT

U4

AND

D2
LED-GREEN

1.Buat rangkaian Pararel Adder 3 bit menggunakan PCB board. Gunakan 1 buah
rangkaian half adder dan 2 buah full adder. Dapatkan table kebenarannya.

Half adder

U1

D1

XOR

LED-GREEN

U2

C out 1

0
AND
Schematic Animation

B
0

U3

Full adder

XOR

U4

XOR

D2
LED-GREEN

U5

C in 1

Schematic Animation

U6
AND

U7

U8
AND

OR_3

C out 2

AND

U9

XOR

Full adder
D3
3

U10

LED-GREEN

XOR

U11

C in 2

U12
AND

U13

C out 3
U14
AND

OR_3

D4
LED-GREEN

AND

Schematic Animation

Tabel kebenaran
Half Adder
Input
Output
A1 B2 1 Cout(1)
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

A2
0
0
1
1

Full Adder
Input
Output
B2 Cout(1) 2 Cout(2)
0 0
0 0
1 0
1 0
0 0
1 0
1 1
1 1

A3
0
0
1
1

Full Adder
Input
Output
B3 Cout(2) 3 Cout(3)
0
0
0
0
1
0
1
0
0
0
1
0
1
1
1
1

2.Buat Rangkaian pararel Subtractor 2 bit menggunakan PCB board. Gunakan 2

buah full adder dan 2 buah gerbang X-OR. Dapatkan table kebenarannya.

U2

U1

XOR

XOR

U3

0
U4
AND

U6

AND

OR_3

C out

U5

U13

D1

XOR

LED-GREEN

U7

C in

AND

U14

U8

XOR

U9

U10
AND

U12

AND

OR_3

AND

A1
0
0
0
0
1
1
1
1

Input
B1 Cin(1)
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1

Output
2 Cout(2)
0 0
1 0
0 0
0 0
1 0
0 0
1 0
1 0

D2
LED-GREEN

XOR

U11

C out

XOR

C out