|La comparacién de dos palabras binarias ¢s una operacién comén en los sistemas de ‘computadora e interfaces de dispositives. Por ejemplo, en la figura I-7(a) de la pagi- nna 33, mostramos la estructura de un sistema en que los dispositivos se habilitaban al ‘comparar una palabra de “'seleceidn del dispositivo” con cierto ntimero de dispositivo AID det dispositivo). Un circuito que compara dos palabras binarias ¢ indica si'son iguales se lama un ‘comparadores interpretan sus palabras de ‘entrada como nimeros con signo ® sin signo ¢ indican también una relacién aritmé- tica (mayor © menor que) entre las palabras. 4.8.1. Estructura del comparador Las OR EXCLUSIVO y NOR EXCLUSIVO puden visualizarse como com- paradores de un bit.\La figura 4-84(a) muestra una. ‘de la compuertaSEC. 4.8 COMPARADORES 305 raises a Say a v 74.802 « & + For wot «ors z ey 5 Be 4.500 z owe w . ra.s02 re + ores 5 Ps * A va 70.585 s " uz ao — at 1 DIFFS, iS wi vu Figura 4-84 Comparadores usando el 74LS86: (a) comparedor de 1 bit; (b) comparador de 4 bits. XOR 741.S86 como un comparador de un bit. La salida activa alta, DIFF, esta activa si Jas diferentes. Las salidas de cuatro compuertas XOR entran a una ‘para crear un comparador de 4 bits en (b). La salida DIFF se activa si _ cualquiera de los pares de bit de entrada son diferentes. Con suficientes compuertas XOR y una compuertas OR con suficicates entradas pueden comstruirse comparado- res con cualquier nimero de bits. a figura 485(a) muestra una interpretacion de Ia compuerta XNOR 741.5266 como un comparador de | bit. La salida activa baja, /DIFF, esta encendida si las eniradas son diferentes. Recuérdese que el '266 tiene una salida de colestor abieto, ‘asi que se requiere una resistencia a Vj. Pueden combinarse cuatro compuertas XINOR para crear un comparador de 4 bits como se muestra en (b). Al tomar ventaja de las salidas en colector abierto, s¢ usa una funcidn AND alambrada (NOT-OR- NOT) para crear la salida /DIFF. Con esta estructura, puede obtenerse un compara dor de n bits para cualquier valor de n al unir las salidas (AND alambrado) de n'266, sujeto a las limitaciones eléctricas* del dispositivo. ‘Los comparadores de bits de esta subseccion pueden lamarse comparadores comparador parelo paratelos debido a que ven cada pat de bits de entrada simultaneamente y envian el resultado de la comparacién de 1 bit en paralelo a una funcién OR 0 AND de » entra das. También es posible disefiar un “‘comparador iterativo’’ que vea sus bits uno ala. vez y use una cantidad fija de légica por Antes de ver este disefio, introducimos tuna clase general de circuitos con esta estructura. a EEE308 PRACTICAS DE DISEfIO LOGICO COMBINACIONAL CAP. Figura 4—85 74.5266 ‘Comparadores usando ol 741.8266: Pe Rt 2 sas {a} comparador de 1 bit; 80 4 (0) comparador de 4 bits, oy at < a a 7 ov a ire ay 2 ns ole varasoss SF ut a . at a oe ore BT