INSTITUTO POLITCNICO

NACIONAL
Escuela Superior De Ingeniera Mecnica Y
Elctrica
Unidad Culhuacan
Graficas de carga de Transistores en casacada
Materia:
Alumno:

Electrnica lineal
Snchez Lpez Jess Jaret

Profesor:
DE LA VEGA AGUILAR MIGUEL ANGEL
Grupo:
6EV2

Amplificador en
Cascada
La amplificacin de la seal se efecta por etapas: la salida de una
excita la entrada de la etapa siguiente.

AV AV 1 AV 2 ... AVN
La ganancia general del
amplificador en cascada es el producto de las ganancias de las
etapas

Etapas:
Primera etapa, proporciona una alta resistencia para evitar prdida del
nivel de seal cuando el amplificador se alimenta con una fuente de alta
resistencia.
La funcin de las etapas intermedias de la cascada de un amplificador es
proporcionar el grueso de la ganancia de voltaje.
Etapa salida de un amplificador: proporciona una baja resistencia de
salida con el fin de evitar prdida de ganancia

La carga en el primer amplificador es la resistencia de entrada del

segundo amplificador.
No es necesario que las diferentes etapas tengan las mismas ganancias
de tensin y de corriente.

INTRODUCCIN:
A continuacin se expondr una breve explicacin sobre como se realizar el
circuito y los datos asignados al mismo efecto:

El diseo es el de un amplificador de pequea seal y a frecuencias medias, con

componentes discretos. El amplificador debe cumplir las siguientes especificaciones:

Impedancia de entrada > 1 M.

Impedancia de salida < 75 .
Ganancia de tensin > 45 dB.
Se alimentar con un generador de corriente continua de 12 V.

A tal efecto, se realizar el amplificador con tres etapas las cuales vendrn a
realizarse como:
1) La primera etapa ser realizada con un jfet, ya que se necesitar
para el caso, que la impedancia de entrada sea bastante grande,
logrndolo

con

una

configuracin

de

autopolarizacin.

Esta

impedancia de entrada no se podra conseguir eficazmente con un

bipolar sin deteriorar otros aspectos que se requerirn para hacer el
circuito.

2) La segunda etapa se realizar con un bipolar, en emisor comn

(polarizacin mediante divisor de tensin), con el objetivo de
amplificar.
3) La tercera y ltima etapa se realizarn con otro transistor bipolar,
en configuracin colector comn.
4) A continuacin se dar una breve explicacin sobre la ganancia en voltaje
a conseguir:

Para obtener la ganancia propuesta, que debe ser mayor de 45

decibelios se debern realizar los siguientes clculos, a modo de
aclaracin:

Gv > 45 dB.

DB (decibelios) = 10 log | P1 / P2 |.
Potencia disipada = V^2 / R.
P1 = V1^2 / R.
P2 = V2^2 / R.
DB = 10 log | P1 / P2 | = 10 log | (V1^2 / R) / ( V2^2 /R) | = 10 |
V1^2 / V2^2 |.
DB = 20 log | V1 / V2 |.

Las medidas en decibelios con respecto a un miliwatio seran, a su vez:

DBm = 10 log | P / 10^-3 |.

Las medidas en decibelios con respecto a tensiones seran:

DBv = 20 log | V |.

As los voltajes a alcanzar por el amplificador deberan ser superiores a:

45 = 20 log | V |; V = 177.82 voltios;

El circuito multietapas a realizar es el siguiente:

ETAPA
1
(JFET,
AUTOPOLARIZACIN):

CONFIGURACIN

DE

Se ha realizado un estudio, del punto de polarizacin en alterna, teniendo en cuenta

que, la condicin ms favorable para obtener la mxima excursin de seal sin distorsin es
que el punto de trabajo est en el centro de la recta de carga en alterna, ya que esta en la que
limita la excursin de seal.
Este circuito no amplificar en demasa ( no tiene una ganancia en tensin muy
grande, del orden de 2), se utilizar para adaptar la impedancia de entrada y ponerla muy
alta, ya que esta viene dada solo por la Rg.
El transistor utilizado para dicho circuito es el siguiente:
Modelo 2n3819, cuyas caractersticas son:

Pol N.

Package pinout T092 F.

1 Drain (Drenador).
2 Gate (Puerta).
3 Source ( Surtidor).
Po (max.) 200 mW (T = 25 c).
Vgs (th)(max.) -8 V.
Vdg (max.) 25 V.
Vds (max.) 25 V.
Idss (min.) 2 mA.
Igs (max.) 2 nA.
Yps (min) 2 ms.
Cgs (max.) 8 pF.

Las aplicaciones de este transistor son de amplificacin en general.

El
continuacin se indica:

circuito

de

esta

etapa

es

el

que

La configuracin de autopolararizacin elimina la necesidad de tener dos fuentes de

cd. El voltaje controlado de compuerta-fuente se determina ahora por el voltaje a travs de
un resisitor Rs, introduciendo en la terminal de la fuente de la configuracin, como se
muestra en la figura anterior.

Para el anlisis en continua, los capacitores pueden

reemplazarse por circuitos abiertos, y el resisitor Rg, por un equivalente de
corto circuito ya que Ig = 0 A. El resultado es la red de la figura siguiente:
La corriente a travs de Rs es la corriente de fuente Is, pero Is = Id, por lo que
la ecuacin quedara:

Vrs = Id Rs;
Para la malla cerrada, tenemos que :
-Vgs Vrs = 0;
Vgs = - Vrs;
Vgs = -Id Rs;
Se debe tener en cuenta que, Vgs es una funcin de la corriente de salida Id y
no un valor de magnitud constante como ocurre para la configuracin de
polarizacin fija.
Las siguientes ecuaciones definirn la configuracin de la red , junto con la
ecuacin de shockley, relacionando las cantidades de entrada y salida del
dispositivo:

Id = Idss ( 1 Vgs / Vp )^2.

Vgs = -Id Rs.

Id = Idss ( 1 + (Id Rs ) / Vp)^2.

Obtenindose as la ecuacin de segundo grado:
Id^2 + K1 Id + K2 = 0;
La ecuacin
apropiada de Id.

cuadrtica,

puede resolverse para

la

solucin

Grficamente se podra hacer de la siguiente manera:

Utilizando las caractersticas de transferencia del dispositivo, se
tiene que:

El nivel de Vds se puede determinar al aplicar la ley de voltaje de kirchoff al

circuito de salida, con el resultado:
Vrs + Vds + Vrd Vcc = 0.
Vds = Vcc Vrs - Vrd = Vcc Is Rs Id Rd.
Vds = Vcc Id (Rs + Rd).

Adems tenemos que:

Vs = Id Rs.
Vg = 0 V.
Vd = Vds + Vs = Vcc Vrd.

Por lo que resta solo realizar los clculos pertinentes:

Primeramente se debern obtener ciertos datos a bien de resolver el circuito

bien polarizado. Para ello se deber obtener la Vp y la Idss, pudindose adquirir
mediante diversos mtodos:

1) Mediante el trazador, se obtienen los valores de Vgs =

-1.050V, Vds=6V, Id = 3.6 mA.
2) O bien cogindolos del catlogo, Vp = -8, Idss = 15 mA.
3) La ltima forma de obtenerlo es midindolo en los siguientes
circuitos:
Con este circuito se obtendr la medicin de la Id, para ello la Vgs est a
0V, y se medir la Id, obteniendo as su valor.
Aqu, tenemos que la Id = 0A, midindose la Vcc1 para obtener as el
valor de Vp.
Vgs = -Vcc1
|Vcc1| > |Vp|.

Teniendo ya los valores de la Idss y la Vp se podrn obtener los otros

valores faltantes:

Vgs = -Id Rs;

Id = Idss ( 1 + (Id Rs ) / Vp)^2; 3.75 = 15 (1 + (3.75 Rs) / -8)^2
Rs = 1.06 K.

Ahora se podra hallar la Rd de dos formas, o bien fijando la ganancia a tener el

circuito, que sera de la siguiente forma:
V = -gm (Rd // rd);
V = (-2 Idss / |Vp|) (Rd//rd).

O bien de la siguiente forma, indicando que el circuito trabaje en

zona lineal:
Vds < Vgs Vp;
Vds < -4 + 8 ;
Vdg < -Vp; Vdg < 4
Vds = Vcc Id (Rs + Rd); 4 = 12 3.75 (1.06 + Rd)
Rd= 3.19 K.
Obteniendo as todos los datos de los que carecamos.

ETAPA 2 (Bipolar en emisor colector comn, polarizacin mediante

divisor de tensin):
Lo primero que hacemos es calcular la intensidad de colector y la tensin colectoremisor, en el punto de trabajo (Q), para que la amplitud de la seal sea mxima con el
mnimo recorte posible. Ya que esta etapa es la que amplifica la seal (es la etapa de mayor
amplificacin del circuito) y nos interesa que la seal amplificada, tenga la mayor amplitud
posible sin recorte.
El punto de trabajo o polarizacin (Q), del amplificador de seal, se sita en el
centro de la recta de carga para alterna, ya que es la mejor consideracin para la mxima
excursin de seal sin corte.
Esto se hace con el objeto de que la salida del amplificador no nos recorte la seal
de salida.

La forma de obtener este punto de trabajo, es haciendo que la mxima excursin por
el pico mximo sea igual a la mxima excursin por el pico mnimo. Para ello se tiene que
subir un poco ms el punto de polarizacin en la recta de carga en continua, de forma que
lo situemos en el centro de la recta de carga en alterna, ya que la recta de carga en alterna es
la que nos limita la excursin de seal.
Se podra poner antes que esta, otra etapa, a modo de adaptador de impedancia (un
emisor seguidor) de una etapa a la otra. Tambin, se podra adecuar la seal, es decir se
pone a una Zi alta y una Zo baja de la 1 etapa y la 2 etapa se le mete una Zi baja y una Zo
alta.
Adems, tenemos que la impedancia de salida de la 1 etapa est en paralelo con la
impedancia de entrada de la 2 etapa.
En definitiva la adaptacin de impedancias sirve para la mxima transferencia de
energa.
Dado el siguiente esquema, se le dar valores adecuados a los componentes y al
dispositivo para que trabaje como un amplificador de pequea seal, a frecuencias medias.
La condicin de polarizacin, es la de obtener la mxima excursin de seal sin distorsin.

El circuito es el siguiente:

Para la realizacin y posterior montaje de dicho amplificador se utilizar un

transistor tipo Q2n2222, por motivos que luego se comentarn.
Las caractersticas son las siguientes:

Package / pinout = T018 c.

Ic (mx.) = 800 mA.
P (mx.) = 500 mW. T = 25 C.
Vceo (mx.) = 40 V.
Vcbo (mx.) = 75 V.
Hfe (min.-mx.) = 100-300 = .
Ic = 150 mA.
Vce = 10 V.
Fr (typ.) = 300 Mhz.

Las aplicaciones de dicho transistor son, en general, para propsitos de

interrupcin de alta velocidad.

El patillaje del transistor es el siguiente:

Donde:
1. Emisor.
2. Base.
3. Colector.
Y cuyos valores obtenidos en el medidor de transistores son:

Ic = 1.96 mA.
Ib = 10 uA.
Para una Vce = 6 V.
= 196.

Anlisis de la recta de carga:

Donde:
VceQ = Vcc IcQ Rc.
IcQ rc
(IcQ rc) + (IcQ Rc) = Vcc; sabiendo que rc = Rc // RL.
IcQ (Rc + rc) = Vcc.
Vcc (IcQ Rc) = IcQ rc.
Vcc IcQ Rc = IcQ (RL Rc) / (RL + Rc).
1150.75 363.6 Rc 1.96 Rc^2.
Rc = 3.06 K.
Rc = -188.77 K.

Como una resistencia no puede ser negativa, cogemos los 3.06

De esta manera, se observa que la excursin a la salida ser prcticamente la
amplitud de la recta de carga en continua siendo sta la mxima que se puede
obtener.
Al mismo tiempo, se puede comprobar que cuanto menor sea el nivel RC // RL,
mayor ser la pendiente y por tanto menor ser la ganancia de voltaje en
alterna. Dicho de otra forma, si fijamos un valor de Rc, tenemos que cuanto
menor sea RL, menor ser la ganancia.

(IcQ Rc) + VceQ = Vcc.

VceQ = Vcc (IcQ Rc) = 12 (1.96 3.06) = 6.
Ib = Ic / = 1.96 / 196 = 0.01 mA.
A continuacin sacaremos los valores de las dos resistencias R1, R2:
Ib = (Vth Vbe) / Rth = (((Vcc / R2) R2) Vbe) / ((R1 R2) / (R1 + R2))
Como tenemos el valor de Ic podemos obtener la intensidad de base:
Ib = Ic / = 2.5 /196 = 12.7 A
Una vez obtenida la intensidad de base, podemos sustituir los valores en la
ecuacin anterior despejar R2.

12.7 = (((12 R2) / (R1 + R2)) 0.7) / ((R1 R2) / (R1 + R2))
12.7 ((R1 R2) / (R1 + R2)) = (((12 R2) / (R1 + R2)) 0.7)

Si consideramos que R1 = 10 R2 tenemos que:

R2 = 33.87 K.
Como sabemos la R2 tenemos establecida una relacin entre R1 R2 que es la
siguiente:

R1 = 10 R2 = 338.7 K.
Zona de corte:
Vce = (-Ic + IcQ) (Rc // Rl) + VceQ; Donde Ic = 0 por estar en corte, entonces
queda que:
Vce = IcQ (Rc // RL) + VceQ; como Rl es la impedancia de entrada de la
etapa3, tenemos que Zi3 = 95.894.

Vce = 13.2 V.
Zona de saturacin:
Vce = (-Ic + IcQ) (Rc // RL) + VceQ; Donde Vce = 0 por estar en
saturacin:
Ic = (IcQ (Rc // RL) + VceQ) / (Rc // RL) = IcQ + VceQ / (Rc // RL).
Como Rl = Zi3 = 95.894.
Ic = 5.09 mA.

ETAPA 3 (Configuracin de emisor seguidor):

Esta etapa se realiza para adecuar la impedancia de salida, pedida para realizar el
circuito. Esta debe ser menor a 75 .
La etapa viene dado por el siguiente circuito:

A modo de aclaracin se realizar una explicacin de cmo funciona

dicha

configuracin:
Cuando la salida se toma desde el terminal del emisor del transistor, la red recibe el
nombre de emisor seguidor. El voltaje de salida siempre es un poco menor que la seal de
entrada, debido a la cada de la base al emisor, aunque la aproximacin V = 1 casi siempre
es satisfactoria. A diferencia del voltaje de colector, el voltaje de emisor est en fase con la
seal Vi. Esto es, tanto Vo como Vi alcanzan sus valores pico positivo y negativo al mismo
tiempo. El hecho de que Vo siga la magnitud de Vi con una relacin en fase, explica el
uso de la terminologa emisor seguidor.
En realidad, puesto que el colector est conectado a tierra en el anlisis de ca, sta es
de hecho una configuracin de colector comn.
La configuracin de emisor seguidor se utiliza a menudo con propsitos de
acoplamiento de impedancia. Presenta una elevada impedancia en la entrada, as como un
valor bajo en la salida, lo que es por completo opuesto a la configuracin estndar de
polarizacin fija. El efecto resultante es muy similar al que se obtiene con un
transformador, donde la carga se acopla a la impedancia de la fuente para la transferencia
mxima de potencia a travs del sistema.
A continuacin se realizarn los clculos del punto de polarizacin y recta de carga
en alterna:

Lo primero que hacemos es calcular la intensidad de colector y la tensin colector

emisor, en el punto de trabajo (Q), para que la amplitud de la seal de salida sea mxima
con el mnimo recorte posible. Ya que esa etapa es la que se va a situar a la salida del
amplificador (para obtener, como hemos dicho antes, una impedancia de salida baja) y nos
interesa que la seal amplificada, tenga la mayor amplitud posible sin recorte.

El punto de trabajo o polarizacin (Q), del amplificador de seal, se sita en el

centro de la recta de carga para alterna, ya que es la mejor consideracin para la mxima
excursin de seal sin recorte. Esto se hace con el objetivo de que la salida del amplificador
no nos recorte la seal de salida.

La forma de obtener este punto de trabajo, es haciendo que la mxima excursin por
el pico mximo sea igual a la mxima excursin por el pico mnimo. Para ello se tiene que
subir un poco ms el punto de polarizacin en la recta de carga en continua, de forma que
lo situemos en el centro de la recta de carga en alterna, ya que la recta carga en alterna es la
que nos limita la excursin de seal.
A continuacin se expondrn las rectas de carga, tanto en continua como en alterna:
Vce(t) = -Ic rc.
VceQ = Vcc (IcQ Re).
Vcc = Ib Rb + Ie Re.
Ic = Ie.
Ic = Ib.
Ie = Ic + Ib.

La grfica sera tal que as:

Graficas

Grfica de seal de entrada

Grafica de tensin de salida

En estas grficas se puede observar de

forma visible el nivel de amplificacin
que se obtiene en este circuito, ya que las escales en cada grfica son
distintas

Anlisis en frecuencia

En esta grfica se observa que para frecuencias medias, la ganancia

permanece constante, ya que la mxima ganancia se obtiene a partir de los
50Hz, cumpliendo el circuito los requisitos solicitados.