Arquitectura Harvard

Para empezar debemos saber que contamos con dos memorias separadas entre
s y una unidad central de proceso. Una de las memorias corresponde a los datos
(RAM) y la otra correspondiente a las instrucciones (ROM), podemos contar con
dos mapas de memoria independientes entre s, ya que cada mapa de memoria
corresponde respectivamente a datos e instrucciones, podemos repetir una
direccin en el mapa de memoria ya que estn por separado, es decir, cada
memoria est dividida por bloques y en ambas comenzaran por la direccin cero.
La unidad central de proceso se encuentra constituida en su interior por
una unidad de control
una unidad de aritmtica lgica (ALU)
registros
por lo menos un timer, cuenta con tres buses (datos, direccin y control)
interrupciones
El timer nos sirve para designar el tiempo empleado por cada instruccin, los
cuales no necesariamente tienen que ser iguales, cuando termina el tiempo de
ejecucin pausa la instruccin y se dirige a la siguiente.
Las interrupciones estn conectadas directamente al CPU, cuentan con dos
buses (existen de dos tipos: de alta prioridad y de baja prioridad) las cuales
suspenden un proceso, al suspenderse dicho proceso queda guardada la ltima
direccin en la cual fue suspendido, para poder atender a la interrupcin.
La unidad central de proceso interacta con ambas memorias mediante seis
buses, tres corresponde a la memoria de instrucciones y las tres a la memoria de
datos, para la memoria de instrucciones tendremos dos buses de control de
direcciones de instrucciones (unidireccional) y un bus de instrucciones
(bidireccional) que interactuaran con la unidad central de proceso. la memoria de
datos cuenta con dos buses unidireccionales y un bus bidireccional.
La unidad de control recupera de manera simultnea de la memoria de instruccin
y de la memoria de datos, sern utilizados en ella en orden secuencial, la unidad
de control interpreta las instrucciones y datos enviados por sus respectivas
memorias, enva los datos a sus respectivos registros dentro del microprocesador,
para que sean utilizados posteriormente por la ALU, inmediatamente, la unidad de
control ejecuta la instruccin a realizar direccionando a la ALU mediante sus lneas
de control, el resultado es llevado por el bus de datos de la unidad de control al
registro de la memoria de datos donde va hacer almacenado.

Arquitectura de Von Neumann

Como sabemos, en la arquitectura de Von Neumann a diferencia de la arquitectura
de Harvard, es que esta cuenta con una sola memoria en la que se puede
almacenar la informacin tanto como para instrucciones como para datos. En los
registros es donde se almacenan temporalmente todos los datos que se
encuentran en movimiento para procesarlos, tambin cuenta con buses en las que
se interconectan entre las distintas unidades, la memoria, perifricos etc.
La arquitectura de Von Neumann consta de una memoria de almacenamiento, una
Unidad Aritmtica Lgica (ALU), una unidad de control, un dispositivo de
entrada/salida y el bus de datos que proporciona un medio de transporte de los
datos entre las distintas partes.
Unidad de proceso central (CPU)

Esta se encarga de controlar y gobernar todo el sistema que comprende la

computadora. La CPU est basado en un circuito integrado formado por millones
de transistores, que est diseado para poder procesar datos y controlar la
mquina. Es un factor clave para la potencia de la computadora. La CPU dispone
de dos unidades en su interior: la unidad de control y la unidad aritmtico-lgica.

La unidad de control es la que se encarga de leer las instrucciones de cada

programa que se encuentre almacenado en la memoria y se encarga de enviar las
rdenes a los componentes del procesador para que se ejecuten las instrucciones.

ALU: Es la encargada de realizar todas las operaciones aritmticas (sumas,

multiplicaciones...) y lgicas (comparaciones).

Memoria principal: Es aquella que contiene todas las direcciones o lugar en

donde se encuentran los datos y los contenidos de los propios datos. Dispone de
un registro de direcciones y un registro de intercambio de memoria.
El registro de direcciones se almacena la direccin en la que se almacenara o
leer un dato, y en el registro de intercambio de memoria se almacena el dato
ledo o que se almacenara.

Bus: Todos los componentes se comunican a travs de los buses, ya que estos
son los que indican la direccin a donde se dirigir cada dato que se lea o se
guarde. Hay tres tipos de buses:

- El bus de datos permite el intercambio de datos sean instrucciones o

datos. Es decir, mediante el bus de datos la unidad de control recibe las
instrucciones y la ALU los datos desde la memoria, al igual que tambin los
envan por este medio.
 - El bus de instrucciones transmite las direcciones de memoria que van a
ser usadas desde la CPU, para poder seleccionar los datos que sern
usados.

- El bus de control es el que transporta las rdenes generadas por la CPU

para controlar los diversos procesos de la mquina.

PICS CON ARQUITECTURA HARVARD

Fabricante: ATMEL
Microcontrolador: ATmega8A
Arquitectura: Harvard
De alto rendimiento, bajo consumo de energa AVR microcontrolador de 8 bits
RISC Arquitectura Avanzada
- 130 Instrucciones de gran alcance - Ms de un solo reloj de ejecucin del
ciclo
- 32 x 8 registros de propsito general de Trabajo
- Funcionamiento totalmente esttico
- Hasta 16 MIPS de rendimiento a 16 MHz
- En el chip de 2 tiempos Multiplicador
Los segmentos de memoria de alta resistencia no voltiles
- 8K bytes de memoria de programa Flash in-sistema de auto-programable
- 512 Bytes de EEPROM
- SRAM interna 1K byte
- Escribir / ciclos de borrado: 10.000 Flash / 100.000 EEPROM
- Retencin de datos: 20 aos a 85 C / 100 aos a 25 C (1)
- Seccin del Cdigo de arranque opcional con cerradura de bits
independientes
Dentro de la programacin del sistema de programa de arranque en el chip
La verdadera lectura y escritura Mientras Operacin
- Bloqueo de programacin de software de seguridad
Caractersticas perifricos
- Dos 8-bit de tiempo / contadores con Independiente de divisor, un modo
de comparacin
- Uno de 16 bits Temporizador / Contador con Independiente de divisor, el
modo de comparacin, y captura
Modo
- Contador en tiempo real con el oscilador independiente
- Tres canales PWM
ADC de 8 canales en TQFP y QFN / FML paquete -
ocho canales de 10 bits de precisin
ADC de 6 canales en el paquete SOIC -
Seis canales de 10 bits de precisin
- Interfaz en serie de dos hilos byte a byte
- USART serie programable
- Maestro / Esclavo de interface serie SPI
- Programable mecanismo de vigilancia independiente con oscilador en chip
 - En el chip comparador analgico
Los voltajes de operacin
- 2,7 - 5,5 V
Grados de velocidad
- 0 - 16 MHz para
Consumo de energa a las 4 Mhz, 3V, 25 C
- Activo: 3,6 mA
- Modo de Espera: 1,0 mA
- Energa-abajo Modo: 0.5 mu
19 fuentes de interrupcin

Microcontrolador de 8-bits P80C51SBAA

Descripcin de los pines:

VSS: Ground: 0V reference.
VCC: Power Supply: Este es el voltaje de
suministro de energa para el funcionamiento
normal, en reposo, y apagar el equipo. (2.7V
5.5V)

P0.00.7
(Port 0): El puerto 0 es un, puerto de drenaje
abierta, bidireccional de E / S. Puerto 0 pasadores
que tienen 1s escrito a flotar y se pueden utilizar
como entradas de alta impedancia. El puerto 0 es
tambin la direccin de orden inferior y el bus de
datos multiplexado durante accesos al programa
externo y la memoria de datos. En esta aplicacin,
que utiliza fuertes flexiones internas al emitir 1s.
Puerto 0 da salida tambin a los bytes de cdigo
durante la verificacin de programas y recibe
bytes de cdigo durante la programacin EPROM.
Se requieren externos pull-ups durante la
verificacin del programa.

P1.0P1.7
(Port 1): El puerto 1 es un puerto bidireccional de E / S de 8 bits con internos pull-
ups. Puerto 1 pins se pueden utilizar como entradas, 1 puerto de alfileres que se
extraen corriente externamente baja, debido a las internas pull-ups... Puerto 1
tambin recibe el byte de direccin de orden inferior durante la verificacin de la
memoria del programa. Funciones alternativas para el puerto 1 incluyen:

T2 (P1.0): Temporizador / contador 2 entrada de cuenta externa / Clockout

T2EX (P1.1): Temporizador / contador 2 Recargar / Captura / control de direccin.

P2.0P2.7
(Port 2): El puerto 2 es un puerto bidireccional de E / S de 8 bits con internos pull-
ups. Puerto 2 pines que tienen 1s escritas a ellos se tiran altas por los internos
pull-ups y se pueden utilizar como entradas. Como entradas, puerto 2 pines que
externamente son haladas corriente de baja fuente voluntad debido a las internas
pull-ups. Puerto 2 emite el byte de direccin de orden superior durante
recuperaciones de la memoria de programa externo y durante los accesos a la
memoria externa de datos que utilizan direcciones de 16 bits. En esta aplicacin,
que utiliza fuertes flexiones internas al emitir 1s. Durante accesos a la memoria de
datos externa que utilizan direcciones de 8 bits, puerto 2 emite el contenido del
registro de funcin especial P2. Algunos de puertos 2 pines reciben los bits de
direccin de orden superior durante la programacin EPROM y verificacin.

P3.0P3.7
(Port 3): Puerto 3 es un puerto bidireccional de E / S de 8 bits con internos pull-
ups. Puerto 3 pines que tienen 1s escritas a ellos se tiran altas por los internos
pull-ups y se pueden utilizar como entradas. Puerto de 3 pines que externamente
son haladas corriente de baja fuente voluntad debido a las flexiones. Puerto 3
tambin sirve a las caractersticas especiales de la familia 80C51, que se
enumeran a continuacin:

RxD (P3.0): puerto de entrada en serie

TxD (P3.1): puerto de entrada en serie

INT0 (P3.2): interrupcin externa

INT1 (P3.3): interrupcin externa

T0 (P3.4): Temporizador 0 entrada externa

T1 (P3.5): Temporizador 1 entrada externa

WR (P3.6): memoria de datos externa estroboscpica de escritura

RD (P3.7): memoria de datos externa leer estroboscpica

RST
(Reset): Un alto en este pin durante dos ciclos de mquina, mientras que el
oscilador est en funcionamiento, reinicia el dispositivo. Una resistencia interna
difusa a VSS permite un reinicio de encendido utilizando slo un condensador
externo a VCC.

ALE/PROG
(Address Latch Enable/Program Pulse): impulso de salida para enganchar el
byte bajo de la direccin durante un acceso a memoria externa. En funcionamiento
normal, ALE se emite a una velocidad constante de 1/6 la frecuencia del oscilador,
y se puede utilizar para la sincronizacin externa o de reloj. Tenga en cuenta que
un pulso ALE se salta durante cada acceso a memoria de datos externa. Este pin
es tambin la entrada de impulsos de programa (PROG) durante la programacin
EPROM. ALE puede desactivarse mediante el establecimiento de SFR auxiliary.0.
Con este conjunto de bits, ALE estar activo slo durante una instruccin MOVX.

PSEN
(Program Store Enable): La luz estroboscpica de lectura de la memoria del
programa externo. Cuando el cdigo 8XC51 / 31 ejecucin de la memoria de
programa externo, PSEN se activa dos veces cada ciclo de la mquina, excepto
que dos activaciones PSEN se saltan durante cada acceso a la memoria de datos
externa. PSEN no se activa durante recuperaciones de memoria interna del
programa.

XTAL1
(Crystal 1): Entrada al amplificador oscilador inversora y la entrada a los circuitos
de generador de reloj interno.

XTAL2
(Crystal 2): La salida del amplificador de oscilador inversora.

Velocidad de procesamiento de acuerdo al modelo

Caracteristicas del oscilador

XTAL1 y XTAL2 son la entrada y salida, respectivamente, de un amplificador
inversor. Los pasadores pueden configurarse para su uso como un oscilador en
chip, como se muestra en el smbolo lgico. Para accionar el dispositivo desde
una fuente de reloj externa, XTAL1 debe ser impulsada, mientras que XTAL2 se
deja sin conectar. No hay requisitos en el ciclo de trabajo de la seal de reloj
externo, ya que la entrada del circuito de reloj interno es a travs de un flip -flop de
divisin por dos. Sin embargo, se deben respetar los tiempos mnimos y mximos
altos y bajos especificados en la hoja de datos.

Stop Clock Mode

El diseo esttico permite que la velocidad de reloj que se reduzca a 0 MHz
(parado). Cuando se detiene el oscilador, la memoria RAM y
Los registros de funciones especiales conservan sus valores. Este modo permite
la utilizacin y permisos de paso a paso reducen el consumo de energa del
sistema mediante la reduccin de la frecuencia de reloj a cualquier valor. Para el
consumo de energa ms bajo se sugiere el modo de apagado.

Idle Mode
En el modo de reposo, la CPU se pone a dormir, mientras que todos los perifricos
en chip mantenerse activo. La instruccin para invocar el modo de reposo es la
ltima instruccin ejecutada en el modo de funcionamiento normal antes de que se
active el modo de reposo. El contenido de la CPU, la memoria RAM en el chip, y
todos los registros de funciones especiales se mantienen intactos durante este
modo. El modo inactivo se puede terminar ya sea por cualquier interrupcin
habilitado (momento en el cual el proceso se recogi en la rutina de servicio de
interrupcin y la continuacin), o por un reinicio de hardware que se inicia el
procesador de la misma manera como un reinicio de encendido.

Modos de operacin del Timer

Timer 2
Temporizador 2 es un de temporizador de 16 - bit / contador que puede operar
como un temporizador de eventos o un contador de eventos, seleccionados por
C / T2 * en el registro especial T2CON funcin. Temporizador 2 tiene tres modos
de funcionamiento: Capturar, auto - recarga (hacia arriba o hacia abajo de conteo),
y la tasa de baudios del generador, los cuales son seleccionados por los bits en el
T2CON como se muestra en la Tabla 3.

CARACTERSTICAS DE LA EPROM
Todos estos dispositivos pueden ser programados mediante el uso de un algoritmo
de Programming E Quick -Pulse mejorada modificada. Se diferencia de los
mtodos ms antiguos en el valor utilizado para VPP (tensin de alimentacin de
programacin) y en el ancho y el nmero de los impulsos de ALE / PROG.

La familia contiene dos bytes de firma que pueden ser ledos y utilizados por un
sistema de programacin EPROM para identificar el dispositivo. Los bytes de firma
a identificar el dispositivo como siendo fabricado por Philips.

Diagrama de bloques de la estructura interna

Caractersticas:
De acuerdo al diagrama anterior en el microcontroladorP80C51SBAA podemos
encontrar que su estructura se basa en una estructura Harvard debido a que
podemos encontrar a la memoria RAM en una seccin a la izquierda, mientras que
la memoria ROM est en el otro extremo de la misma forma conectado al bus de
datos central, con lo que deducimos que se puede accesar a ambas memorias
simultneamente, que es la ventaja principal de la estructura Harvard, tambin
podemos observar los siguientes componentes:

Dos Timers
Un oscilador
4 series de 7 puertos
Controlador y registro de instrucciones
Un buffer de datos
Un contador de programas
Un registro de direccin de programas
Una ALU
Una memoria RAM y una ROM
Un registro de RAM
Controlador de puerto
Puntero de pila
Registro PSW

PICS CON ARQUITECTURA VON NEUMANN

Fabricante: PHILIPS
Microcontrolador: LPC2364

El LPC2364 / 66/68 microcontroladores estn basados en una 16 bits / 32 bits

ARM7TDMI-S CPU con emulacin en tiempo real que combina el microcontrolador
con un mximo de 512 kB de integrado memoria flash de alta velocidad. Una
interfaz de memoria de ancho de 128 bits y un acelerador nico arquitectura
permite la ejecucin de cdigo de 32 bits a la velocidad de reloj mxima. Para
crtico el rendimiento de las rutinas de servicio de interrupcin y algoritmos DSP, lo
que aumenta el rendimiento hasta un 30% sobre el modo de pulgar. Para
aplicaciones crticas tamao del cdigo, la alternativa de 16 bits
Modo pulgar reduce cdigo en ms de un 30% con la penalizacin de rendimiento
mnimo. El LPC2364 / 66/68 son ideales para aplicaciones de comunicacin en
serie de usos mltiples. Ellos incorporar un controlador Ethernet 10/100 de acceso
al medio (MAC), un dispositivo USB de velocidad completa con 4 kB punto final
RAM, cuatro UART, dos canales CAN, una interfaz SPI, dos

Caractersticas

- ARM7TDMI - S procesador, corriendo a velocidades de hasta 72 MHz.

- Memoria Hasta 512 kB en el chip Programa de Flash con In-System

Programming (ISP) y Dentro de la programacin de aplicaciones ( IAP )
capacidades . Memoria de programa Flash es en el brazo bus local para el
acceso de la CPU de alto rendimiento

- 8/32 kB de SRAM en el bus local de ARM para el acceso a la CPU de alto

rendimiento. 16 kB SRAM para la interfaz Ethernet. Tambin se puede
utilizar como SRAM de propsito general.

- 8 kB SRAM para el propsito de uso general DMA tambin se puede

acceder por el USB.
- Doble sistema de AHB que prev la DMA simultnea Ethernet, USB DMA , y
la ejecucin del programa a partir de Flash en el chip sin contencin entre
esas funciones . UN puente de bus permite que el DMA Ethernet para
acceder al otro subsistema AHB.

- Avanzado controlador de interrupcin Vectores, que soporta hasta 32

interrupciones vectorizadas.

- Uso general controlador AHB DMA ( GPDMA ) que se puede utilizar con la
serie SSP interfaces, el puerto de I2S , y el puerto de tarjeta SD / MMC , as
como para la memoria a memoria transferencias.

Interfaces de serie:

- MAC Ethernet con el controlador de DMA asociado. Estas funciones residen

en un bus AHB independiente.

- Dispositivo USB 2.0 de velocidad completa con PHY en el chip y el

controlador de DMA asociado.

- Cuatro UART con la generacin de velocidad de transmisin fraccionada,

una con control de mdem de E / S, una con el apoyo IrDA, todos con
FIFO.

- controlador CAN con dos canales.

- controlador de SPI.

- Dos controladores de SSP, con FIFO y capacidades multi-protocolo. Uno de

ellos es un suplente para el puerto SPI, compartiendo su interrupcin y
pasadores. Estos pueden ser usados con el controlador GPDMA.

- Tres interfaces I2C-bus (una con-drenaje abierto y dos con los pines del
puerto estndar).

- I2S (Inter-IC de sonido) para la interfaz de entrada de audio digital o de

salida. Se puede utilizar con la GPDMA.

Otros perifricos:

- Secure Digital (SD) / MultiMedia (MMC) interfaz de tarjeta de memoria

(LPC2368 solamente).

- 70 de propsito general pines I / O con configurable pull-up / down

resistencias.

- ADC de 10 bits con multiplexacin de entrada entre 6 pines.

- DAC de 10 bits.
- Cuatro temporizadores de uso general / contadores con un total de 8
entradas de captura y 10 comparar los resultados. Cada bloque tiene un
temporizador de entrada de cuenta externa.

- bloque / temporizador de un PWM con soporte para control de motores

trifsicos. El PWM tiene dos entradas de recuento externos.

- Reloj en tiempo real con el pin de alimentacin independiente, fuente de

reloj puede ser el oscilador de RTC o el reloj APB.

- 2 kB SRAM alimentado desde el pin de alimentacin RTC, permitiendo que

los datos que se almacenan cuando el resto del chip est apagado.
- Temporizador de vigilancia. El temporizador de vigilancia puede ser
ajustado desde el RC interno

- oscilador, oscilador de RTC, o el reloj de APB./ interfaz de depuracin.

- Test Standard ARM para la compatibilidad con las herramientas existentes.

- Emulacin de seguimiento del mdulo soporta traza en tiempo real.

- Sola fuente de alimentacin de 3,3 V (3,0 V a 3,6 V).

- Cuatro modos de consumo reducido, de espera, el sueo, apagado, y Deep

Power Down.

- Cuatro entradas de interrupcin externas configurables como el filo / nivel

sensitivo. Todos los pines en PORT0 y PORT2 se puede utilizar como borde
fuentes de interrupcin sensibles.

- Procesador de atencin desde el modo Energa-abajo a travs de cualquier

interrupcin capaz de operar durante el modo de apagado (incluye
interrupciones externas, RTC interrumpa, la actividad USB, Ethernet
despertar de interrupcin).

- Dos dominios independientes de energa permiten un ajuste fino del

consumo de energa basados en caractersticas necesarias.

- Cada perifrico tiene su propio divisor de reloj para mayor ahorro de

energa.

- Brownout detectar con umbrales separados para interrupcin y reinicio

forzado.

- Power On-chip en Restablecer.

- Oscilador de cristal on-chip con una autonoma de 1 MHz a 24 MHz.

- 4 MHz del oscilador RC interno recortado a la precisin 1% que

opcionalmente se puede utilizar como el reloj del sistema. Cuando se utiliza
como reloj de la CPU, no permite la CAN y USB para funcionar. En el chip
PLL permite el funcionamiento de la CPU hasta la velocidad mxima de la
 CPU sin necesidad de un cristal de alta frecuencia. Puede ser ejecutado
desde el oscilador principal, el oscilador interno RC, o el oscilador de RTC.

- Selecciones de funcin pasador verstiles permiten ms posibilidades de

utilizar en el chip perifrico funciones.