Electrnica Digital Nota:

Ingeniera Electrnica - UNSA

Prof. Dr. Juan C. Cutipa Luque Nombre:
Examen parcial 2
Tiempo de duracin: 120 min. Fecha: 05/12/2016, 9:00 h.

"The engineer who embarks upon the design of a feedback amplier must be a creature of mixed
emotions ". Hendrik Wade Bode.
Preguntas
1. Para el sumador en paralelo de la gura 1, determine la suma completa realizando el anlisis
de los circuitos. (5 puntos)
2. La gura 2 presenta un multiplexador con diagrama de tiempos de S0 y S1 y presenta entrada
de estados D0 = 1, D1 = 0, D2 = 0, D3 = 1. Disee el diagrama de tiempos de la salida. (4
puntos)
3. Disee un contador asncrono ascendiente (mdulo-11) con ip-op J-K. (4 puntos)
4. Disee un contador sncrono ascendiente/descendiente (up/down) cuya secuencia de estados
(decimal) se muestra en la gura 3. (7 puntos)