EXPERT CPU Esta pubLicacgdo contéim a descrigao de guncionamen- to dos cincuitos eLetndnicos que compoem um dos modutos inte gnrantes da Linha EXPERT - MSX, Recomendamos que a Leitura seja realizada em con- junto com 0 diagnrama esquematico do regerido aparetho. Com mais esta publLicagdo pretendemos atingin todos 08 técnicos de noss0s postos autonizados, fazendo chegar as Suas maos infonrmagoes sempre atuatizadas, de forma a facile tar e aprimonar cada vez mais a assisténcia dada aos produ- 408 GRADIENTE, Sem mais, DIVISAO NACIONAL DE SERVICOS SETOR DE TREINAMENTOOgradiente | a a ee INTROPUCAO 0 EXPERT no padrao MSX & um microcomputador de & bits, com’ $0K de RAM ( 64K para usuario e 16K para video ) que alim do processadon Z-80-A, com" CLOCK " de 3,58MHz, possui dois ou- tnos processadones, de audio e de video, que o torna exthema- mente veloz, permitindo programas mais complexos. venrsatil 08 32K de ROM do EXPERT o fazem extnemamente facil e de ser programado. At@ no design o EXPERT se destaca, afem da harmonia do conjun 40, 0 projeto previu 2 SLOTS na parte frontal para cartuchos @ expansdes; e na parte traseina, satdas de video "RGB" ( 16 cones) @ monocromatico, sazda para impressora, satda de audio e alto falante imbutido com controle de volume. 0 tecfado ergondmico, separado, possut 89 teclas com 256 sim- bolos graficos, operando tanto como perifericos convencionars que podem ser programados com canrtuchos e cassetes, como tam- bém com disquetes de 3 1/2", 5 1/4" e ate 8" ( uma das vedetes do MSX ), Para exploranr o.segmento de games fod projetado um joystick esnecial, com dois botses de tino e alavanca de alta precisao, fsazendo deLe um apanetho versatit,@®gradiente : EXPERT a 9 MI PESCRISAQ. PE FUVCTONAME PLACA DIGITAL A placa principal do uP MSX se compoem de CPU, MEMORIAS, 1/0, CHIP-SELECT DE MEMORIA E 1/0's, SLOT-SELECT DE MEMQRIA, CLOCK RESET. cru Six ba Un a piel A Unidade Central de Processamento &@ composta do CI n? 01(CPU 2-80-A) e dos C1's n@ 30, 31, 32 @ 33 que sao ampLigicadones’ de sinaf ( BUFFER'S ) e@ mais as portas " AND" 38 @ 51. A fungao basica da CPU & o controle gerat de todo o sistema, MEMORIAS AS memdrias podem ser subdivididas em : memonias ROM 27256 ( CI n? 05 ) e@ memorias RAM TMS 4164 ( CI'8 NOS 06 at? 13) e mais dois C1'S de contnoke ( CI's 22 e 23). A memoria ROM tem como fungdo armazenar o programa residente' (0 basic do MSX ), A funcdo da memoria RAM & serxvin como " Cadenno de Radscunho para toda a ingormacdo que entra via teckado, cassete ou outro periferico do sistema, 1/0's 08 1/0's 8&0 compostos petos C1's 02, 03, 04 @ 54, 0 CI NG 02 2 o Processadon de Video ( 9128 ); o CI n? 03 @ o Aesponsavel; pela entrada dos joysticks, entrada do som do cas, Sete e geracgdo de sons externos; o C1 n? 04 ( 8255 ) & o res- ponsavel pela Leitura de teclado, saida para o cassete, contro Le do reke do cassete, satda auxitian de some controfe do ! " SLOT-SELECT "; 0 CI n@ 54 & redsponsavee pela saida de impres Sona.Gwe CHIP-SELECT DE MEMORIA E_1/0 Pode 4¢ subdividin em " CHIP-SELECT " da memoria ROM e " CHIP SELECT " da memdnia RAM; ambos os cincuitos " CHIP-SELECT " 50 compostos pelos C1's 36, 37 e 42 que se Locatizam acima ' do CI 27 ( 7418139 ). 0 CI n@ 37 auxitiado pelo pino 04 do CI n@ 27 gaz o Chip-Se - fect da ROM, 0 CI n? 36 auxikiado peto pino 06 do CI n? 27 faz o Chép-Se - Lect da RAM, genrando a Linha W-SELECT. 0" Chép-Select " de 1/0 & basicamente feito pelo CI n? 29 ( 7418138 ), auxitiado por kinhas de enderego | A3, A4, AS A6 )} "1/0 REQUEST " e pox HI e A7 via CI 51 | péno 03 ) e SLOT-SELECT DE MEMORIA Tem a fungao basica de permitin que sejam Ligados mais 64K de memoria no MSX, fazendo com que & CPU Leia informagdo da ROM RAM ou de memorias coLocadas nos SLOT'S. Esses cincuitos sao formados pelos C1's 39, 28 @ 27 auxikiados por ingormacdes gravadas na porta A ( PAP - PA? ) do CI nd 04 ( 8255), CLOCK Praticamente esta dentro do 1/0 " Paocessador de Video "n? 02, 0 cristal & Ligado dinetamente nos pinos 39 e 40 e a saida do putso de CLOCK & fetta peto mesmo CI 02 péno 37. RESET 0 RESET @ formado pelo capacitor C 120 e o thansistor T 10, & 08 demais componentes funtamente com C 120 e T 10, interliga- dos ao +5V, cPu Z-80-A_" formada pelo CI-n? 01 ( que & a prdpaia 0 cincuito da CPU encarregada do controke gerat de todo o CPU 2-80-A.), que 1 ersistema, Dela pantem os barna- mentos de endereco | Ap ~ Al5 ) bannamentos de controte comple- to | Linhas Memory-Request, 1/0 Request, Read, Waite, Regresh , Wait, ete. ) @ © bannamento de dados ( 06 - D7) que @ distni- buédo por todos microcomputado- nes. ALem disso, eLa recebe o ' Chock do sistema e alimentagao, 0s CI's de n@s 30, 31, 32 e 33 $0 04 CIS Ldénticos, compos - tos de bugfer's ampligicadones! de sina com capacidade de TRI- STATE, 0 qual 40 sera ativado ' pela £inha " BUS-ACKNOLOGY " * ( pino 23 da CPU ) e@ que 46 en- tra em agdo se for pedido um ' " BUS-REQUEST " ( através do pa no 25 da CPU ) que vem do pino 1 do conector n? 12, sendo que com 25a s0Licitacao 04 buffers amplificadores possam ter a sua saida em afta impedancia; caso contrdrio o " TRI-STATE " nao ' sera ativado e 08 buggers gica " nGo sempre om funcéonamento non *™ mak, As duas pontas " AND" ( CI's n? 38 @ 51) existem porque as tinhas " READ e WRITE" ( pinos 21 ¢ 22 da CPU ) Jao usadas ' da seguinte maneinat 08 sinais oniginados desseds pinos passam por bugfer's ampligicadores @ vao diretamente para os slot's! de saida, Para nao sobnecanregar estas Linhas, estes mesmos ' sinals entram em duas portas " AND" que fornecem, atnaves do pino 11 de ambas as Linhas " B-READ ¢ B-WRITe " ( B-RD e B-WR) que Sao READ-Amp£ificado ¢ WRITE-AmpLégicado. $5 ent&o estasEXPERT Angormacdes sao distribuidas pela placa do sistema. MEMOKIAS " ROM / RAM" éas ROM ( CI n? 05 ) recebe 15 Linhas de endenrego {Ad dada @ sua capacidade de 32K, gornecem 08 Lénhas de da 00 - D7 ) Ligados no barramento de dados. Hip SELECT MEMORI Dots pinos de" Chip-Sekect " contro£Lam a ROM; um dees, o " Chip-Select " propriamente dito, € 0 pino 20 que vem da ' Grea de " Chip-Select de memoria " que descrevemos adiante, e © outro | pino 22 ) vem da Linha " Read " e sua gungdo & impe din que acidentatmente se tente escrever na ROM. As_memdrias RAM ( CI 4164 ) conrespondem aos CI's ns 06 - 13; @ sua pinagem corresponde a 08 Linhas de endereco que sao muk tipkexadas ( Linhas RAS e CAS ) sendo que o RAS tem por fun - go manter o " negresh " desta RAM sempre ativo, eo CAS com @ funcao de possibilitanr o acesso a esta RAM, Eeberecloo A£Lém disso, as RAM recebom no pino 03 a Linha " WRITE-ENABLE " que sai da Linha B-RED da CPU, passa pelo CI 42 | BUFFER in - versor ) a quak indica se a ingonmacdo vai sen edscrita ou Li- da, Junto ao bkoco das memdrias RAM, existem os CI's 22 e 23 $0 dois multiplexers | 7418157 1; onde a fungao dees & (sen do comandada pelo sina " memo-select " que vem do " chip-se- Lect de memoria ") chavean & bits menos ou mais signigicaté - vos da barra de enderegos para o enderecamento das memonias ' que RAM dinGmicas. E bom Lembrar que as memorias RAM dinanicas ( usadas no nosso sistema } recebem 08 enderegos em panes de informacoes, isto! Z, primeino 08 & bits menos significativos e depois 08 & bits mais significativos, De cada um destes CI'S 08 pinos 2 e 14 onéginam 1 Linha da banrna de dados, portanto sao necessanios & C1'S para armaze - nan cada" BYTE " de ingormacdo, isto @, cada CI anmazena 01 dos & bits de cada byte. 1/0" da as Linhas de banramento de dados { D0 - D7 ), recebe o sé- na£ " RESET " pino 34. Quando em" 0" sincroniza o clock, 08 contadonres | Horizontal e Vertical ) e Limpanr 0s registnadones Anteanos, No pino 13 recebe o sina " MOQE " que vem da Lénha AO de ende hecos, que quando em nivek Logico " 0." peaméte a trans geren- cia de dados e em nivel Logico" 1" significa a Libenagto pa na trans feréncia de endereco. =) Dois " Chip-Select ", um de Leituna e outro de escrita que se originam do CI 35; a fungao deles & sepanan o sinak " chip - select " que chega nos pinos 9 e 12 em gunvado das Linhas B-RD e B-DR que chegam nos pinos 10 e 13 para formar a instrugao ' " chip-sekect " de escaita ( WRITE } e " chip-select " de Lei tuna ( READ}, respectivamente, pinos 14 (| CSW) e 15 | CSR)| Ogradiente : EXPERT [ied do CI n? 02, Este 1/0 gera também as seguéntes Linhas para o sistema: nad Linhas 39 e@ 40 genra o clock, com saida no pino 37, para ser! fornecido pana a CPU, através do CI n? 53 e dos demais inven- 4oneds de CI n? 40, size vor “ey SER5 Rue AKT} essy CK-ENABLE on iz a3 VIDINT iw cN ne 10K +3v SLOT/ EXPANSION 0 sinak de interrupcao & gerado no fim de cada varneduta ati- va do display em cada 1/60 segundos, sendo enviado pana o CNI2 pino 4 e ao CI 38 pino 9, atingindo o pino 16 da CPU com o sinal " INT ", ingormando a CPU para aguardar por um instante 0 processamento no caso do 1/0 de video nado tiver tido tempo suficiente para terminar a comunicacao com a CPU. A fungao princdpal esta concentnadas no entanto nos pinos 35 (B-Y ), 36 ( ¥} e@ 38 (| R-¥ } que sd0 satdas dos sinais (B-¥, R-Y e Y) pana a placa analdgica, gerando as ingormacdes de video pana a entrada do moniton de video.i Existem doés CI's auxdtdanes pana 1/0 de vadeo, n? 14 e 18 , que sao duas memonias RAM din@micas totatmente controladas pe Lo CI n& 02, cuja fungdo & armazenar o conteido da tela e man t8-L0 & disposicdo do paocessador de video; portanto, a CPU " eseneve " a éngonmacdo no processador de video e o processa dor armazena essa informacdo na RAM e depots transcreve pana! o video. Essas duas RAM tem capacidade para 16K com 4 bit's de ongani- zagdo, isto @, 4 satdas/entradas de dados para cada uma; sen- do que nos pinos 32 a 25 (| RDO - RD? ) pana RAM de vadeo @ 0 enderecamento &@ efetuado nos pinos 3 a 10 | ADO - ADT) @ pi- nos 1 ( RAS), 2 ( TAS) e 11 ( RW). SOM E JOYSTICK Eo CI n@ 03 ( 8910 } que & encarregado dessas fungoes, atra- ves das Linhas BO, 81, B2, B3 e-B5; eLe gera um sistema de ¢ chaveamento de sinais que fornece informacao para o CI n? 24, 0 qual vai fazer com que, atraves de duas chaves sefetoras in teanas no CI n@ 24, Seja Lido 46 um foystick por vez. A infor magdo deste joystick entra no CI n9 25 @ @ forneckda para oo CI n& 03 ataaves das Linhas AO, Al, A2 @ A3, ALEm désso, ou- tna fungdo importante no CI n? 03, acontece no pino 14; ele necebe o sinak de audio proveniente do conector SUB-3 que por sua vez recebe o sinal do cassete. Este CI nrecebe tambam um sinal de clock, mas por de taatar de um 1/0 de baixa velocidade, 0 clock original do sistema & di- vidido por 2 no FLIP-FLOP tipo D no 34. A fungdo prsncdpal deste CI no entanto & genran sons, 0 que acontece athaves das satdas A, Be C ( pinos 3, 4 @ 38) Que Sao sdmp£Lesmente undgicados @ mandados através da “Linha SOUND pana a phaca analogica. 0 CI n? 03 & SeLecionado pelo sistema, da séeguinte forma: a selecado vem atnaves das duas portas do CI n@ 36 [( pinos 9 @& 12 ) que necebem o sinak de" chip-select " ; também este CI necebe a Linha " AQ " de endereco no pino & e a Linha" B-UR"Qoeame) eI no pino 11, gazendo com que um dos "chép- select " seja comanda do peto sina£ de es - crita eo outro chip- select " seja comanda do através da finha ' de endereco AN, para teituara, As Linhas de dados |' DO - 07 ) sao entradas e saidas pana oo Cl ' n? 03 ( 8910 ) exer - eer a conversacao com a CPU. A selega&o de um joys- tick por vez, queé! feita pelo CI 24, de- pende das informagdes vindas de BM, BI, 82! e B3, que via 4 por tas | AND ) CI 43 co- mandand a selecao no CT 243, JovsTiCK, sovstick, TECLADO, CONTROLE DO RELE E AUDIO CASSETE AUXILIAR DE SOM SATDA DE COMANDO DE SLOT 0 teclado tem entradas pelas portas BO - B7 | pinos 18 - 25 } onde recebe as & Linhas do tecfado e faz a Leitura de § teclas por vez; as 60 teckas do teclado sao divididas em 10 grupos! de & . Pana escolher qual grupo deve ser Lido, ele usa as se- guintes Linhast portas CO, C1, C2 e C3 ( pines 14 - 17 }j com estes 4 pinos ele indica para o tecLado qual o grupo a ser Li do e@ em seguida faz a Leitunra atnavis das & Linhas da porta’ 8.onde] eed = A Linha PC 4 | pino 13) Ea CASSETE OUT sada que contro£a o rele que ' Liga ou destiga o motor do cas- sete. A Linha PCS ( pino 12) @ a sad da de som que vai ghavan a in - formacéo no cassete. Ambas vao para a placa analdgica via conee ton" SUB 3" pinos 40 5. ZA Linha PC6 ( pino 11) esta ei gure, ea Linha PC? ( pino 10 | sv RESET 5 (7415138) “& um gerador auritian de som , que vad misturan sua ingormacao @ Linha SOUND, gerada pefo C1 n? 03 ( 8910 ), Restam portanto & Linhas na por ta A, que formanrao 4 grupos de! 2 bits. Cada grupo de 2 bits ' vai indicanr em qual dos slot's de 64K a CPU devend Len uma de- teaminada faixa de memoria. Des ta forma devemos dividin os 64K de memoria em 4 bLocos de 16K ; Sendo assim, temos 4 slots gor mando 16 bLocos de 16K. Cada 2 Linhas da porta A consegue sefecionan 4 bLocos de 16k: Como nds temos 4 conjuntos de 2 Linhas, temos entdo 16 sete - bes possiveis no total conrespondente a cada um dos blocos ' de 16K, + Quanto as entradas, o CI n? 4 Accebe as Linhas DO-D7 das ban- ras de dados e as Linhas AO-Al de enderecos deve seLecionan a Angormacdo vinda da CPU para as portas A, B, C ou para a pro- ghamacao interna do prdpnrio CI n? 4 | 8255 ). A Linha de B-RD ( pino 5 ) permite a CPU Leno CI nd 4 enquan L que a Linha de B-UR, permite a CPU escneven nesse CI nd 4;Gow) no caso do sinal " CHIP-SELECT " estan ATIVADO ( nivet Légico "0" ) no péno 6 do CI n? 4, No péno 35 necebemos a Linha de" RESET ", inventida, através do invensor CI n? 42, pois o mesmo & um reset nao banrrado. IMPRESSORA O CI n@54 consiste em 8" FLIP-FLOP ™ tipo D, sendo que a funcdo FLIP-FLOP & memonizan uma infoamacao em sua saida; te- nemos assim & déisposicado da impressona a Angormacao vinda da cpu. Um byte enviado peta CPU através da barra de dados, senve co- mo um" LATCH " de ingormagdo no CI n954 ( 7418374), para ' uso da impnressona. A gnavacdo da ingormacao vinda da CPU no CI n9S4 & sincnoniza da através do sinak de CLOCK ( pino 11 ). A formac&o do sinat de CLOCK tem onigem quando a Linha Ag de enderegos determina se a ingormagao vinda peta barra de dados cornesponde aos sinais " BUSY ou " STROBE " ou se & uma infor magao que deve ser gravada no CI n? 54. Em primeino Lugar, inemos gnavan no CI 54 as Anfgormagoes da via de dados | DO - D7) @ pana isso a CPU cotoca NIVEL LOGI- co" 1" na Linha de endereco Ag. Esse nivel" 1" atinge o CI 51, tnansferindo o nivel Logico! "1" pana o pino 6 do CI $6, 0 qual invente o nivel tégico ' pana" 0" e@.aptica ao pino 4 do CI 52, que recebe também 0 "chip-setect " ( ¥2 } do Cl 29, @ assim eatard gera do 0 pulso de clock para o pino 11 do CI 54 gravando nos seus "FLIP-FLOP'S " a ingormagaéo da Linha de dados. O péno 1 (1G) do CI 54 mantém-se em" 1" cotovando a saida’ dos FLIP-FLOP'S em TRI-STATE, 0 proximo passo @ enviar um pulso "STROBE " do 500 n/Seg para a impressona, permitindo que se dmprima em Listagem as ingor- macodes gravadas no C1 54, Para iss0 a Linha de Ap passana para" O" ea Anformagdo do "chip-setect " ( YZ ) também send" 0", A Linha de AP pas sinak doLa ie i $a pelo CI 51 (entnando pelo pino 4 ¢ com saida peto pino 6) atinge o pino 9 do C152 e a Lenha Y2 atinge o pe no 10 do mesmo, ' Laberando 0s CI's 52 pelos pinos 2 @ 13 com nivee £6 gdeos"" 0". 0 pino 12 do C152 necebe o sinal B-WR igual a "I" enviado pela CPU e, Sendo assim, te nemos o nivel Logico " 1" no pino 11 do CI 34 ( CK ). Nesse momento a CPU cofoca na Linha’ DP nivel Logico " 0" que via CI 36! atinge o pino 12 do CI 34, sendo ' trans ferido pela presenca do CLOCK, pana o pino 9 { saldaQ), atingindo o CI 53 que @ Libenado' por duas portas com funcado de FLIP-FLOP " RS" sendo que no pino 5 do CI 39, tenemos o " RESET " igual a" 1" e no pino "0"; assim, o pino 4 do CI 53 eatand 1 0 sinal ¥2 igual a em" 0", Libenando o pulso " STROBE ", No caso do rceebimento do pulso " BUSY ", A e YZ ser iguat! a"0", 0 ping 2 13 do Cl 52 ind pana" 0", O pino 01 ' necebend B-RD em" 0." que ind Liberar o CI 53 pana passa - gem do sinag-" Busy " ( BUS de dados "DI" }, sokécitando ' um espaco de tempo da CPU pana envio de dados. CHIP SELECT DE MEMORIA Chip_Select da Memdria_ROM: depende de duas ingormagdes; uma defas & que a memoria ROM vai de 0000 a 7FFF, isto @, eka re- cebe todas as Linhas de enderegos exceto a Linha 15; pelo fa to. da ROM usar 32K por & bit's de capacidade.[eons] ew A ROM 40 inG funcionan se a Linha AIS estiver em nivel £ogico "0", Este sistema funciona da sequinte forma: a Linha AIS & tigada a uma porta" OR" ( pino 9 do CI 37) Sendo esta uma das infonmagdes que vao Libenar o " Chip-Select " da memoria ROM, A outha informagao necessaria pana a Libenagao do CI 37 péno 10, vem do péno 4 do CI 27 que indica que o sfot da ROM esta ' selecionado, Assim podemos dizer que a ROM 40 vai" entnar no ar” sea La mha AI5 estiver em" 0" @ 0 slot da ROM seLectonado Acompanhando a figura deste Item, & importante notanrmos o se- guinte: no momento em que acontece o " RESET " ind - cial o pino 13 do CI 39 Le va nlvee "1" aos péinos 1 2 15 do Cl 28; isto produz nivee" 0" nos pinos 2 @ 3 do CI 27 que ind Liberar o pino 4 deste mesmo CI ' ( saZda 1Y0 ) que por sua vez Libera o pino 10 do CI 37, Ldbenando a ROM. Esta sequéncia de Libera - g0es garante que a ROM ina entrar no sistema, indepen dentemente do rcsto do cih cudito, isto &, sempre que acaonado a chave " POWER " fogo apds o " RESET ". Na RAM do séstema, temos 64K de capacidade, desta forma nenhu ma Linha de enderecos se envokve no seu chip-select, pois ele deve seh simplesmente Libenado pelo " SLOT-SELECT ", Ito gun céona da seguinte maneina: MUX, CAS e RAS No pano 6 do CI 27 sadna nivel Ligico "0", toda vez quea SLOT-2 [ onde se Locakiza a RAM) for seLecionado. Esta ingormacdo vad até o " jampen " 35, entna no pino 3, sai pefo pino 1 do Cl 36 entnando no pino 2 do FLIP-FLOP CI 41; A saida pino 06 do FLIP-FLOP CI 41 gena o senal de" CAS" que da acesso a todos 08 bLocos da RAM, no sentido coluna, No entanto, para que esse processo aconteca, ha necessidade ' de foknecer ao FLIP-FLOP CI 41 pino 3 um " CLOCK", 0 qual @ dado peta Linha CLOCK do sistema, signifgicando portanto que ele estana sempre presente. Além disso, o pino 2 do CI 41 vai produzin o sinax " Memory - Select " que faz com que a chave de enderecamento contida nos CI's 22 @ 23 sekecio Re neal! ou 2% metade wraeeey “YD ii do endereco forneci- wir net do. Na sequéncia des caita acima temos o sinak " MUX " que da@ onrigem ao sinal " Me moty-Select " vinda do pine 02 do CI 41, e@o sinak "CAS" ' vindo da satda U2 do Cl 41 A £Linha RAS @ gerada pela Linha " Memoary ( pino 6) . Request " ( WREQ ) que atnaves da R 120, @ déstnibuida a cada um dos CI's que com poem a RAM, Se em determinado momento a Linha M1 for para" 0", efa ind Levan este nivek ao pino 13 do CI 37 que pon sua vez vai pro duzin o nivel" 0" na satda do CI 37 pi no 11, @ portanto, na entrada" D" do SeLecho of courage FLIP-FLOP - C1 41 ( pino 12). peavenpens Mo prOximo pukso de CLOCK do sistema, o ntvee "0" deo" ead cotocado na satda QI do CI 41, Essa satda QI vai produ-omice ew zin um pulso de" WAIT " via CI 51 pinos 9 e &, pasa acPu , atnasando um pouquinho um dos céiclos de Leitura em memoria, Isto acontece pelo gato da memoria KAM dindmica usada no sis- tema ser Ligeinamente mais Lenta do que poderia ser quanao o acesso @ feito pana Leituna de instaugao. E importante Lembran que numa Leitura normal de memoria exis- te aproximadamente 250 mS de folga para a realizacao dessa ' fertura, mas nas Leitunas de instrugoes estes 250 mS gicam re duzidos. Pana isto este FLIP-FLOP existe para provocar um pe queno alangamento correspondente a um pulso de clock que re - tanda o cicko de Leituna | WATT) . CHIP SELECT 1/0 E composto basccamente de 02 CI's, O CI n9 29 & uma chave sexe tona de 03 entradas e oito saidas. Ads 03 entradas sa0" A, B eC" | que vém das Linhas A3, Ad e@ AS de endenrecos }. Das 8 satdas, somente 4 sG0 usadas para comandanr 0s " CHIP - SELECT ": | ¥2 ) IMPRESSORA, ( ¥3 ) VIDEO, ( ¥4 | SOM e ( Y5) SLOT. 0 CI 29 necebe ainda as entradas " G2A, G2B e GI. A entrada GZA e G2B sa0 Ligadas respectivamente as Linhas Ab! de enderegos e Linha TORY , ambas estdo em nivee "0" para! que possa funcionar. TOR A entrada GI deve estan sempre em nivet "1"; pana que isto. acontega a porta ' do Cl. 51 ( pino 3 )-deve estan em nivel "1", poatanto as entradas 1 e 2 dela devem estan também em nivee "1", Tato significa que a Linha A7 de endere g0s deve estan fixa em nivee "1" du - nante 0 acesso aos 1/0'S; bem como a Li nha M1 também deve estan em nivel " 1 E dmportante Lembran que a CPU nunca vai buscar uma instnugao em um 1/0; por , IMPRESSORAT mic i |_saipas runcoes DAS salDAS SOM viDEO IMPRESSORA tanto a Linha HI nunca estard em nivel " 0" durante um aces- é0aT/o, Vertficando a tabela que estamos apresentando, poderemos en- tender bem claro o chaveamento dos " CHIP-SELECT - 1/0 ". SLOT SELECT DE MEMORIA Congorme mostaamos no desenho a seguin, a memoria do "EXPERT" pode ser descrita como um conjunto de 04 gavetas, cada uma de fas subdividida em 04 compartimentos de 16K, dando uma capaci dade total de 256K ({ 16 compantimentos de 16K ). Cada uma das gavetas @ denominada de SLOT ( SLOT'S 0, 1, 2 © 3). A memoria ROM do sistema est& con sLoT 5 _ wan 6 [ i : tida nos 02 pri- meinos comparti- mentos do SLOT ! "0" ( zero MW A memoria RAN es mn of 4a contida nos 4 ee compantimentos ' do SLOT "2", 0 CI nesponsavee pea selecao das gavetas (SLOT's) oct 27;a6 Sdaae +0 ' crear jensen) re cian) pra oaag| | 7 da 1¥0 ( pino 4) dndica quando a CPU quer Len o SLOT " 0 ( zero }; da mesma §orma as saidas 1Y1, 1¥2 @ 1¥3 do mesmo CI 27 farto a escotha dos SLOT'S get. 3. Ainda no CI 27 as saidas 2¥0, 21, 2¥2 e 2¥3 indo escother 08 Compartimentos que serao Lidos dentro de cada uma das gavetas escoLhidas, Ad duas chaves do C1 27 trabatham juntas. Resta sabeamos como ou quem comanda essas duas chaves. Sendo assim, veremos que os compartimentos dentro de cada uma das gavetas S80 sekectonadas petas satdas 2Y0, 21, 2¥2 e 2V3 que so escothidas pelas entradas dos pinos 13 e 14 do CI 27, Li- gadas Gs Linhas A15 e Al4 da CPU; isto %, & a CPU quem decide qual a posigao senda Lida nas gavetas. A escotha de qual gaveta send aberta & feita pelo SOFTWARE. Isto & feito da seguinte maneéna: a CPU manda atnavés de uma insthugao, pela barra de dados, um byte que ind entrar na por ta A do CI 04 | 8255), Esse valor gravado na porta A ( PAf - PA7 ) fornece para as ' entnadas 1Cf, 1C1, 1C2, 1C3, 2cH, #C1, eC? e £C3 do CI es, on de'& ingormagdes de entnada sao agrupadas em 02 blocos de 4 bét's, sendo que cada bloco de 4 bét's conresponde a uma gave ta, 0 CI 28 necebe também as entradas Al4 e AI5 ( pinos 2 e 14 ) que também vém do enderecamento da CPU e efe consegue mistunranr as duas informagdes de forma que, para cada regiao de endere- gamento que a CPU estiver Lendo em determénado Anstante, ain ‘fohmagao"seja netiradd do compantimento acessado. Por exemplo: se na porta " A" do 8255 estivermos de PAP - PA7 em nivel" 0", quagquer que seja a regide da memoria que estiver sendo acessada, todas as Angormacdes serdo retinadas' da gaveta" 0" | stot "9 1. Se as Linhas Ald © AIS fonrem iguais a nivel " 0" inemos sete cionanr na gaveta." 0" 9 compantimento "0", Leto quer dizer que vad 8e4 procunrado uma ingormagdo na" ROM" de 0 a 16K, Outro exemplo & se na porta A do 8255 estiven o PAZ em" 1°", 'EXPERT PAZ em" 0" @ na entra da do CI 27 a Lénha Al4 em" 1" e AIS em" oO", inemos sefecdonar oo ! SLOT ( 2) @ 0 companti mento ( 1 ), com i840 tenemos Livre acesso a memoria RAM na faixa de 16K a 32K, : SELECKO DE Sendo assim, temos que " cate a chave existente no CI srteffo-0e 27 durante o funciona ~ 0 SHOTS mento do sistema esta ' constantemente " pulan- do " entre os SLOT's 0 @ 2 ¢ entne os SLOT'S 1 @ 3 até que se dntroduza alguma infor macao a mais-em afguns dos compartimentos disponiveds nos ' SLOT's 1 ou 3 ( athaves dos SLOT'S frontais } Isto {ard com que a CPU aftene a programacao de keitura das mendrias, indo buscan éngormacdo nas gavetas e compartimentos O¢upados pela introdugao das expansoes. 08 cdclos de Leitura permanecem sempre desta por ocasido do RESET que forcga a presenca de nas SaZdas do CI 27 pdno # ( 18 ), de forma que seja Lido inictalmente o conteiido da ROM no SLOT "0". foama, exceto nivel Logico "0" RESET 0 principio de funcconamento do cincuito de RESET & 0 seguin- te: Ao Ligan o apanetho o capacitor C 120 esta destarregado comportando-se desta forma, como um curto circuito, colocan do-se a tensao de +5V na base do thansiston T10, provocando condugao do mesmo, fazendo aparecer em R 104 nivel Logico "0" Esse nivel " 0" atdingiad consequentemente o pino 13 do CI 40 ", que vai automaté provocando na sada ( pino 12 ) nivel" 1 " camente por no pino 10 do outro CI 40 nivel Logico " 0andere Cl ocd a Com i840 o BUFFER CI 30 necebe nivel Logi co" 0" no pino 14 ¢ via pino 13 apké - ca-o @ CPU | o pubso de RESET ), Poném, o CI 30 poe sen um BUFFER " TRI - STATE " recebe no pino 15 0 comando do CI 42 que atua com o pulso de BUSACK, com ni vel £ogico " 1", Liberando o péno 15 do CI 30, 0 nivel " 0" do RESET permanecenad nessa condigdo enquanto o capacitor C 120 esti- ver cannegado; no entanto, com a atimen- tagdo conectada a carga desse capacitor , acontece a diminudca@a da corrente de base de T10, Levando-o ' ao conte @ consequentemente eLevando a tensao em R 104 para '' +5V, invertendo todo o processo, Levando o RESET na CPU para nivel" 1", teaménando dessa forma o processo de RESET. Esta sequéncia 40 ina se repetin ao desfigarmos o apanretho e! aa Ligarmos novamente, pois o diodo DI1 descanrega o capacitor C 120 cofocando-o novamente na condigado inicial. RESET. DIAGRAMA EM BLOCO DA CPUv EXPERT PLACA ANALOGICA FONTE DE ALIMENTACAO A fonte de alimentagao para o XP-600 " EXPERT " esta inseni- da na placa anatogica. FONTE +12V ( ESTABILIZADA } Essa placa contém 3 cdrcuitos de alimentacao regutada que fornecem +12V, -12V e +5V. A fonte de +12V necebe entre os pinos I e 2 do conector CNI, uma tens@o de 14,7V AC, vinda do secundardo do trans formador de forca | pinos 5e 6). Essa tensao & retificada pelo DI e fdltnada pefo Cl. O tran sibton QI Zo referenciador de tensdo e 0 28 & o comparadon' que pega uma amostra da tensdo de satda ( +12), via RI4 © RIS, para sua base eo DE ( 9,1V ) edtabiliza o seu emissonr, determinando assim uma tensao para a base do 29 | regulador' de +12V ) com saida no conector CN6 ( pino I ). Da fonte de +12V deriva uma saida de +9V atnaves do ZENER DIT para uso na propria placa analodgica, FONTE -12V_(_ESTABILIZADA ) A fonte de -12V aproveita a tensdo de 14,7V AC que, retifica da pelo D2 e ¢é£trada por C2, & aplicada ao Q2 | refenencia- dor ). 0 transéistoA Q7 compana a tensdo de saida de -12Vv ' ( conectonr CN6, pino 3) coma tensao estabilizada em seu emisson por D9 ([ -9,1V ) e@ apkica ao transistor regukador 26 pana que a saida dos -12V seja estabilizada, FONTE +#5V [ ESTABILIZADA_)} A fonte de +5V recebe entre os pinos 3 e 4 do conectonr CNI uma tensdo de 9,5V AC, vinda do secundario do trans formador' de forca | pénos 7 8). el[eon [me dL A tensao de 9,5V AC & aplicada @ ponte retificadora formada! pelos diodos D3, 04, 05 e 06 e filtnada pelo C3. 0 CI-1A & um amplificadon de erro, tendo uma porta nao inver sonra (| pino 3 ) com tensado estabilizada de +5,1V por D7, e uma porta inversona com tensao vinda da ponte retificadora , via 23 e R10, indo ao pino 2 do CI-1A, A R20 aplica na base do 24 a tensao de erro amplificada e 24 compara a tensdo da base com a do emisson que @ estabétizada em +3,3V pefo D10, e envia para a base do 25 | regulador ) ' pana corrigin a tensdo de satda estabitizada em +5V, no co - nector CN6 | pino 2}. TRANSFORMADOR FORGA CHAVEAMENTO DE TENSOES PELOS SLOT'S O pino 4 do conector CNS | Ligado a QI atnaves de RZ ) tem por gungdo o destigamento das tres fontes basicas, durante aOgradiente EXPERT dnésercdo de cantuchos, em um dos SLOT'S frontais da CPU. Esse pino 4 & mantido aterrado pelo cikcuito cincuito forma- do pefas MICRO-SWITCHS ( Micro Chaves ) das tampas dos SLOTS ( ver na placa da CPU PCI 367 ) enquanto estas estiverem ge- chadas. Com a abertura de uma das tampas o pino 4 & destigado da ter na, despoLarézando a base do Q1, e este cortando o 92, inter nompe as cornentes de base do Q9 e 26 redpectivamente. A queda das tensdes de +12V e -12V causa uma queda no +9V e, Sendo assim, a tensdo de referencia da fonte de +5V (| ZENER’ D7 ) cat, provocande a queda-da saida raegutadd de +5V, Apos a insercdo do cartucho, as fontes sao religadas através de um JAMPER existente entre 0s pinos 44 e 46 do pente de ' contato do PCI do caatucho, curto-cincuitando o contato do MICRO-SWITCH que fod abeato peta acdo da tampa do SLOT. PROTECKO CONTRA CURT. IRCUITO NA _FONTE +5V A fonte de +5V contém ainda um cinrcuito de protegao contaa curto-cincuito formado port um SHUNT de medigdo composto de 5 nesistones de 1,2Q ( R5//R6//R7//RE//R9 ), 0 transistor! Q3 @ o resistor R10. O Limite de coanrente se da@ entre 1,8 e@ 2A, O mecanismo de funcéonamento & simp£es e bem conhecido. Quando a cornrente se aproxima do Limite, a tensdo desenvolvéi da sobre o SHUNT comeca a se aproximan da tensdo de VBE ne - cessaria pana ativacdo de Q3-( por volta de 0,6V }. Com a ativagdo de 03 a entrada inversona | pino 2) do opera céonal ( CIIA ) send Levada, através de R10, a um nivel de! tensao muito proximo ao nivel da entrada nao inversonra | pi- no 3}, A diminudedo da tensao diferencial na entrada faz a saida do operaciona£ (| pino 1 } excursdonar negativamente, Limitando' a conrente de cofeton de 04, que contnofa a condugdo de Q5. A fungao do zener 010, & manter a tensao do emisson de Q4 a um nivef que garanta o controfe da corrente de base do mesmofossa] [ee IL uma vez que a saida do operacional ( CI-1A } nao consiga des cer a um nivel inferior a 1V, o que impossibilitania o corte de Q4. A gonte de +5V @ protegida contra curtos momentaneos, e nao por tempo indeginido. INTERFACE DE CASSETE 0 cincuito de intergace de cassete € composto basicamente de 3 partes a saber: Quadrador do sinal de entrada, filtro do ' sinat de saida para gravacdo e chaveador remoto para contaro- fe automatico do motor do gravadonr. QUADRADOR DE SINAL DE ENTRADA E formado pelo outro openacionat CI-1B ( duplo openracional } que esta congégurado como um compahador. 0s diodos DI3 e DI4 tema funcao de proteger a entrada do operacional | pino 6) contra niveis excessivos de sinal, O capacitor C22 faz desacopfamento de sinais para massa, ga- nantindo assim alto ganho " AC " para o cincuito. 0 nesiston R49 & muito Lmpontante pods, pelo eferto de real mentacdo positiva, impde uma faixade histenose necessania estabifidade nas tnansicdes do companadon, = a A R50 aplica a informacgdo resultante do CI-1B @ base do Q16, com saida pelo emisson do mesmo, atingindo o pino 4 do conec"EXPERT ton CN-7, FILTRO DE SINAL DE SATDA PARA GRAVACAQ E formado pelos componentes: R43, R42, R41 © C21, sendo funcao eLiminar oS componentes harmonicos de alta frequéncia do sinal quadradon, proveniente do PCI 361, tornando sua gor ma mais prdxima de uma senoide que & mais prdpria para grava sua dores cassete normais, Alem disso, tal cincuito tem o efecto de um divisor resiste- vo de tensao, adequando o nivet de sazda para gravacdo, pois o nivel de sinal do pino 6 do CN-7 & padnao TTL | SUPP ), CHAVEAMENTO REMOTO DO MOTOR DO GRAVADOR Um sina vindo da PLACA da CPU, entrando no pino 7 do CN-7 , atinge a base do 915 chaveando.a tensado de +5V pana o " RL-1" © qual interliga 04 pinos 1 e 3 do CN-4, 0 012 & uma protecdo para a bobina do " RELE" ( RL-1 ). CLRCUITO DE AUDIO 0 sinal de audio vindo da CPU atinge o CN-7 pino 5, que on - tnega o sinak para a base do Q10 | Pre-AmpLificador }. owsuncer : Do coketor do Q10 o sinat de audio prb-ampligicado & enviado para o conector CN-5 pino 8 e, via PTI | controle de volume’ exteano }, 0 sinal & aplicado ao amplificador de poténcia " Push-Pull " formado pelos transistonres: Q11, 912, Q13 e Q14 e, véa C18, & apticado ao CN-2 sendo interLigado ao alto falante. CIRCUITO DE VIDEO A pantin da placa digital | CPU) 0 CI 02 | Processadonr Dis- play de Video ( 9128 }) ) gornece 04 sinais " B-¥ " pelo pino 1," ¥" pelo pino 2 e" R-¥ " pelo pino 3 do conectonr SUB3. Atnaves dos sinais | B-¥ }-¥ e@ ( R-Y }, 0 Seton de céncuitos de video da placa anakdgica compde 04 seguintes sinais: - ¥ OUT, através de um cincuéto " BUFFER ” - SYNC OUT, através de um cincuito ceigador de sincronismo - RGB, atnaves de um cincudto " MATRIZ " SATDA DE LUMINANCIA ( Y-OUT } Avsaida Y envia um sinal de video composto monocromatico via tomada " RCA" CN-3 e pino 7 da tomada " DIN " CN-5, Este sinal & utilizado por mond tones de video monocromaticos. O sinal de Luminancia ( ¥ ) gor necido pelo pino 36 do VDP, en tna na placa analdgica atraves! do CN-7, Este sinal passa por tres esta- gos ampLificadores de corrente Q17, 218 © 219. Desta maneina, 0 sinal ¥ que sai via C23, ape san de vianter a mesma amplitude inicial fornecida pela VOP, pos Sud potineda sugiciente para desenvolver " 1VPP ” em monito-oc nes de video com entrada de 75 SINCRONISMO ( SYNC-OUT ) A partin do mesmo sinat Y fonnecido pela" VDP", pino 36, & produzido por este cincuito ececfador de sincnonismo o sinal! de sincronismo composto ( vertical e horizontal numa so saz- da), 0 sinak de" SYNC " & uti£izado em monitores do tipo " RGB" e@ também em codégicadores do sistema " NTSC / PAL-N". PULSOS DE SINCROMISMO 0 sinak de Luménancéa, vindo da CPU atinge a base do QI7 via R96 atinge o Q21. 0 C24, R97 @ R98 permitem a Q21 o ponto de polanizacao pana’ que este transistor separe apenas 04 pulsos de sinenronismo ' do sinak de Luminancia que estado Locatizados a 75% do nivee! total do sinak de Luminancia. Em seguida esses pulsos " ceifados " pelo Q21 sao -dinigidos' pana Q22 para devida ampli ficagao. A Seguin estes pulsos a0 dntegrados por VRI e C26 e diferen ciados por C27 e R105, O VRI regula a Largura do pulso vertical, 9 Q23, Q24 e 25 sHo responsdveds na atuagdo de ondas quadra das e de Larguras deginidas pana o pulso de sincronismo.| Ogradiente eek [_ «| SS Esses pulsos sao entregues para 226 dar a amplificagdo de ' corrente necessaria; e atnaves de C2& 05 pulsos de sincronis mo S&0 entregues ao pino 1 do CN-5. MATRIZ [( RGB-OUT ) 0s sinais R, Ge B sao obtidos a partin das seguintes equa d) 0,19 ( B-¥ ) + 0,51 ( R-V) = ¥e@.) + (2-9 jaa 6 OBTENCAO DO SINAL vei) O sinak de Luminancia ( ¥ ) fornecido pelo pino 36 da VDP , passa pelo coketor de Qi7 sogrendo uma inversao de 180°, tnans formando-se em ( -¥ ), Em seguida o sinal( -¥ ) passa por dois estagios dores de corrente, 220 e 928, a fim de produzin a poténcia necessania para alimentar com ( -¥ ) 08 circuitos formados por 929, 230 e 931, OBTENCAO DO SINAL ( B ) 0 sina ( B-Y ) vindo do pino 35 da VOP passa por R59 ¢ @ in fetado na base do Q29, Do coketor do 229 0 sinal sai inver- tido, trans formando-se em -( B-¥ }, ou seja ( ¥-B ), Porém, nesse mesmo instante, entra pelo emissor de 229 o sinal (-¥) fornecido por 928 via C3Z e RIS. Esse sinal -¥ injetado no ' siesta ampli gica-EXPERT = emissonr de 929 nao sofne inversao no coletor, Pesta maneira aparece no coketon de 929 a resuktante da seguinte soma: (S¥epr Joe" +¥ ) 228 0 sinal ( -B ) sofne invenrsao no 232 tnansformando-se em B . Atnaves de Q35, o sinal B recebe uma amplificagao de corren- te e dai ~ enviado via C35, R93 ao pino 4 do CN-5. OBTENCAO DO SINAL ( R ) Este sina @ obtido de maneina analoga ao do sinat de B. O sinal ( R-¥ ) véndo do pino 38 da VDP passa por R62 e & in fetado & base do Q31, saindo invertido no coketonr, trans for- mando-se em -( R-¥ ), ou seja ( Y-R J, Nesse instante, entra pelo emissor de 231 o sinak necido por Q28. (-¥ Igoronane) em dL Este sinal ( -¥ ), énjetado no emissor de 231 nao sore in - versao no coketon; desta maneina, aparece no coketor a se - guinte resultante : (Y-R) + ( -¥ ) = -R O sinal ( -R) Sohne énversdo no 934, thansformando-se em R. Atnavés de Q37 0 sinak R recebe uma amplificacado de corrente @, via C37, sai pelo pino 3 do CN-5. OBTENCAO DE SINAL G Congorme a equacao fa vista antenrionmente ( ( ¥-G) = 0,19 '' ( B-Y ) + 0,51 ( R-VY ) J, 0 resistor R60 permite a passagem' de 19% do sina ( B-Y ) que teve a entrada pelo pino 1 do ' cN-7, O R61 permite a passagem de 518 do sina ( R-¥ ), que teve! @ entrada peo pino 3 do CN-7. Na jungdo dos nesistonres R60 ¢ R61, fa temos o resultado da "SOMA " da equagao acima, obtendo-se nesta fungao o sinat ' (y-e@ ), A obtencao do sinal" G" tem o inicio com o sina | ¥-G) , que @ injetado na base de Q27, trans formando-se em ( G-¥ )no coleton do Q27, Este sinal ( G-¥ ) segue por R74 © injetado na base de 930. No cofetor do 930 este sinak volta a condicdo de | Y-G), e no seu emissonr @ injetado o sinak ( -¥ }) atnavis do Q28. Desta maneina, no coketor de 230 obteremos a seguinte resut- tante de soma: Y-G) +. (-6)) mando-se em G, Atnavis de 936 o sinal G recebe uma ampligicagao de corrente @ @ Levado a@ saida, via C36, R94 e pino 5 do CN-S. -¥ ) = -6 0 sinak safre a inversio no coleton de Q33, trans for- NOTA : 04 componentes R66, VRZ, R65, C30 e C31 formam o cin- nnora] ee e cudto que polariza cornetamente 08 transistores 229, 230 Q31 ( via R67, R66 e€ R73), que fazem a operacao de " MATRI- ZAGEM " entre | -¥ ) e 08 sinais | B-Y ), | G-¥ ) e ( R-Y J. O VR3 e@ VR4 ajustam ob niveis de | -B ) e ( -R ) pana que es 4c be égualem ao sinal ( -G ), a fim de Se obter 08 niveis! equivakentes as satdas R, Ge B, quando estas expoem o padrac branco ou céinza, GRADIENTE ELETRONICA S/A DIVISAO NACIONAL DE SERVICOS RUA JOSE GUERRA, 117 04719 - SAO PAULO - SP FONE: 521-7122