UNIVERSIDAD INDUSTRIAL DE SANTANDER

ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES

Perfecta Combinacin entre Energa e Intelecto

RESUMEN:

En la prctica se realiz el estudio de los parmetros

del transistor MOSFET haciendo uso de la ecuacin
cuadrtica que caracteriza a los transistores MOS
de canal largo.

I. INTRODUCCIN
Imagen 2.Ch1 seal de entrada.

El transistor de efecto de campo metal-xido-

semiconductor Mosfet Es el transistor ms utilizado en
la industria microelectrnica, existen dos tipos de
transistores Mosfet de canal N (Nmos) y de canal
P (Pmos) adems cuentan con cuatro terminales
llamados fuente (S, Source), drenador (D, Drain), puerta
(G, Gate) y sustrato (B, Bulk

II. ACTIVIDADES DE LABORATORIO

Imagen 3. Ch2 seal de salida.
Transistor NMOS

Realizar el montaje del circuito de la figura 1.

Imagen 1. Id vs Vgs montaje 1.

Figura 1.

Caracterstica ID vs VGS

1.1. Establezca una tensin de cero voltios en el

terminal de cuerpo. Incremente VDD hasta
observar una corriente medible a travs del
convertidor de corriente a tensin y a partir de Grafica 1. Id vs Vgs montaje 1 realizada en Matlab.
este punto mida ID para varios valores de VGS=
VDS hasta alcanzar 10V.
1.2. Repita las medidas de ID vs VGS para varios
valores de VSB hasta alcanzar 10V.

1
 UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto

VSB =6,58 [V]

Imagen 11. Ch1 seal de entrada.

2. Caracterstica ID vs VD

El montaje en este experimento se muestra en la

figura 2.

Imagen 12.Ch2 seal de salida.

Figura 2.

2.1. Configure una seal triangular de baja

frecuencia (1kHz o menor) en el generador de
seales con una tensin de offset (DC) de 6V y
12Vpp. Esto con el fin de tener una excursin
de seal desde 0 hasta 12 V en la tensin VDD
emulada por este generador. Imagen 10.Id vs Vds montaje 2 con un Vgs=3.91[V].

VGS=3.91[V]

2
 UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto

Grafica 4. Id vs Vds montaje 2 con un Vgs=3.91[V]

realizada en Matlab.

VGS=5.74[V]

Grafica 3. Id vs Vds montaje 2 con un Vgs=5.74[V]

realizada en Matlab
VGS=7.01[V]

Imagen 8.Ch1 seal de entrada.

Imagen 5.Ch1 seal de entrada.

Imagen 9.Ch2 seal de salida.

Imagen 6.Ch2 seal de salida.

Imagen 7.Id vs Vds montaje 2 con un Vgs=5.74[V]

3
 UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto

VGS=-3.4[V]

Imagen 4.Id vs Vds montaje 2 con un Vgs=7.01[V].

Imagen 14. Ch1 seal de entrada.

Grafica 2. Id vs Vds montaje 2 con un Vgs=7.01[V]

realizada en Matlab.

3. Transistor PMOS Imagen 15.Ch2 seal de salida.

3.1. Repita los procedimientos descritos en la parte

2 para el transistor PMOS. Utilice el montaje
mostrado en la figura para llevar a cabo esto.
Para este caso configure el generador de
seales con una funcin triangular de 1kHz y -
12Vpp centrada en -6 V.

Imagen 13.Id vs Vds montaje 3 con un Vgs=-3.4[V]

Figura 3.
Excursin de seal desde 0 hasta 12 V en la tensin

4
 UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto

Grafica 5. Id vs Vds montaje 3 con un Vgs=-3.4[V] Grafica 6. Id vs Vds montaje 3 con un Vgs=-5.9[V]
realizada en Matlab. realizada en Matlab.
VGS=-5.9[V] Vgs=-7.01[V]

Imagen 17.Ch1 seal de entrada. Imagen 20.Ch1 seal de entrada.

Imagen 18.Ch2 seal de salida. Imagen 21.Ch2 seal de entrada.

Imagen 19.Id vs Vds montaje 3 con un Vgs=-7.01[V].

Imagen 16.Id vs Vds montaje 3 con un Vgs=-5.9[V].

5
 UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto

Grafica 7. Id vs Vds montaje 3 con un Vgs=-7.01[V] [2]. JJGDR. Filtros Activos, UCA. [En lnea]. Disponible
realizada en Matlab. en: http://www2.uca.es/grup-
invest/instrument_electro/ppjjgdr/Cir_An_Apl/Cir_An_Ap
l_arch/temas/T4_caa.pdf
ANEXOS

Anlisis de la grfica ID vs VGS

Obtener los valores de k,VTH y (Gamma) a partir de la

grfica de ID vs VGS.

Para obtener el VTH ,se iguala la corriente a cero y se

calcula el Punto de corte con el eje x (VGS) , K es el valor
de la pendiente de la curva de la grfica ID vs VGS y el
valor de gamma se despeja de la ecuacin donde F =
0.3 V.

= 0 + + |2 F + Vsb| |2 F |

Regresin de la grfica ID vs VGS

1,6968*X - 3

K= 1,6968
3
= = 1,77
1,6968

= 6,58

K=1,6968, = 0.3, Vt=0.58

Anlisis de la grfica ID vs VDS

Para diferentes valores de VDS del NMOS se tuvo en

cuenta la regin de saturacin, se hizo la respectiva
regresin y se igualo a cero para hallar el corte con el
eje este valor ser llamado A y se utiliz para hallar el
valor de Lambda.

1
=

III. CONCLUSIONES

IV. REFERENCIAS

[1]. SEDRA. A, y K. SMITH. Microelectronic Circuits,

3rd Ed. Saunders College Publishing, Philadelphia,
1993.

6
 UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto