CARRERA DE INGENIERIA ELECTRICA.

Prcticas de Laboratorio de Electrnica III. Practica No. 2

INSTTITUTO POLITECNICO NACIONAL

Escuela Superior de Ingeniera Mecnica y Elctrica

INGENIERIA ELECTRICA

LABORATORIO DE ELECTRONICA III.

PRACTICA No. 2 GRUPO:6EV2_(FEB-2017)

Caractersticas de las compuertas 74LSXX y Comprobacin de Tablas

de Verdad del INVERSOR, AND OR y sus complementos.

Nmero de Equipo: _____

Grupo: ________

INTEGRANTES

Nombre de los Alumnos: No. de Boleta:

1). ___________ ___________ ______________ ____________
2). ___________ ___________ ______________ ____________

Nombre de los Profesores:

Prof. Titular: ___________ ___________ _____________
Prof. Adjunto: ___________ ___________ _____________
Prof. Adjunto: ___________ ___________ _____________

Fecha de realizacin: ___________

Calificacin: ___________

JLDM 6EV2 P gin 1 de 7

CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Practica No. 2

Prctica: Comprobacin de Tablas de Verdad de las Compuertas INVERSOR, AND OR.

OBJETIVOS

Que al trmino de esta Prctica, el alumno que la apruebe pueda mostrar saber como:
a).- Disear un una red de carga teniendo niveles binarios de salida TTL-LS, para la comprobacin de
compuertas lgicas.
b).- Interpretar la hoja de datos de cada elemento que se empleara en la presente prctica, en cuanto a
los niveles de voltajes y corrientes.
c).- Interpretar las seales de entrada y salida, para comprobar las tablas de verdad para cada
compuerta.

MATERIAL

1 CI LM555.
1 Compuerta 74LS04.
1 Contador 74LS193 o 74LS194.
1 Juego de Resistencias diferentes valores.
2 Capacitores de acuerdo a la tabla I.
4 Diodos 1N914 o 1N4148.

EQUIPO

1 Multmetros (Traer cuando menos 2 ms).

1 Osciloscopio.
1 Fuente de CD.

DESARROLLO DE LA PRCTICA:

2.1 Empleando el Generador de Reloj (Pulsos Rectangulares) para la frecuencia de operacin fija, de
la prctica No. 1. Utilizar para este diseo, el circuito Integrado LM555 de preferencia o la
compuerta 74LS14.

2.2.- Armar un circuito como el de la figura 2.1, realizar los clculos correspondientes para el factor e
carga F. O. (Fan Out) que se pide en la tabla 2.1. Medir y reportar los datos estticos solicitados en
la tabla 2.2 y 2.3. En esta tabla hay que considerar a PC = plena carga y SC = sin carga (a circuito
abierto).

Mesa 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

F. O. 11 9 7 5 13 15 6 10 14 8 16 19 11 4 17 12
Tabla 2.1. Fan Out para el clculo del circuito de carga.

JLDM 6EV2 P gin 2 de 7

CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Practica No. 2

FIG. 2.1 Circuito para medir las condiciones estticas del Inversor 74LS04, con su voltaje de salida en el nivel bajo.

Vcc=5V
1/6 74LS04

Para el Inversor bajo prueba: VIH= Vcc= 5V

VOL SC VOL PC IOL PC

Tabla 2.2 Condiciones estticas del Inversor 74LS04 con su salida en el nivel bajo.

2.3.- Armar un circuito como el de la figura 2.2, para medir y reportar los datos solicitados en la tabla
2.3.

FIG. 2.2 Circuito para medir las condiciones estticas del Inversor 74LS04, con su voltaje de salida en el nivel alto.

Para el Inversor bajo prueba: VIL= 0V

- IIL SC -IIL PC VOH SC VOH PC - IOH PC

Tabla 2.3 Condiciones del Inversor 74LS04 con su salida en el nivel alto.

2.4 Con el circuito de seal de Reloj, y empleando el inversor 74LS04, armar el circuito de la figura2.3, en
donde se medirn los tiempos de conmutacin en la compuerta.

JLDM 6EV2 P gin 3 de 7

CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Practica No. 2

Figura 2.3 Para la medicin de las caractersticas de tiempos de conmutacin.

2.5 Dibujar en los oscilogramas respectivos, para cada una de las compuertas tanto la seal de entrada
como la de salida.

2.6 Con la red de la figura 2.3 sin carga y a la frecuencia que entrega el 555 de seal cuadrada, medir los
tiempos tr, tf, tTLH, tTHL, tPLH, tPHL, ts y td del Inversor Lgico y anotarlos en la Tabla 2.4. Dibujar los 4
oscilogramas de los tiempos de retardo por propagacin tPLH, tPHL. La definicin de los diferentes tiempos de
conmutacin (de acuerdo a la figura 2.3) son los siguientes:

tr (rise time)= Tiempo requerido por la seal de entrada de un circuito lgico, para efectuar la
transicin entre el 10% y el 90% de la diferencia entre niveles binarios.

tf (fall time)= Tiempo requerido por la seal de entrada de un circuito lgico, para efectuar la
transicin entre el 90% y el 10% de la diferencia entre niveles binarios .

tTLH (transition time from = Tiempo requerido por la seal de salida de un circuito lgico, para Low to High
levis) efectuar la transicin entre el 10% y el 90% de la diferencia entre niveles binarios.

tTHL (transition time from = Tiempo requerido por la seal de salida de un circuito lgico, para High to Low
levis) efectuar la transicin entre el 90% y el 10% de la diferencia entre niveles binarios.

tPLH (propagation delay time = Tiempo requerido por un circuito lgico, para obedecer la orden from Low to
High levels) de cambiar su salida del estado bajo (Low) al estado alto (High) (desde el 50% en la
amplitud de la seal de entrada, hasta el 50% en la amplitud de la seal de salida).

tPHL (propagation delay time = Tiempo requerido por un circuito lgico, para obedecer la orden from High to
Low levels) de cambiar su salida del estado alto (High) al estado bajo (Low) (desde el 50% en la
amplitud de la seal de entrada, hasta el 50% en la amplitud de la seal de salida).

JLDM 6EV2 P gin 4 de 7

CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Practica No. 2

Figura 2.4. Tiempos de formacin, transicin y de Retardo por propagacin de un Inversor.

ts (storage time)= Tiempo requerido por la compuerta lgica Inversor, para salir del nivel lgico Bajo (regin
de saturacin hacia la regin corte) hacia el nivel lgico Alto, (desde el 90% en la
amplitud de la seal de entrada, hasta el 10% en la amplitud de la seal de salida).

td (delay time)= Tiempo requerido por compuerta lgica Inversor, para salir del nivel lgico Alto (regin de
corte hacia la regin saturacin) hacia el nivel lgico Bajo, (desde el 10% en la amplitud
de la seal de entrada, hasta el 90% en la amplitud de la seal de salida).

2.7. Con la misma red de la figura 2.3, pero conectando la red de carga y con la frecuencia de la seal cuadrada,
medir los tiempos tr, tf, tTLH, tTHL, tPLH, tPHL, ts y td de la compuerta Inversora y anotarlos en la Tabla 2.4.
Reportar los 4 oscilogramas de los tiempos de retardo por propagacin tPLH, tPHL.

FREC. QUAD=_______KHZ (FREC. MXIMA DE LA SEA! CUADRADA SIN CARGA Y CON CARGA).
Del 10% al Del 90% al Del 10% al Del 90% al Del 50% Ent Del 50% Ent. Del 90% Ent Del 10% Ent al
90% Entrada 10% Entrada 90% Salida 10% Salida al 50% Sal. al 50% Sal. al 10% Sal. 90% Sal.

tr tf tTLH tTHL tPLH tPHL ts td

Valor Exp. SC

Valor Exp. PC

TABLA 2.4 Tiempos de conmutacin de la compuerta Inversora.

CALCULOS.
Desarrollar los clculos correspondientes para la obtencin de las diferentes frecuencias en funcin de los dispositivos
electrnicos.

SIMULACIONES.
Realizar las simulaciones de los circuitos propuestos en los puntos 2.1, 2.4 y 2.6, empleando el software Circuit Wizard o
Proteus o Multisim o PSpice.

JLDM 6EV2 P gin 5 de 7

CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Practica No. 2

COMENTARIOS Y APORTACIONES NUEVAS.

Para este punto describa sus comentarios obtenidos durante el desarrollo de esta prctica, y que aportaciones usted hara
de esta prctica.

CONCLUSIONES Y HALLAZGOS.
Conclusiones de cada uno de los integrantes, y que nuevos hallazgos logro descubrir de acuerdo a su experiencia con el
acercamiento de esta asignatura.

BIBLIOGRAFIAS.

REFERENCIAS.
Para este punto usted debe incluir en el reporte cuando menos dos artculos, o temas de alguna revista, libro o publicacin
actual, referente al tema tratado en esta prctica.

________________________________ FIN DE L A PRCTICA _________________________________

JLDM 6EV2 P gin 6 de 7