UNIVERZITET U BIHAU

TEHNIKI FAKULTET
ODSJEK: ELEKTROTEHNIKI
Smjer: Informatika

Upravljanje u otvorenoj i zatvorenoj

petlji
Automatsko upravljanje I

Amar Hodi 745

Profesor: Doc.dr.Edin Muji

Biha, oktobar 2017.

Sadra j

1. Uvod 2

2. Karakteristine veliine 3

3. DL, RTL i DTL logike familije 6

3.1. Diodna logika - DL . . . . . . . . . . . . . . . . . . . . . . . . 6
3.2. Otporno-tranzistorska logika - RTL . . . . . . . . . . . . . . . 8
3.3. Diodno-tranzistorska logika - DTL . . . . . . . . . . . . . . . . 10

4. Tranzistor-tranzistor logika - TTL 13

4.1. Standardna TTL kola . . . . . . . . . . . . . . . . . . . . . . . 14
4.2. TTL kola s malom disipacijom snage . . . . . . . . . . . . . . 16
4.3. TTL kola s velikom disipacijom snage . . . . . . . . . . . . . . 16

5. ECL logika familija 18

6. CMOS logika familija 20

6.1. Temeljni sklopovi CMOS logike familije . . . . . . . . . . . . 20

7. Zakljuak 24

Literatura 25
1. Uvod

Digitalni sklopovi se proizvode u integrisanoj izvedbi u irokom rasponu od

osnovnih logikih sklopova do sloenih sistema smjetenih u jedno kuite.
Svi integrisani digitalni sklopovi mogu se svrstati u nekoliko familija (sku-
pina) koje su nastale tokom razvoja njihove proizvodnje. Sklopovi unutar
jedne familije standardizovani su i prilagodeni za medusobno spajanje. Za
sklopove pojedine skupine karakteristini su: temeljni sklop na ijoj izvedbi
se temelje svi ostali sklopovi u skupini, napon napajanja, ulazni i izlazni na-
poni i struje, faktor razgranjivanja, disipacija snage, brzina rada, imunost na
smetnje i izbor sklopova.

Integrisani digitalni sklopovi mogu se podijeliti u dvije velike kategorije

na temelju tipa tranzistora koji ini osnovnu komponentu sklopa. Kod sku-
pina DL (engl. Diode logic), RTL (engl. Resistor transistor logic), DTL
(engl. Diode transistor logic), TTL (engl. Transistor transistor logic) , ECL
(engl. Emitter coupled logic) koriste se bipolarni tranzistori kao glavne kom-
ponente sklopova. U kategoriji integrisanih sklopova sa unipolarnim tran-
zistorima upotrebljavaju se MOSFET tranzistori kao glavni elementi. Tu
spadaju MOS i CMOS familije. Sklopovi BiCMOS sadre bipolarne i unipo-
larne tranzistore.
Nabrojane skupine DL, RTL, DTL imaju samo historijski znaaj. DL teh-
nika, koja se bazira na koritenju dioda i otpornika, nikada nije implemen-
tirana u digitalnim sklopovima, medutim koristi se u kombinaciji sa drugim
tehnikama. RTL tehnika koristi otpornike na ulazu a tranzistor na svom
izlazu, dok DTL tehnika uz otpornik i tranzistor, koristi i diode. Obe teh-
nike su nakon svog pojavljivanja poetkom 60ih godina 20. vijeka ubrzo i
zamijenjene pojavom TTL tehnike koja se pokazala znatno ekasnijom. Lo-
gike familije koje su jo uvijek u irokoj upotrebi su TTL, CMOS, ECL, i
BiCMOS.
2. Karakteristine veliine

Za svaku familiju digitalnih sklopova karakteristina je vrijednost napona

napajanja (engl. DC power supply). Veina sklopova ima dva izvoda na
koje se spaja izvor napona napajanja. Jedan izvod oznaava se s UCC ili UDD
(engl. VCC , VDD ). Na taj izvod spaja se jedan pol izvora napajanja, najee
pozitivan. Drugi pol izvora spaja se na izvod oznaen s GND (engl. ground
= zemlja) koji je vezan na zajedniku taku sklopa i uzemljen [2].
Struja koja tee iz izvora u integrisani sklop naziva se struja napajanja
(engl.current supply). Ova struja ovisi o stanju (u kojem se nalaze izlazi)
logikih sklopova. Postoje dvije struje ICCH (struja napajanja kad je u svim
izlazima logikih sklopova jednog kuita napon iz podruja visoke razine,
odnosno logiko stanje 1), i struja ICCL (struja napajanja kad je na svim
izlazima logikih sklopova jednog kuita napon iz podruja niske razine,
odnosno logiko stanje 0) [2].
Proizvod napona napajanja i struje napajanja predstavlja potrebnu elek-
trinu snagu za rad sklopova. Ovaj podatak naziva se snaga disipacije
(engl. power disipation). Budui da se struje napajanja ICCH i ICCL razli-
kuju, uzima se njihova srednja vrijednost koja pomnoena s naponom napa-
janja daje prosjenu vrijednost utroka snage [2].

UIH je ulazni napon stanja visoke razine , odnosno logikog stanja 1

(engl. high level input voltage, skraeno VIH ). To je napon koji je potrebno
dovesti na ulaz da bi ga sklop prihvatio kao stanje 1. UIL je ulazni napon
stanja niske razine, odnosno logikog stanja 0 (engl. low level input vol-
tage, skraeno VIL ). To je napon koji je potrebno dovesti na ulaz da bi ga
sklop prihvatio kao stanje 0.
UOH je izlazni napon stanja visoke razine, odnosno logikog stanja 1
(engl. high level output voltage, skraeno VOH ). To je napon koji logiki
sklop daje na izlazu kad je u stanju 1.
UOL je izlazni napon stanja niske razine, odnosno logikog stanja 0 (engl.
low level output voltage, skraeno VOL ). To je napon koji logiki sklop daje
na izlazu kad je u stanju 0.
2. Karakteristicne velicine 4

Slika 1: (a)Napon i struja visoke razine i (b)Napon i struja niske razine

IIH je ulazna struja stanja visoke razine, odnosno logikog stanja 1 (engl.
high level input current). To je struja koja tee u ulaz sklopa kad je na njemu
napon iz podruja visoke razine, odnosno logiko stanje 1.
IIL je ulazna struja stanja niske razine, odnosno logikog stanja 0 (engl.
low level input current). To je struja koja tee u ulaz sklopa kad je na njemu
napon iz podruja niske razine, odnosno logiko stanje 0.
IOH je izlazna struja stanja visoke razine, odnosno logikog stanja 1
(engl. high level output current). To je struja koja tee iz izlaza sklopa kad
je na njemu napon iz podruja visoke razine, odnosno logiko stanje 1.
IOL je izlazna struja stanja niske razine, odnosno logikog stanja 0 (engl.
low level output current). To je struja koja tee iz izlaza sklopa kad je na
njemu napon iz podruja niske razine, odnosno logiko stanje 0 [2].

Najvei broj ulaza koji se moe spojiti na jedan izlaz naziva se faktor
razgranjivanja (engl. fan-out). Rauna se kao omjer izlazne struje kada je
stanje 0 - IOL i ulazne struje kada je stanje 0 - IIL , odnosno kao omjer izlazne
struje kada je stanje 1 - IOH i ulazne struje kada je stanje 1 - IIH . Faktor
razgranjivanja je omjer koji je manji broj (najee je to omjer sa strujama
kada je stanje 0) [2].
2. Karakteristicne velicine 5

Mjera imunosti na smetnje iskazuje se granicom smetnje (engl. noise

margin). Granica smetnje je najvei doputeni napon na ulazu koji ne izaziva
neeljenu promjenu stanja sklopa [2].

Za brzinu rada digitalnih sklopova karakteristini su podaci: vrijeme ka-

njenja i vrijeme porasta i pada izlaznog signala.
Kad se na ulaz bilo kojeg digitalnog sklopa dovede signal, potrebno je
odredeno vrijeme da pod utjecajem tog signala dode do promjene stanja
na izlazu sklopa. To vrijeme naziva se vrijeme kanjenja (engl. propaga-
tion delay time, oznaka tp ). Vrijeme kanjenja mjeri se najee od trenutka
kad promjena ulaznog napona dostigne 50% iznosa do trenutka kad promjena
izlaznog napona dositgne 50% ukupnog iznosa.
Vrijeme porasta tr (engl. output rise time), je vrijeme potrebno da signal
iz logikog stanja 0 prede u logiko stanje 1. Vrijeme porasta denie se kao
vrijeme potrebno da signal naraste od 10% do 90% svoje konane vrijednosti.
Vrijeme pada tf (engl. output fall time), je vrijeme potrebno da signal
iz logikog stanja 1 prede u logiko stanje 0. Vrijeme pada denie se kao
vrijeme potrebno da se signal smanji od 90% do 10% svoje vrijednosti [1].
3. DL, RTL i DTL logike familije

3.1. Diodna logika - DL

Postoje dvije osnovne izvedbe u DL tehnici - I i ILI logika kola.

Slika 2: I kolo u DL tehnici

A B Y
N N N
N V N
V N N
V V V
Tablica 1: Vrijednosti izlaznog napona Y u ovisnosti od ulaza A i B

Napon +U ima neku pozitivnu vrijednost V (logika 1), dok je sa N

oznaena jako mala vrijednost napona (logika 0). Ukoliko se na bilo koji
od ulaza (ili oba ulaza) dovede napon N, diode e, s obzirom da su direktno
polarisane, sprovesti struju, pa e i na izlazu biti vrijednost N (logika 0).
Pri naponu V na svim ulazima kola diode su neprovodne usljed ega se struja
kroz otpornost R svodi na nulu, pa e izlazni napon imati vrijednost napona
+U, a to je vrijednost V, odnosno logiko stanje 1.
3.1. Diodna logika - DL 7

A B Y
0 0 0
1 0 0
0 1 0
1 1 1
Tablica 2: Logiko kolo I

Kod sklopa na Slici 3. izlazni napon e imati vrijednost N (logiko stanje

0) kada se na ulazima ne dovede vrijednost napona.
Medutim, ako se na bilo koji ulaz dovede vrijednost napona V, odgovarajua
dioda e da provede vezujui izlaz kola priblino na vrijednost V. Zbog toga
ovaj diodni sklop djeluje kao logiko kolo ILI.

Slika 3: ILI kolo u DL tehnici

Pritom e, zbog prikljuenog otpora, izlazni napon da ima praktino istu

vrijednost bez obzira na broj ulaznih signala.

A B Y
N N N
N V V
V N V
V V V
Tablica 3: Vrijednosti izlaznog napona Y u ovisnosti od ulaza A i B
3.2. Otporno-tranzistorska logika - RTL 8

A B Y
0 0 0
1 0 1
0 1 1
1 1 1
Tablica 4: Logiko kolo ILI

DL tehnika se ne koristi samostalno, ali se koristi u kombinaciji sa drugim

tehnikama [3].

3.2. Otporno-tranzistorska logika - RTL

Otporno-tranzistorska logika upotrebljava otpornike na ulazu, a tranzistor

na svom izlazu. RTL tehnika kao osnovni element koristi NILI logiko kolo
koje je prikazano na Slici 4.

Slika 4: NILI kolo u RTL tehnici

Ako na bilo kom ulazu kola djeluje pozitivan ili visoki napon, odnosno
nivo logike jedinice, na izlazu kola uspostavit e se niski napon, odnosno
nivo koji odgovara logikoj nuli.
Ako je ostvaren reim rada tranzistora sa veim faktorom zasienja FS , onda
je izlazni napon praktino konstantan, odnosno nezavisan od veliine po-
budne struje u kolu baze. Prema tome, ukoliko je na vie ulaza istovremeno
doveden pozitivan napon, izlazni napon e samo neznatno da se promijeni
3.2. Otporno-tranzistorska logika - RTL 9

zbog poveanja faktora zasienja tranzistora, pa e na izlazu biti stanje lo-

gike nule.
Kada se, medutim, na sve ulaze kola dovede napon logike nule tranzistor e
biti zakoen i izlazni napon e ovisiti od prikljunog napona, pa e na izlazu
biti stanje logike jedinice.

A B Y
0 0 1
1 0 0
0 1 0
1 1 0
Tablica 5: Logiko NILI kolo

Prednosti RTL tehnike:

1. jednostavnost,
2. mogunost direktnog medusobnog povezivanja izlaza.

Nedostaci:

1. mali faktor multiplikacije izlaza - do 5,

2. mala brzina rada,
3. mala prilino velika disipacija pri kanjenju,
4. mala margina smetnji [2].

Ova tehnika se danas ne koristi jer su otpornici uspjeno zamijenjeni

diodama ili tranzistorima [3].
3.3. Diodno-tranzistorska logika - DTL 10

3.3. Diodno-tranzistorska logika - DTL

Na slici 5. prikazano je NILI kolo u DTL tehnici. Otpornost RB obezbjeduje

sigurno blokiranje tranzistora pomou negativnog napona UBB . Serijska ot-
pornost RS ograniava struju baze, inei je istovremeno i manje zavisnom
od ulazne otpornosti tranzistora. Primjena ove otpornosti je od posebnog
znaaja kod tranzistora sa neujednaenim ulaznim karakteristikama jer ona
doprinosi poveanju faktora multiplikacije izlaza. Takoder, otpor RS pove-
ava imunost kola na smetnje u neprovodnom reimu tranzistora [3].

Slika 5: NILI kolo u DTL tehnici

Lako je uoiti da je u pitanju NILI kolo jer provodni reim tranzistora

uslovljen je stanjem na svakom od ulaza. Ukoliko se na bilo koji od ulaza
dovede visok napon (logika vrijednost 1), tranzistor e provoditi i na izlazu
e biti napon UCE (0,3V) koji odgovara vrijednosti logike 0.
Neprovodni reim tranzistora (tranzistor u zakoenju) obezbijeden je samo
kada su svi ulazi na nivou male vrijednosti napona, pa e izlazni napon imati
vrijednost prikljunog napona U to odgovara vrijednosti logike 1.
3.3. Diodno-tranzistorska logika - DTL 11

U logikim kolima DTL tehnike umjesto serijske otpornosti praktikuje

se ugradnja jedne ili vie dioda, sa kojima se obezbjeduje imunost kola na
smetnje. Takoder, bez ovih dioda nije mogue pouzdano zakoiti tranzistor.
Jedno takvo kolo prikazano je na Slici 6.

Slika 6: NI kolo u DTL tehnici

Da bi tranzistor proveo struju (bio u stanju zasienja) mora vrijediti izraz:

Ux > 2 UD + UBE

gdje je:
UD napon na diodama D1 i D2 (0,7V),
UBE napon baze tranzistora (0,8V).

Navedeni izraz vrijedi kada se na svim ulazima dovede visok napon (nivo
logike 1) jer diode tada ne provode i ulaz se moe odspojiti, ime se potie
poveanje napona Ux . Tranzistor e biti u stanju zasienja, pa e izlazni
napon imati vrijednost napona UCE (0,3V) to odgovara logikoj 0.
Kada se na bilo koji ulaz dovede mala vrijednost (nivo logike 0), napon Ux
e biti vezan za tu vrijednost (struja ide linijom manjeg otpora) i tranzistor
e biti u stanju zakoenja, pa je na izlazu vrijednost prikljunog napona U
tj. logiko stanje 1.
3.3. Diodno-tranzistorska logika - DTL 12

Prednosti DTL tehnike:

1. velika margina smetnji,

2. velika imunost na smetnje iz izvora za napajanje,
3. konstantan napon praga provodenja,
4. velika logika amplituda.

Nedostaci:

1. relativno velika disipacija,

2. visoka cijena proizvodnje u integrisanoj tehnologiji zbog velikih vrijed-
nosti otpora [3].
4. Tranzistor-tranzistor logika - TTL

TTL (engl. Transistor-transistor logic) kola dobijena su usavravanjem DTL

kola radi poveanja brzine rada i stepena integracije. Osnovno TTL kolo
dobija se uproavanjem kola na Slici 7.a na nain na slici 7.b.

Slika 7: Elementarno DTL kolo (a) i TTL kolo (b)

Rastereenje baze tranzitora T2 vri se preko kolektorske struje tranzis-

tora T1 to ova kola ini znatno brim od DTL kola. Pomou multiemiterskog
tranzistora smanjena je povrina za realizaciju ulaznog kola, a smanjeno je i
vrijeme kanjenja TTL kola jer se dioda zamijenila tranzistorom. To se ogleda
pri radu tranzistora u zasienju jer tada, dok tranzistor provodi struju, nas-
taje nagomilavanje manjinskih nosilaca. Dovodenjem bilo kog ulaza na visoki
napon, tee emiterska struja kroz odgovarajui spoj baza-emiter tranzistora
T1 . Usljed toga se uspostavlja i struja u kolektorskom dovodu istog tranzis-
tora. Ovu struju u poetku ine nagomilani nosioci u tranzistoru T2 , a zatim
se ona svodi na inverznu struju zasienja baznog prikljuka tranzistora T2 .
Prema tome, zahvaljujui postojanju tranzistora T1 , obezbijeden je odvodni
put za inverznu struju zasienja tranzistora T2 , a osim toga i brzo rastereenje
tog tranzistora, to nije izvodivo u DTL tehnici. Zbog toga je TTL tehnika
u pogledu brzine rada najpovoljniji sistem logikih kola u kome tranzistori
rade u oblasti zasienja [3].
4.1. Standardna TTL kola 14

4.1. Standardna TTL kola

Osnovna izvedba u TTL tehnici je NI kolo, prikazano na slici 8.

Slika 8: NI kolo u TTL tehnici

U nastavku je opisan princip rada sklopa. Tranzistor T1 ima dva emitera,

koji predstavljaju ulaze u kolo. Inverzno polarizovane diode se koriste da bi
se ubrzao prijelaz sa logike jedinice na logiku nulu.
Kada se na oba ulaza dovede visok napon (prema TTL standardu to je mi-
nimalno napon UIH = 2V), struja protie kroz PN spoj baza-kolektor tran-
zistora T1 u bazu tranzistora T2 . Tranzistor T2 dolazi u podruju zasienja
i provodi struju. Na taj nain je zakoen tranzistor T3 , a struja protie do
tranzistora T4 koji dolazi u podruje zasienja, pa napon na izlazu sklopa
ima vrijednost napona UCE tranzistora T4 koja priblino iznosi 0,4V, to
daje vrijednost logike 0.
Kada se na jedan ili oba ulaza dovede jako mali napon, baza-emiter spoj
tranzistora T1 e da provodi struju, pa je tranzistor T2 zakoen. Kada je to
sluaj, zakoen je i tranzistor T4 , a tranzistor T3 provodi struju. Tada na
izlazu imamo vrijednost prikljunog napona UCC , tj. logiko stanje 1.
4.1. Standardna TTL kola 15

Slika 9: NILI kolo u TTL tehnici

Na slici 9. prikazan je NILI sklop TTL familije. Jedino stanje kada e

tranzistori T3 i T4 biti u stanju zakoenja, to u zakoenje dovodi i tranzistor
T6 , jeste kada se na oba ulaza dovede napon logike vrijednosti 0, odnosno
jako mali napon. Kada su ovi tranzistori zakoeni, tranzistor T5 je u stanju
zasienja, i na ulazu je vrijednost prikljunog napona UCC , odnosno logiko
stanje 1.
U svim drugim sluajevima, barem jedan od tranzistora T3 i T4 e biti u
zasienju, a samim tim isto vrijedi i za tranzistor T6 to na izlaz dovodi mali
napon, tj. vrijednost logike 0. Iz ovog vidimo da sklop radi kao NILI logiko
kolo [1].
4.2. TTL kola s malom disipacijom snage 16

4.2. TTL kola s malom disipacijom snage

TTL kola s malom snagom (engl. Low-power TTL) su izvedba standardnog

TTL kola u kojima je manja disipacija snage postignuta na raun smanjena
brzine rada sklopa. Na slici 10. je prikazano NI kolo u ovoj izvedbi.

Slika 10: NI kolo u TTL tehnici s malom disipacijom snage

Sklop radi na isti nain kao standardno NI kolo, ali je poveana vrijednost
otpornika sklopa ime je postignuta manja disipacija snage.

4.3. TTL kola s velikom disipacijom snage

TTL kola s velikom snagom (engl. High-power TTL) rade pri veoj brzini
(smanjeno vrijeme kanjenja), ali je to postignuto na raun vee disipacije
snage.

Na slici 11. prikazano je NI kolo u ovoj izvedbi. Sklop je slian stan-

dardnom TTL sklopu ali je umjesto kombinacije tranzistor T3 - dioda D1
uveden Darlingtonov spoj tranzistora T3 i novog tranzistora T5 , te je na njih
4.3. TTL kola s velikom disipacijom snage 17

prikljuen potroa R5 . Darlingtonov spoj ima istu ulogu kao i dioda D1 , od-
nosno osigurava da tranzistor T5 ne provodi kada je na izlazu stanje logike
0. Smanjene vrijednosti potroaa rezultiraju veom disipacijom snage [1].

Slika 11: NI kolo u TTL tehnici s velikom disipacijom snage

Prednosti TTL tehnike:

1. velika brzina,
2. mala izlazna otpornost,
3. dobra imunost na smetnje iz izvora za napajanje,
4. mali proizvod brzina - potronja,
5. uskladuje se sa kolima DTL sistema.

Nedostaci:
1. nemogunost direktnog povezivanja izlaza,
2. vei sopstveni um [3].
5. ECL logika familija

Logika sa zajednikim emiterom - ECL (engl. Emitter coupled logic) je naj-

bra logika familija u kategoriji sklopova sa bipolarnim tranzistorom. Ka-
rakteristike koje ovoj tehnici daju veliku brzinu (tj. malo vrijeme kanjenja)
su:

1. U pitanju je logika u kojoj tranzistori rade u aktivnom podruju rada,

dakle ne dolaze u stanje zasienja, kao ni stanje zakoenja. To znai
da logika stanja 0 i 1 nastaju u drugaijim uslovima.
2. Razlika u nivou napona izmedu logikih stanja 0 i 1 je znatno manja
(obino 0,85V).
3. Struje kola su relativno velike, dok je izlazni otpor nizak, pa se izlazno
stanje moe dosta bre mijenjati.

Napon napajanja sklopova skupine ECL je UEE =5,2V. Uzemljuje se

pozitivni pol napona napajanja radi smanjenja smetnji od izvora napajanja.
Napon UCC iznosi 0V.
Sklopovi skupine ECL proizvode se u nekoliko podskupina, koje se medusobno
razlikuju po vremenu kanjenja i utroku snage. to je vrijeme kanjenja
krae, vei je utroak snage. Kod najbrih sklopova vrijeme kanjenja iznosi
1ns a utroak snage 60mW.
Tipian faktor razgranjivanja za sklopove skupine ECL iznosi 25. To je sta-
tiki faktor razgranjivanja, odnosno broj koji pokazuje koliko se ulaza moe
spojiti na jedan izlaz ne vodei rauna o brzini rada. Dinamiki faktor raz-
granjivanja je broj koji pokazuje koliko se ulaza moe spojiti na jedan izlaz
sklopa a da se ne povea vrijeme kanjenja. Dinamiki faktor razgranjivanja
kree se u rasponu od 15 za sklopove sporijih podskupina do svega 5 za naj-
bre sklopove u skupini ECL. Dakle, optereenje izlaza veim brojem ulaza
smanjuje brzinu rada, odnosno poveava vrijeme kanjenja [2].

Na slici 12. prikazan je standardni sklop u ECL tehnici. Ako je na

oba ulaza stanje 0 (odgovara razini napona -1,55V), tada tranzistori T1 i T2
ne vode. Tranzistor T3 vodi, ali mu je radna taka u aktivnom podruju.
Zbog toga je napon kolektora tranzistora T1 i T2 vii od napona kolektora
5. ECL logicka familija 19

Slika 12: ILI/NILI kolo u ECL tehnici

tranzistora T3 . Naponi s kolektora tranzistora T1 -T3 vode se na emiterska

sljedila koje ine tranzistori T4 i T5 . Zbog vieg kolektorskog napona UC12
tranzistor T5 vie je vodljiv u odnosu na tranzistor T4 . Zbog toga je na izlazu
Y2 napon iznosa -0,8 V, to odgovara stanju 1, a na izlazu Y1 , je napon iznosa
-1,7 V, to odgovara stanju 0.
Ako se na ulaz A ili ulaz B ili oba ulaza, dovede napon -0,8 V, to odgovara
stanju 1, pripadni ulazni tranzistor provede ostajui u aktivnom podruju
rada. Zbog toga tranzistor T3 prestaje voditi. Sad je napon kolektora tran-
zistora T3 vii od kolektorskog napona tranzistora T1 i T2 . Tranzistor T4
vodljiviji je u odnosu na tranzistor T5 pa je na izlazu Y1 napon -0,8 V, to
odgovara stanju 1. Na izlazu Y2 je napon -1,7 V, odnosno stanje 0.
Iz priloenog se vidi da temeljni sklop skupine ECL obavlja logike operacije
ILI (izlaz Y1 ) i NILI (izlaz Y2 ) [2].
6. CMOS logika familija

CMOS (engl. Complementary Metal Oxide Semiconductor) logika familija

predstavlja najidealnije rjeenje u tehnici rada sa unipolarnim tranzistorima
i danas se najvie koristi.
CMOS tehnologija koristi p-kanalni i n-kanalni MOSFET u istom integri-
sanom sklopu, ime se postiu znatno bolja svojstva u odnosu na sklopove sa
samo n-kanalnim ili samo p-kanalnim tranzistorima. Glavna prednost CMOS
sklopova je mala potronja (ulazna struja jednaka je nuli) [1].

6.1. Temeljni sklopovi CMOS logike familije

Na slici 13. prikazan je invertor u CMOS tehnici.

Slika 13: CMOS invertor

U ovisnosti od ulaznog napona uvijek provodi samo jedan od tranzistora.

Ako je ulazni napon OV (logika 0), tranzistor T2 ima napon UGS = 0V
i zbog toga je iskljuen. Upravljaka elektroda tranzistora T1 je za napon
6.1. Temeljni sklopovi CMOS logicke familije 21

UDD na niem potencijalu od uvoda pa je taj tranzistor u zasienju. Izlaz Y

spojen na napon napajanja pa je na izlazu logiko stanje 1.
Kad se na ulaz dovede napon UDD (logiko stanje 1), tranzistor T1 ima napon
UGS = 0V i zbog toga je iskljuen. Upravljaka elektroda tranzistora T2 je
za napon UDD na pozitivnijem potencijalu od njegova uvoda pa je taj tran-
zistor u zasienju. Izlaz Y je sada spojen na masu, a odspojen od napona
napajanja pa je na izlazu logiko stanje 0. Sa slike se moe uoiti da, u oba
sluaja, napon UDD nije povezan sa uzemljenjem. Zbog toga, praktino ne
postoji potronja snage u statikom stanju. Snaga se troi samo pri promjeni
logikog stanja (dinamika snaga disipacije) [1].

Na slici 14. prikazano je NI logiko kolo.

Slika 14: NI logiko kolo u CMOS tehnici

Ako se na oba ulaza dovede visoka vrijednost napona, n-kanalni tranzistori

T3 i T4 e biti u zasienju, dok e kod p-kanalnih tranzistora T1 i T2 napon
UGS biti jednak nuli, pa su oni iskljueni. Izlaz je spojen sa zemljom, to
daje logiko stanje 0.
Ako je na oba ulaza napon 0V, tranzistori T3 i T4 e biti iskljueni, dok e
6.1. Temeljni sklopovi CMOS logicke familije 22

tranzistori T1 i T2 biti u zasienju i na izlazu Y je vrijednost napona UDD ,

odnosno logiko stanje 1.
Logiko stanje 1 na izlazu e biti i u preostala dva sluaja (visok napon na
ulazu A, nizak na ulazu B i obrnuto). U oba sluaja jedan od tranzistora T3
i T4 e biti zakoen, dok e jedan od tranzistora T1 i T2 biti u zasienju, pa
je na izlazu vrijednost napona UDD , tj. logiko stanje 1.

Na slici 15. prikazano je NILI logiko kolo.

Slika 15: NILI logiko kolo u CMOS tehnici

P-kanalni tranzistori T1 i T2 spojeni su serijski izmedu prikljunog napona i

izlaza, dok su n-kanalni tranzistori T3 i T4 spojeni paralelno izmedu izlaza i
uzemljenja.
Kada je na oba ulaza napon od 0V (logiko stanje 0), tranzistori T3 i T4 su
iskljueni, dok su tranzistori T1 i T2 u zasienju. Na izlazu e biti vrijednost
napona UDD , odnosno logiko stanje 1.
Kada se na oba ulaza dovede visoka vrijednost napona (logiko stanje 1),
tranzistori T1 i T2 e biti iskljueni, dok e tranzistori T3 i T4 provoditi. Izlaz
je direktno povezan sa uzemljenjem, to daje logiko stanje 0.
Isti je sluaj i kada se na samo jedan od ulaza dovede visok napon, jer jedan
6.1. Temeljni sklopovi CMOS logicke familije 23

od tranzistora T1 i T2 nee voditi, dok e jedan od tranzistora T3 i T4 biti u

zasienju, pa je na izlazu logiko stanje 0.

Prednosti CMOS tehnike:

1. jednostavnost izvedbe sklopova,

2. mala potronja,
3. velika margina uma,
4. mogunost provodenja struje u oba smjera.

Nedostaci:

1. spora brzina rada,

2. sloeniji proces proizvodnje,
3. esto su potrebna dva izvora napajanja [3].
7. Zakljuak

Logika familija je skupina integrisanih kola koji dijele zajednike karakte-

ristike. Prije svega to su jedinstveni logiki nivoi, napon i struja napajanja,
disipacija snage, vrijeme kanjenja, margina uma i faktor razgranjivanja. U
ovisnosti od toga koliko su zadovoljavajue ove karakteristike, denie se i
sam kvalitet tehnike izvodenja logikih kola.

Sistemi RTL i DTL odlikuju se jednostavnou, niskom cijenom i pogodni

su za realizaciju sa diskretnim komponentama. Sistem TTL ima mali pro-
izvod brzina-disipacija i pogodan je za integrisanu proizvodnju. Sistem ECL
raspolae najveim brzinama i velikim brojem izlaza. MOS sistem odlikuje
se velikom brzinom izrade i jednostavnom proizvodnjom. CMOS sistem od-
likuje mala potronja.

Zakljuak o tome koji je sistem najbolji je dosta teko izvesti. Ukoliko

je npr. potreban rad sa baterijskim vodenjem onda su najidealniji sklopovi
CMOS tehnologije jer troe minimalnu koliinu energije. Medutim oni su i
izuzetno spori. Za potrebnu veliku brzinu rada najbolji su sklopovi iz ECL
skupine, ali oni troe veliku snagu. Neki balans izmedu ova dva kriterija
nude TTL sklopovi koji imaju vrijeme kanjenja izmedu 6 i 12 ns, a disipa-
ciju snage izmedu 12 i 22 mW.

Bitno je spomenuti da postoje i tehnologije koje za rad sklopova koriste

vie tehnika izvodenja istovremeno, kao npr. BiCMOS tehnologija koja ko-
risti CMOS tehnologiju zajedno sa bipolarnim tranzistorima (u ECL ili TTL
izvedbi), objedinjujui dobra svojstva jednih i drugih (velika mogunost op-
tereenja, velika brzina rada s jedne i utroak energije s druge strane).
Literatura

[1] Anil K. Maini, Digital Electronics: Principles, Devices and Applications .

John Wiley, London, 2007.

[2] Stanko Paunovi, Digitalna elektronika: brojevni sustavi i kodovi, logiki

sklopovi, skupine integriranih digitalnih sklopova, multivibratori . kolska

knjiga, Zagreb, 2. izdanje, 1999.

[3] Spasoje Tei, Digitalna elektronika . Nauna knjiga, Beograd, 3. dopu-

njeno izdanje, 1979.