fo 2 ageeeeal feats lal PLCAPITULO 3 oe ee Portas Légicas e Algebra Booleana 71_r_1_. mSUMARIO —— 3-1 Constantes e Varidveis Booleanas 3-9 Portas NOR e Portas NAND UL, 32 Tabelas-verdade 3-40 Teoremas da Algebra Booleana Bed Ope 4 Ope 35. Operat \c0 OR com Portas OR 8-11 Teoremas de DeMorgan ra¢do AND com Portas AND $+42 Universalidade das Portas NAND e NOR Nor 3-13 Representagies Alternativas das 3-6 Descrevendo Circultos Lagicos pane Ane Algebricamente 3-7. Determinando 0 Valor da Cireuitos Logicos 3-14 Que Representacdo de Porta Logica Uisar 1s Logicos do Padrdo IEBE/ aida de 3-8 Implement de Expre ido Circuitos a Partir es Booleanas30 Sistemas Digitals Prine(pios e Aplicagdes @ OBJETIVOS 10 completar este capitulo, voce devera estar apto a 1 Realizar as tres operacies I6eiea 1 Descrever a operacdo das portas AND, NAND, OR, NOR € NOT (INVERSOR}, bem como construir as tabelas-ver- dade para as mesmas. 1 Desenhar diagramas de tempo para as varias portas 16 cas. basicas MW Escrever expres para combinac 1B Implementar cireuitos I6gicos ui AND, OR e NOT W Estimar 0 potencial da algebra booleana para simplifl- car eitcuitos I6gicos complexos. 1H Utilizar os teoremas de DeMorgan para simplificar ex- pressiies logic Jes booleanas pat 's das mesmas as portas ligicas € WUtilizar uma das portas légicas universais (NAND ou NOR) para implementar um cireuito representado por uma ex pressao booleana. Explicar as vantagens de construir um diagrama de ci cuito ldgico usando a representacao alternativa de sim- halos para as portas légicas versus a representacao pa- rao. ® Descrever 0 conceito de sinais Kigicos alivos em nivel BAIXO e ativos em nivel ALTO, W Desenhar ¢ interpretar eircuitos I6gicos que utilizam a Fepresentacdio de portas légicas padrdo IEEE/ANSI @ INTRODUCAO Como fot meneionado no Cap. 1, circuitos digitais (Kégicos ‘operam de modo binario onde cada tensao de safta ou en- trada tem o valor 0 ou 1. As designagdes 0 e 1 representam intervalos de tensdo predefinidos. Esta caracteristica dos ircuitos digitais nos permite utilizar a algebra booleana* ‘como uma ferramenta de andlise e projeto de eireuitos digi tais, A dlgebra booleana ¢ uma ferramenta matematica rela- tivamente simples que nos permite deserever a relacdo en- tre a(s) safda(s) de um circuito I6gico suas entradas atra- vés de uma equacdo (expressao booleana). Neste capitulo estudaremos os circuitos l6gicos mais elementares, as por- {as gicas, que so os blocos fundamentals a partir dos qual {odos 0s outros circuitos ligicos e sistemas digitais sao cons- ttufdos. Veremos como a operacao das diferentes portas lie gicas ¢ de cireultos mais complesos, formados pela comb- hacdo de portas légieas, pode ser descrita ¢ analisada util ‘bra booleana. Também vislumbraremos como a dlgebra booleana pode ser usada para simplificar a expres sio booleana dle um cireuito, de modo a permit que este cit- culito possa ser reconstrufdo utilizando um menor ntimero de portas légicas e/ou de conexdes entre estas. Muito mais sera dito sobre simplificacdo de eircuitos no Cap. 4 A Algebra booleana é também uma ferramenta valiosa para projetar um circuito que produziré a relacao desejada entre a entrada e a safda. Introduziremos a idéla basica neste capitulo €, depois, faremos uma cobertura mais com= pleta deste tépico quando estudarmos 0 prajeto de circui- tos légicos no Cap. 4. Como a élgebra booleana expressa a operacao de circul- tos I6gicos de forma algébriea, ela se apresenta como a forma ideal de descrever a operacao de um circuito Wégico para um programa de computador que necessite de infor- magSes sobre o circuito em questao. Bste programa pode ser um procedimento de simplificagao de cireuitos, que re- cebe como entrada a equacao em algebra booleana, simpl- fica-a e fornece como saida uma versao simplificada do cir- Cculto légico original. lima outra aplicacdo possivel para esse programa seria a geracdo de fuse maps (mapas de fusivets) hecessdrios para a programacao de um dispositivo de léel- ca programavel (PLD — Programmable Logic Device). 0 ‘operador forneceria como entrada as equacoes booleanas que representariam a operacdo desejada do clreulto ¢ 0 programa as converteria em fuse maps, Fstudaremos este processo em detalhe no Cap. 12. Sem diivida, a algebra booleana 6 uma ferramenta muito valiosa para deserever, projetar e implementar circuttos digitais. 0 estudante que deseja atuar na area digital é es- Umulado a trabalhar bastante para compreender a l6gica booleana esentir-se a vontade com ela (acredlte, ela é multo. muito mais facil que a lgebra convencional). Faga todos ‘08 exemplos, exereicios ¢ problemas, mesmo aqueles que seul professor nao tiver recomendado. Quando eles acaba- rem, faca os Seus proprios, O tempo gasto terd valide a pena ‘quando vocé observar que suas habilidades aumentam e stia contianga eresce. 3-1 CONSTANTES E VARIAVEIS BOOLEANAS Algebra booleana possui uma diferenca fundamental em 1e- lagao a dlgebra convencional. Na dlgebra booleana, constantes € varkiveis passuem apenas dois valores permitidos, 0 ou L Uma variavel booleana é uma quantidace que pode, em mo- mentos diferentes, ser igual « 0 ou 1. Variiveis booleanas sio gerulmente utilizadas para representar 0 nivel de tensio pre- Sente nas ligagdes ou nos terminals de ents to. Por exemplo, em um ceo sistema digital, 0 valor booleano 0 € dado para qualquer nivel de tensio situado no intervalo entre 0 € 0,8 V, enquanto o valor booleano 1 € dado para qual- quer nivel de tensio situado no intervalo entre 2.@5 V.* Assim, 0'€ 1 booleanos mio sio ntimeros de fato, mas, 0 contririo, representam 0 estado do nivel dle tensio de saiea do circui sto Indefinidos Coos 0 ne 1) wn cectTanta 3-1 Nivel b6gico 0 ivel ligioo Falso. Verdadeiro Destigado Ligado Baixo’ Alto Nao sim Chave abenta have fechad uuma varvel, ou, camo & chamado,o seu nivel Logica. Diz- se que o nivel de tensao em umm cieuito digital esta no nie vel logico 0 ou no nivel logico 1, dependendo do seu valor numérico de ato, Em log digital, Varios outros termos si0 usados como sindnimos de Oe 1. Alguns dos mais comuns sto mostrados na Tabela 3-1. Usaremos as designagoes 0/1 © BAIXO/ALTO na maioria das vezes Conforme dissemos na infrodusao, a algebra book uum modo de expressar a elagao entre idas de um circvito logico, As entradas sao consider wariéveis logicas cujos niveis légicos determinam, a qual {quer momento, os niveis l6gicos da saida. A partir de ago- ta, utlizaremos letras para representar vatiivets lbgicas. Por exemplo, 4 poderia representar uma certa entrada ou sada dle um circuito digital, © em qualquer instante necessaria mente teriamos ov d= 000 A= 1 omo apenas dois valores sto possiveis, algebra boo leana € relativamente mais facil de se trabalhar do que a Algebra convencional. Na algebra booleana nio existem fra- ‘oes, decimais, nmeros negatives, raizes quadradas,raizes Cibicas, logaritmos, niimeros imaginarios e assim por dian- te. Na verdade, na algebra booleana existem apenas tres ‘operagdes bisicas: OR (OU), AND (E) e NOT (NAO) Essas operacdes bisicas sio chamadas operacdesIdgicas Circuitos digitais chamados portas Idgicas podem ser construidos 4 parti de diodlos, transistores ¢ resistores conectados de um modo pelo qual a sada do cicuito s 6 resultado da operagio logica bisica (OR, AND, NOT) rea- lizada sobre suas entradas, Utlizaremos a algebra, primei- ramente para descrever e analisar essas ports lgicas basi- as, e posteriormente para analisar e projetar combinacoes dlessas portas I6gicas Conectadas como circuitos logicos s entradas e as sa 31 Portas Logicas e Algebra Booleana 3-2. TABELAS-VERDADE Atabela-verdade é uma mineira de de: de um circuito légico depende dos niveis logicos presentes nas entradas do circuito. A Fig. 3-1(a) mostra a tabela-verda- de para um tipo de circuito logico de duas entradas. A tabela relaciona todas as combinacdes possiveis dos niveis l6gicos presentes nas entradas A € B com o nivel correspondente da sada A primeira linha da tabela mostra que quando A e B esto ambos em nivel 0,1 said a’esti no nivel 1, ou, de modo equivalente, no estado 1, A segunda linha da tabekt mostra que quando a entrada B muda para o estado 1, de modo que A= 0eB =, a saida xtoma-se 0, De maneira similar, a tabela mostra o que acontece com 0 estado da saida para qualquer conjunto de condlicdes de entrada As Figs, 3-1(b) € (©) mostram exemplos de tab de para circuitos de trés & de quatro entradas. Novamente, cada tabela enumera todas as combinagoes possiveis dos niveis logicos de entrada na esquerda, juntamente com o nivel Jogico resultante para a saida sena diteita. E claro que o valor real de 2 dependers do tipo de circuito légico utilizado. Observe que existem 4 linhas para um tabela-verdade de duas entradas, 8 linhas para uma tabela-verdade de wes entradas, € 16 linhas para uma tabela de quatro entradas. ntimero de combinacbes de entrada seri igual a 2° para uma tabela- erdade de N entradas, Note também que a lista de is as combinacdes possiveis de entrada acompanha a sequéncia de contagem bindria, ¢, assim, coma-se ba ante simples escrever todas as combinacoes possiveis sem esquue- cer nenhuma. Questes de Revisio 1. Qual é 0 estado da saida para 0 circuit de quatros entradas representado na Fig, 3-1(c), quando todas as entradas forem iguais a 1? 2. Repita a questio 1 para as seguintes condigdes de en- wada: A = 1,B =0,C = 1,D=0, 3. Quantas linhas deve ter uma tabel Um circuito de cinco entradas? para representar oo 0 1|{o 1 0 1|lo 0 10 1f0 eee Seveeeeeeeeoe eae eee (b) se eee 2. Peta Fig. 3-1 Exemplos de tabelay-verdade para cic cuits (a) de duas entradas, (b) de tres entra das e (€) de quatro entradas.32 Sistemas Digitais Principios ¢ Aplicagdes 3-3 OPERAGAO OR COM PORTAS OR A operaciio OR ¢ « primeira das trés operacdes boolean basicas a ser estucada. A tabela-verdade na Fig, 3-2(a) mostra 1 que acontece quando duas entradas l6gicas, A © B, combinadas através da operagio OR para produzir a sada x Atabela mostra que 2°¢ igual a 1 para todas as combin: oes dos niveis de entrada onde uma ou mais entradas S40 iguais a 1. O Unico caso onde 2°€ igual a 0 ocorre quando todas as entradas S80 iguais a 0. ‘A expressio booleana para a operagaio OR é dada por A+B Nesta expressio, o sinal de + nao representa a operacao de adicao ordinaria, mas representa a operagio OR. A ope- ragio OR € semelhante & adigio ordinaria, exceto para 0 caso em que A € B slo ambos iguais a 1. Neste caso, a operacio OR produz 1 + 1 = 1,enio 1 + 1 = 2, como seria no caso de uma adic2o. Na algebra booleana, 1 € 0 valor maximo que pode ser obtido, e assim nunca podere- mos ter um resultaclo maior do que 1. Essa afirmacao con- tinua sendo verdadeira quando combinamos t#és entradas utilizando a operacao OR. Aqui teremos.x= A + B+ C. Se considerarmos © caso em que todas as trés entradas S30 iguais a 1 x=1+141=1 Novamente, 0 resultado da operacio OR, quando mais de uma entrada é igual a 1, € sempre igual a 1. Aexpressio lOgica x= A+ Bé lida como “xé igual a A OR 8’. O mais imponante a ser lembrado € que o sinal de +. que aparece na expresso, representa a operagio OR que foi definida através da tabela-verdade na Fig, 3-2(a), € mio a operacio de adigao ordinar Porta OR Em citcuitos digitas, uma porta OR’ é um circuito que pos- sui duas ou mais entradas € cuja sida € igual & combina- Go das entradas através da operacio OR. A Fig. 3-20b) mostra o simbolo para uma porta OR de duas entradas. As entradas A ¢ B S20 niveis logicos de tensao, e a saida x é um nivel logico de tensio cujo valor € 0 resultado da ope- ragio OR sobre as entradas de B, isto é, x= 4+ B. Em outras palavras, a porta OR funciona de tal modo que sua sida ser ALTA (nivel ldgico 1) se A ow B ou ambas forem iquais a 1. A sada da porta OR seri BAIXA (nivel l6gico 0) apenas se todas as entradas forem iguais a 0. Esta mesma idéia pode ser estendida para um maior sndimero de entradas. A Fig. 3-3 mostra uma porta OR de 3 entradas e sua tabela-verdade. O exame desta tabela-ver- dade mostra novamente que a sada seri igual a 1 para to- dos os casos nos quais uma ou mais enteadas sao iguais a 1 ste principio geral é 0 mesmo para portas OR com quale quer niimero de entradas. Usando a linguagem da digebra booleana, a saida x pode ser expressa como x= 4+ B+ Conde novamente deve- 100 ngs, gl dea da opera de atari ver dss + so0l> Porta OR ao © Fig. 3.2 (a) Tabela-verdade que define a operacio OB; (b) simbo- lo para uma port OR de dus entradas. mos enfatizar que o sinal de + representa a operacdo OR A salda de qualques porta OR, entdo, pode ser expressa pela combinagao das entradas através da operagao OR. Utiliz remos este fato quando estivermos analisando gicos. ircuitos I Resumo da Operacao OR Os pontos mais importantes a serem lembrados no que se relere 4 operagio OR e as portas OR sao: 1. A operagio OR produz 1 como resultado, quando qual- quer uma das vardveis For igual a 1 2. A operagio OR produz 0 como resultado, quando todas as variaveis forem iguais a 0. 3.Na operagio OR, 1+ 1= 1,141 + diante 4. A porta OR € um cireuito légico que realiza a opera OR sobre as entradas l6gicas do circuit. 1, e assim por EXEMPLO 3-1 Em muitos sistemas de controle industiais € necessiio ati var uma funcio de saida sempre que uma das varias entra «las for ativada. Por exemplo, em um provesso quimico, pode ser dese}ivel que um alarme sejaativado toda vez que a tem- peratura do proceso exceder um valor maximo ou sempre que a pressio estiver acima de um ceno limite, A Fig. 3-4 mostra um diagrama de blocos desta situagho, © cincuito tans ddutor ce temperatura produz uma tenstio proporcional 2 tem- peratura lo processo, Esta tensio, 1, € comparada com uma tensio de referéncia de temperaturs, Vey através de um cit- ccuito comparador. A suida do comparador esté normalmente ALB C][xsAseso 00 0 ° oo 1 1 A x=A+B+C 0 1 0 1 8 o1d 1 © 10 0 1 10 4 1 esta) 1 eta 1 Fig. 3:3 Simbolo e a tabeli-verdade para uma pora OR de tresPortas Logieas e Algebra Booleana 33 Transdutor de |_i_Vr | | t lever ) Alarme Transdutorde |_i_Ve Fig. 3-4 Exemplo de utilizacao da porta OR em um sistema de alarme. com uma tensio baixa (nivel légico 0), mas esta muda para uma tensdo alta (nivel l6gico 1) quando V; excede Vq, indi cando que a temperatura do processo € excessiva. Uim ar ranjo similar € feito para a mediga0 da pressio, de modo que a saida do respectivo comparador passa do nivel baixo para © alto quando a pressao for excessiva. ‘Uma vez que desejamos que 0 alarme seja ativado quando ‘ow a temperatura ou a pressio seit muito alta, podemos co- nectar as saidas dos comparadores a uma porta OR de duas ‘entradas, A saida da porta OR seri ALTA (1) para qualquer uma das condigdes de alarme, Fazendlo com que o mesmo seja ativado. Esta mesma idéia pode ser obviamente estendida para ituagdes com mais do que duas variveis de processo, EXEMPLO 3-2 Determine a saida da porta OR mostrada na Fig. 3-5. As entradas da porta OR sio 4 e B que variam segundo o dia- grama de tempo apresentado. Por exemplo, A comeca em BAIXO em 4, passa part ALTO em 4, € retora a BAIXO, em 4, € assim por diante, Solugao Asafa da porta OR pode ser determinada observando-se ue ela estaré em ALTO sempre que quaiqueruma das en- teadas estiver em nivel alto. Quando A passa para ALTO em 4, SAIDA passaré para ALTO. A SAIDA permanecera em ALTO até 4, quando ambas as entradas estario em BAIXO. Observe que as mudancas nos niveis légicos das entradas que ocorrem em fy¢ f, nao tém efeito na SAIDA, uma vez aque uma das entradas permanece em nivel ALTO enguanto 2 ontra esté mudando, Engwanto uma das entradas da por- {a OR estiver em ALTO, a safda permanecera em ALTO, nao importando 0 que estiver acontecendo nas outras entradas Este mesmo raciocinio pode ser usado para determinar 0 restante do diagrama de tempo para SAIDA. EXEMPLO 3-3 Para o exemplo mostrado na Fig, 3-6, determine a forma de onda na saida da porta OR | ae SAIDA= A+B —= TF ) 1 1a 1 fee Bol 1 1 1 1 Oe ree a 18 nt a ae 1 omy ae vi $3 emo 3234 Sistemas Digitals Prinefpios e Aplicacoes A Bere v 1 rot A Pee e! 1 B ° aaeat He : 1 tint eta : fl 1 i ee iz | a sain LI Seite stent 1 he Tene Solucao As trés entradas da porta OR, 4, Be C, estio variando, co forme as formas de onda mostradas no di da porta OR sera determinada observando que esta sera alta sempre que qualquer uma das trés entradas estiver em ni- vel alto. Usando este raciocinio, a forma de onda da said da porta OR ¢ apresentada na figura. Devemos prestar bas- tante atencio no que acontece no instante 4. O diagrama mostra que neste instante de tempo a entrada A esti pa sando de alto para baixo, enquanto a entrada B esti pa sando de baixo para alto, Como estas entradas esto fizen- do suas transigdes aproximadamente no mesmo instante, ¢ como esas transigoes duram um certo tempo, existe um pequeno intervalo em que ambas as entradas dessa porta OR est2o na faixa indefinida entre 0 € 1. Quando isso ocor- re, a saida da porta OR também possui um valor situado nese intervalo indefinido, caracterizado por um pulso Piirio € estreito (gliteh ou spike) na forma de onda da sada, em 4, A ocorréncia do gliteb, sua amplitude e largura into depender da velocidade com que as transicGes acontecem. EXEMPLO 3-3B O que aconteceria ao gliteh mostrado na Fig, 3-6 caso a en- trada C permanecesse em nivel ALTO enquanto Ae Besti- vessem mucando de estado em f? Solucao Com a entrada Cem ALTO no instante 4, a saida da porta OR permaneceri em ALTO independentemente do que estiver ocortendo nas outras entradas, porque se qualquer ‘uma das entraclas estiver em ALTO a saida permanecera em, ALTO, e portanto 0 glitch nao aparecera na sada, AsBee Fig. 3.6 Exemplos 3.34 € 3-38. 2. Escreva a expresso booleana para uma porta OR de seis entradas. 3.Se a entrada A mostraca na Fig. 3-6 fosse mantida per- manentemente em nivel 1, qual seria a forma de onda resultante na safc? 3-4 OPERACAO AND COM PORTAS AND A operagio AND ¢ a segunda operacao booleana bisica, ‘A tabela-verdade que aparece na Fig. 3-7(a) mostra 0 que acontece quando duas entradas légicas, 4 ¢ B, sto combi- nadas usando a operago AND para produzir a saida x. A tabela mostra que .vesti em nivel ldgico 1 somente quando tanto A como Bestio em nivel logico 1. Para qualquer ou- tro caso, onde uma das entradas é 0, a saida € 0, A expressio booleana para a operacio AND é AB Nesta expressio, 0 sinal + expressa a operacao AND, e nao a multiplicagao ordindria, Entretanto, a operagio AND so- bre variveis booleanas opera da mesma maneira que a multiplicagao ordinaria, como pode ser visto através de um exame da tabela-verdade. Assim, podemos pensar nas duas operagdes como se fossem apenas uma, Essa caracteristica pode ser de grande ajuda na analise de expressoes logicas que contenham operacées AND, A expresso x= A Bé lida como “x = A AND BO sinal - € geralmente omitido de modo que a expressio se toma apenas x= AB. A coisa mais importante a ser lembra- da € que a operagao AND produziri 1 como resultado ape- Questies de Revisio 1. Qual é a Gnica combinagao de valores das entradas que produz um nivel BAIXO na saida de qualquer porta OR? AND. A_B[]xoA-8 oof] 0 o if] 0 ao— 1 off o 14 1 se Porta AND (a) (6) Fig. 3-7 (a) Tabela-verdade para a operacto AND; (b) simbolo da porta AND,[x= ABS ABC Fig, 38. Tabela-verdade e o simbolo para uma porta AND de trés entradas, nas quando todas as entradas (varidveis) forem iguais a 1 exatamente como na multiplicagio, Este fato permanece verdadeiro para 0 caso de termos mais de duas entradas, Por exemplo, quando a operagao AND € realizada sobre ts entradas, temos.x= A» B+ C= ABC. O Gnico momento em que x pode ser igual a 1 € quando 4 Porta AND simbolo l6gico para uma porta AND de duas entradas pode ser visto na Fig. 3-7(b). A saida da porta AND igual a0 produto das entradas logicas, isto 6, x= AB, Em outras palavras, a porta AND € um circuito que opera de tal m: neira que sua said esti em ALTO apenas quando todas entradas esto em ALTO. Para todos 08 outros casos, at $a ‘cla da porta estar em BAIXO. Esse mesmo modo de operacho & caracteristico em portas AND com mais de duas entradas, Por exemplo, uma porta AND de ts entradas ¢ a tabela-verdade correspondent poclem ser is na Fig, 3-8. Mais uma vez, observe que a sada da porta € 1 apenas para o caso em que A= B= C= 1, Aexpressa part a saida é x= ABC. Para o caso de uma porta AND de quatro entradas, a expresstio €.x= ABCD, e assim por dlante. Observe a diferenca entre os simbolos das portas AND € OR. Sempre que voce vir o simbolo de uma porta AND em tum diagrama de circuitos l6gicos, isto Ihe diz que a saida estar em ALTO apenas quando todas as entradas estive- rem em ALTO. Sempre que voeé vir o simbolo de uma porta OR, isto significa que a Saida estar em ALTO quando qual: quer uma das entradas estiver em ALTO. Portas Légicas e Algebra Boole: 35 Resumo da Operacéo AND 1. A operacdo AND € realizaca exatamente do mesmo modo ue a multiplicagio ordindria de Os € Is. igual a T quando todas as entradas orem iguais €0 para 0 caso em que uma ou mais enteadas sto iguais a 0. 4, Uma porta AND € um circuito logico que realiza a ope. ragao AND nas entradas do circuit. EXEMPLO 3-4 Determine a forma de onda da saida da porta AND mos- trada na Fig, 3-9, dadas as formas de onda das entradas, Solucdo A saida da porta AND € determinada observando que ela staré em ALTO apenas quando todas as entradas estive- rem em ALTO ao mesmo tempo. Para as formas de onda fornecidas, isto acontece apenas durante os intervalos ff, © fet, Em todos os outros intervalos, uma ou mais entradas esto em 0, produzindo portanto um nivel BAIXO na said Observe que mudangas nos niveis de entrada que ocorrem, enquanto uma das entradas esti em nivel BAIXO nao tem, efeito na saida EXEMPLO 3-5 Determine a forma de onda da saida para a porta AND. mostrada na Fig, 3-10, Solugio A saida x sera igual a 1 apenas quando 4 ¢ B estiverem em ALTO ao mesmo tempo, A partir deste fato, podemos determinar a forma de onda de x como est4 mostrado na figura Observe que a forma de onda de xé igual a 0 toda vez que Be igual a 0, independentemente do que acontece com, : 7 7 A ' ' ee eee Ae x=A8 a ee na Te ae a fae ear thee Beale eats \ i | i fe oT to tt ee ' yo a ' ' a fal een ala rv bt Gh tb lb Fig. 3-9 Exemplo 3-436 Sistemas Digitals Principios e Aplieagdes Fig. 3-10 Exemplos 354 e 3.58. 4 entracht A. Também ¢ importante notar que sempre que B € igual a 1 a forma de onda de :é igual i de A. Entao po- demos pensar na entrada B como uma entrada de controle Cujo nivel lbgico determina se a forma de onda de 4 chega ‘ounnaio na sada xc Nesta situagao, a porta AND € usada como uum cireuito inibidor. Podemos dizer que B = 0 € a condi- io de inibicio que forca que a saida seja igual a0. Ao con- tsirio, B= 1é condicio de habilitagao, que pesmite que A chegue até a saida. Esta operacao inibiddora & uma impor- tante aplica is AND que encontraremos mais tarde, EXEMPLO 5B © que acontecera com a forma de onda da saida x na Fig. 3-10 se a entrada B permanecer em nivel 0? Solucao Enquanto B for mantido em BAIXO, a s: ‘maneceri em BAIXO. Podemos chegar a esta conch dois modos: © primeiro seria observar que com B mos x= A+ B= A+ 0 = 0, uma vez que o resultado da operacao AND (multiplicagao), quando uma das entradas € 0, € sempre 0, © segundo modo seria observar que uma porta AND necesita que todas as suas entradas estejam em ALTO para que a saida seja ALTO, e isto nao acontece quan do B é mantido em BAIXO, Questies de Revisio 1. Qual € a nica combinagio de entrada que iri produ- ir um nivel ALTO na saida de uma porta AND de cin- co entradas? 2, Qual €0 nivel logico que deve ser aplicado na segun- da entrada de uma porta AND de duas entradas para ue o sinal aplicado na primeira entrada se inibido | Cimpedido) de chegar na saida? 3. Faso ou verdadetro A saida de uma porta AND sem | pre difere da saida de uma porta OR para as mesmas | condicoes de entrada 3-5 OPERACAO NOT A operagio NOT € realizada, 20 contririo das operacdes AND € OR, sobre uma tinica entrada. Por exemplo, se a Not A to 2 xeA ‘A presenga do pequeno citeulo sempre indica ©) JUL ella Fig. 311 (a) Tabela-verdade;(b) simbolo para o INVERSOR (NOT) (©) formas de onda Avel A é sujcita a opera expresso como: NOT, 0 resultado x pode ser x= A onde a barra sobreposta representa a operagio NOT. Es expresso € lida como “w€ igual a NOT 4’ ou "x igual ao inverso de A’ ou “x é igual 30 complemento de A" Cada uma destas expressdes € de uso comum, ¢ todas indicam que Oo nivel ldgico de x= & € gpostoao valor ligico de A. A tabe- la-verdade mostrada na Fig. 3-11(@) esclarece para os dois casos possiveis, A= Oe A= 1, isto © porque NOT 160 0 =1 porque NOT 0€ 1 A openaciio NOT 6 também chamada de inversio ou com- plemento; estes termos serio usados de modo intercambizivel durante o restante do livro, Apesar de sempre utilizarmos a barra sobreposta para representar inversiio, € importante mencionar que um outro simbolo para representar a inver- sf0 € 0 apéstrofo (), isto é Aaa bolos sto reconhecidos como indicadores da Circuito NOT (INVERSOR) A Fig, 3-11(b) mostra o simbolo para a representagao do circuito NOT, que é mais comumente chamado de IN. VERSOR. Fste circuito tem sempre uma tinica entrada, € © nivel logico de sua saida € sempre oposto a0 nivel log co da entrada, A Fig. 3-11(c) mostra como 0 INVERSOR age sobre o sinal de entrada. Ele inverte (complementa) fo sinal de entrada em todos os pontos da forma de onda da entrada.Resumo das Operacées Booleanas As regras para as operagdes AND, OR e NOT podem ser resumidas como segue: oR o+0=0 AND NOT 0-0-0 =1 O+1=1 O-1=0 T=e 1+0=1 1-0-0 1tisa0 1-1=1 Questées de Revisio 1. A sticla do INVERSOR da Fig, 3-11 € conectada a en- trada de um segundo INVERSOR. Determine 0 nivel logico da saida do segundo INVERSOR para cada ni- vel légico da entrada A | 2. A saida da porta AND da Fig. 3-7 € conectada 8 entea- dda de um INVERSOR. Escreva a tabela-verdade que relaciona a sada y do INVERSOR com cada combina- 20 das entradas’ Ae 3-6 DESCREVENDO CIRCUITOS LOGICOS ALGEBRICAMENTE Qualquer circuito légico, independentemente de sua com: plexidade, pode ser completamente descrito usando as ‘operacoes booleanas previamente definidas, porque as portas AND, OR e NOT sio os locos basicos para a cons- trugio de sistemas digitais. Por exemplo, considere 0 ci cuito da Fig. 3-12. circuito possui 3 entradas, 4, Be Ce luma tinica saida, x. Utilizando as expresses booleanas para cada porta, podemos facilmente determinar a expressio, a saida. A expresso para a saida da porta AND & escrita como A+B Esta saida é conectada a uma porta OR, juntamente com C; que é a outra entrada do circuito. A porta OR opera sobre as entradas de modo que a saida seja o resultado de uma operacio OR sobre as entradas, Assim, podemos ex- pressar a saida da porta OR como x= A+ B+ C(esta tilt ma expressio também poderia ter sido escrita como x= C + A> B, uma vez que ordem dos termos nao importa na operacdo OR). Ocasionalmente, pode haver divida em relacio a qual operacao deve ser realizada primeiro. A expressio A» B+ Code ser interpretada de dois modos: (1) € feita a opera- cho A> BOR C, ou (2) € feita a operaglo A AND B+ C Para evitar essa confusao, fica definido que, caso uma ex- pressao possua as operagdes AND e OR, as operagdes AND sio realizadas primeiro, a no ser que existam pardnteses tna expresso, neste caso, a operagio dentro dos parénte- “e+e o Fig 3-12 Circuito ldgico com sua expressio booleana 37 Portas Légicas e Algebra Booleana As xe (A+B) co Fig. 3-13 Circuito logico cuja expresso requer parénteses. realizada primeiro. Esta € a mesma regra usada na Algebra comum para determinar a ordem das operacdes, ‘A lim de dar mais um exemplo, considere o citcuito da Fig, 3-13. A expresso para a saida da porta OR € simples mente A+ B. Esta saida serve como entrada de uma porta AND juntamente com uma outra entrada C; Portanto, pode- mos expressar a safcla da porta AND como x= (A+B) C Observe 0 uso de parénteses para indicar que A OR Bé ealizada primeiro, isto &, antes que se faca um AND desta soma OR com C. Sem os parénteses, pocerfamos interpre: lar a expressio de forma incorreta, uma vez que A+ B+ significa A OR com 0 produto B+ C. Circuitos Contendo INVERSORes ‘Sempre que um INVERSOR € apresentado em um diagrama de circuitos logicos, a expressio para a sua saida & simple: mente jgual 3 expressio da entrada com um barra sobre A Fig. 3-14 mostra dois exemplos usando INVERSORes. Na Fig. 3-14(a), a entrada € conectada a um inversor, e a saida do mesmo € igual a 7. A saida do INVERSOR € conectada 2 uma porta OR juntamente com B, de modo que a safda da porta OR é igual a A + B. Observe que a barra esté ape- nas sobre o 4, indicando que A é primeiramente invertido € depois é feita uma operacio OR com B. Na Fig. 3-140b), a sada da porta OR € igual a A+ Be € conectada a um INVERSOR. A saida do INVERSOR € portanto igual a (A+ B), uma vez que ele inverte a expres- sao de entrada completa, Observe que a barra cobre a e: pressio (4+ B) inteira. Ito & importante porque, como ser ‘mostrado mais adiante, as expresses (A+ B) e (A + B) nndo so equivalentes. A expressio CA+ B) significa que realizimosa operacao AOR Be que depois. resultado desta operacao ¢ invertido, enquanto a expressio (A + B) indi- ca que 4 é invertido, B¢ invertido e somente depois ¢ feita uma operagio OR com estes resultados @ Ase xe AaB () Fig. 3-14 Circuitos que usam INVERSORes,Sistemas Digitais Principios e Aplicagoes @ (A+B) RAF BIE BC(A+D) D+ (A+ BIC x=[D+(A+B)}-E ) A Fig, 3-15 mostra mais dois exemplos que devem ser estudados com cuidado, Observe especialmente 0 uso de dois conjuntos separaclos de parénteses na Fig. 3-15(b). Observe também que na Fig. 3-15(a) a varivel de entrada A esti conectacla como entrada em duas portas diferentes, Questées de Revisio 41..Na Fig. 3-15(a), troque cada uma das portas AND por ‘uma porta OR ¢ troque a porta OR por uma porta AND, Agora escreva a expresso para at sal 3-7 DETERMINANDO 0 VALOR DA SADA DE CIRCUITOS LOGICOS Uma vez obtida a expressio booleana para a saida do ciscui- to, o nivel ldgico da saida pode ser determinado para qual- quer conjunto de niveis logicos das entradas. Por exemplo, suponha que desejamos saber 0 nivel Igico da saida x para © circuito mostrado na Fig, 5-15(), part o eas em que A 0, B= 1, C= Le D= 1, Como na algebra ordinatia, o valor de sepode ser encontrado substituindo-se os valores das va rilveis na expressio e fazendo as operacdes coma se segue: x= ABAAF D) d-1-1-0FD 11-61-00 eee 1-1-0 0 ‘Como um outro exemplo, vamos avaliar @ expressio para a satida do circuito da Fig. 3-15(b), pa oem que A= 0, Fig. 3-15 Mais exemplos. + OF 0-1-1 +041 head +a 11 1 De um modo geral, das quando avaliamos expres seguintes regras devem ser obedeck- s bool 1. Primero, faga todas as inversdes de termos simples, isto 6&0 =1oui=0 2. A seguir, faca todas as operagdes que estio dentro dos renteses. 3. Faga a operagilo AND antes da openiglio OR, a nao ser que os parénteses indiquem 0 contritio. 4. Se a expresso tiver uma barra sobreposta, faga ay opera oes da expresso primeiro € depois inverta 0 resultaclo, Para praticar, determine os niveis l6gicos das saidas dos irouitos da Fig, 3-15 para o caso em que todas as entradas S10 iguais a 1, As respostas Si0 x= Oe x= 1, respectivamente. Determinando o Nivel da Saida a Partir de um Diagrama O nivel logico da saicla para um dado conjunto de niveis logicos das entradas também pode ser determinado direta- mente do diagram do circuito, sem utilizar a expresso boo: leana, Esta técnica € freqientemente usada por técnicos cu- ante testes ou reparos de circuitos digits, uma vez que mostra qual deveria sera said de cada porta, bem como qu deveria ser a saida final do sistema, Por exemplo, 0 circuito da Fig, 3-15(a) foi redesenhiado na Fig. 3-16 com niveis de entrada iguais a A = 0, B= 1, C= 1, D= 1.0 procedimen- to € 0 seguinte: a partir das entradas, devemos determinarpara cadt INVERSOR, ou porta, 0 valor de sus © valor da saica final do sistema seja encontrado, ig. 3-16, a porta AND ntimero 1 tem todas as suas entradas em nivel 1 porque o INVERSOR troca A= 0 para 1. Esta condicao produz um nivel logico I na saida da porta AND, uma vez que 1-1-1 = 1. A porta OR tem como entradas os niveis 0 e 1, que produz um nivel 1 na saida, uma vez que 1 + 0 = 1. Este nivel 1 € invertido para nivel, 0, & este, por sua vez, € aplicado como entrada da porta AND ntimero 2, juntamente com a saida da porta AND nti- mero 1. Os niveis 0 ¢ | nas entradas da porta AND ntimero 2 vio gerar na saida um nivel l6gico 0 porque 0 1 = 0. la até que EXEMPLO 3-6 Determine a que toda ticla do circuito da Fig 3-16 para o caso em entradas estao em BAIXO. Solucao, Com 4 a saida da porta AND 1 estard no nivel BAIXO. Este € colocado na entrada da porta AND 2, 0 que automaticamente gera um nivel BAIXO na safda, ind pendentemente dos niveis logicos em outros pontos do cit- cuito, Este exemplo mostra que nem sempre é necessirio Ac BC ABC @ © ©) Portas Légicas e Algebra Booleana 39 Fig. 3-16 Determinando o nivel lgica de said a par tirdo diagrama do cireuito, determinar os niveis l6gicos em todos os pontos do circuito ra determinar o nivel lgico d ic Questées de Revisio | 1. Use a expresso para para determinar a saida do cit- cuito da Fig. 3-15(a), para as seguintes condigdes de entrada: A= 0, B= 1,C=1eD=0. 2. Use a expresso para «°para determinar a saida do cir- cuito da Fig, 3-15(b), para as seguintes condigdes de | entrada: A= B= E> 1ec=D=0. 3, Determine as respostas das questoes 1 € 2, encontean- do 0s niveis logicos presentes em cada entrada e sai- da das portas logicas, como foi feito na Fig. 3-16. 3-8 IMPLEMEYTANDO CIRCUITOS A PARTIR DE ;XPRESSOES BOOLEANAS Se operagio de um circuito logico é definida por meto de uma expresso booleana, entio o diageama do circuito 16- gico pode ser implementado diretamente desta expressio, Por exemplo, se necessitamos de um circuito que ¢ defini ye AC +8C + ABC Fig. 3-17 Consiruindo um circuito légico a panir de uma expressio booleana,40 Sistemas Digitals Prineipias ¢ Aplicaghes do pela expressio x= 4+ B+ C, percebemos imediiatamen- te que tudo de que precisamos € uma porta AND de tres entradas. Se precisamos de um circuito definido pela ex- ‘A+ B, poderiamos usar uma porta OR de com um TNVERSOR em uma de suas entra sse mesmo raciocinio usado para esses casos simples pode ser estendido para circuitos mais complexos, Suponha que desejamos implementar um circuito euja AC+ BE + BG Esta expressio booleana possui trés termos (AC, BC, ABO) sobre os quais € feita uma operagao OR. Isto nos diz ue necessitamos de uma porta OR de wes entradas que S10 iguais a AC, BC e A BC, respectivamente. Isto é mostrado na Fig. 3-17(@), onde uma porta OR de trés entradas esti desenhada com suas entradas AC, BC © A BC. Cada entrada da porta OR é um termo que expressa uma ‘operaco AND, o que significa que portas AND com ent: das apropriadas devem ser usadas para gerar cada um des ses fermos. Isto é mostrado na Fig, 3-17(b) que € o diagra- ma do cicuto final. Observe 0 uso «le INVERSORes para produzir os termos Ae T necessitios d expresso Essa abordagem é bastante geral ¢ pode ser sempre se- Buida, embora vamos ver mais tarde que existem outras técnicas melhores € mais eficientes que podem ser empre- gadas. Por enquanto, esse método direto de implementar Gircuitos lgicos deve ser utilizado para diminuir o ndmero de coisas novas que devem ser aprendidas saida pode ser definida pela expressio ) EXEMPLO 3-7 Desenhe o circuito que implementa a expresso x= AB+ Bc. Solugao Esta expressio indica que os termos AB e BC sto entra das de uma porta OR, ¢ cada um destes termos pode ser gerado por uma porta AND. O resultado & mostrado na Fig, 3-18. 22 acaaaacaaaaaeal AB 8c co—____| Questies de Revisio 1. Desenhe o circuito que implementa a expresso a = ABQAFD), usando portas logicas com no méximo trés entradas. 2. Desenhe o circuito para a expressio y ABC C+ BC + 3. Desenhe o circuito para x= D+ (A BQ: £. 3-9 PORTAS NOR E PORTAS NAND Existem dois outros tipos de portas logicas, portas NOR © portas NAND, que sto amplamente utilizadas em cir- cuitos digitais. Estas portas, na verdade, combinam as operagdes bisicas AND, OR e NOT, Este fato faz com que seja relativamente simples descrever o seu funcio: namento utilizando as operagdes booleanas aprendidas anteriormente Porta NOR simbolo para uma porta NOR de duas entradas pode ser visto na Fig. 3-19(a). Este simbolo é igual ao simbolo de uma porta OR, exceto pelo pequeno circulo que possui em su saida, Este pequeno circulo representa a operacio de in- versio. Entio, podemos dizer que uma porta NOR opera do mesmo modo que uma porta OR seguida de um INVER- SOR, de modo que os circuitos mostrados na Fig. 3-1%a) (b) sto equivalentes e a expressio booleana para a said de uma porta NOR 6 dada por x= A+B A tabela-verdade, que pode ig. 3-196), mostra que a saida de uma porta NOR é exatamente o in’ verso da saitkt para uma porta OR, para todas as condicd de entrada, Enquanto a s nivel ALTO sempre que qualquer uma das en ALTO, a porta NOR vai para nivel BAIXO sempre que qua ida de uma porta OR vai para 0 radas esti em I: quer uma das entradas esta em ALTO. Este mesmo ricioc rio pode ser estendido para portas NOR com mais de duas entradas, X= ABs BC Fig. 3-18 Exemplo 37Fig. 3-19 (a) Simbolo para porta NOR; (b) circuito equivalente; (©) tabela-verdade, EXEMPLO 3-8 Determine a forma de onda da sada de uma porta NOR para as formas de onda mostradas na Fig, 3-20. A ° ‘ 1 i ' 1 . i I ° i i ioe fea 1 ° A x=AeB 8 3-20 Exemplo 38, Existem diversas maneiras de determinar a forma de onda da saida de uma porta NOR, A primeira é encontrar a forma de onda da saida de uma porta OR e depois inverté-la, isto 6, trocar todos os 1s por 0s e vice-versa. Uma outra utiliza 0 fato de que a sada de uma porta NOR estard em ALTO ape- Portas Logicas e Algebra Booleana At nas quando todas as entraclas estiverem em BAIXO. Entao voce pode examinar as formas de onda das entradas e en- contrar of intervalos de tempo em que todas as entradas esto em BAIXO e fazer com que a saida esteja em ALTO, estes intervalos, A saida ca porta NOR estard em BAIXO, para todos os outros intervalos de tempo. A forma de onda esultante para a saida € mostrada na figura. EXEMPLO 3-9 Determine a expressio booleana para uma porta NOR de trés entradas seguida de um INVERSOR, 3 7 sere» AxB+C=AsB+C Fig. 3-21 Exemplo 39, oom Solugao Observe a Fig. 3-21, onde o diagrama do circuito pode ser visto. A expresso para a saida da porta NOR € dada por (A¥ BC). Esta saida esti conectada 1 INVERSOR para produzir: entrada de um xe G A presenca de dois sinais de inversio indica que a expres S20 (4 + B+ O fot invertida e depois invertida mais uma vez, Deve estar claro que 0 resultado destas operacoes sim- plesmente no altera a expressio original (4 + B+ ©). Isto x=GTBTO=At BIG Sempre que duas barras de inversio estiverem sobre uma mesma varidvel ou expressio, elas se cancelam, no. exemplo anterior. Entretanto, em casos como A+B as barras de inversto nao se cancelam, Isto acomtece porque as barras de inversio menores invertem as varidveis sim- ples 4 B, respectivamente, enquanto as barras mais largas invertem toda a expressio (A+B). Entio 74+ B + A+ B. De modo semelhante, A+B # AB. Porta NAND O simbolo para uma porta NAND de duas entradas pode ser visto na Fig, 3-22(a), Este simbolo € igual ao simbolo da porta AND, exceto pelo pequeno circulo em sua saida, Uma ver mais, este pequeno circulo representa uma operagio de inversto, Entao, podemos dizer que uma porta NAND_ funciona como uma porta AND seguida de um INVERSOR, fe que portanto os circuitos das Fig. 3-22(a) e (b) s40 equi valentes e que a expressio booleana para a saida de uma porta NAND & x= 3B.42 Sistemas Digitais Principios e Aplicacdes oS i a ae og a A AB AB 0) A tabela-verdade vista na Fig. 3-22(c) mostra que a saida de uma porta NAND 6 exatamente 0 inverso da saida de ‘uma porta AND para todas as condigdes possiveis de entra da. A saida de uma porta AND vai para ALTO quando todas as entradas esto em ALTO, enquanto a saida de uma porta NAND vai para BAIXO somente quando todas as entrackts tio em ALTO. Portas NAND com muis de duas entradas também apresentam essa mesma caracterist EXEMPLO 3-10 Determine a forma de onda da saida de uma porta NAND, cujas formas de onda das entradas esto mostradas na Fig. 3.23, Fig. 3-22 ireuito equivalente; (¢) tabe ) Simbolo para porta NAND; (b) erdade sstio em ALTO e fazer com que a saida esteja em BAIXO nesses intervalos. A saida estard em ALTO em todos os outros intervalos, EXEMPLO. Imple: AB“TCFD) usando apenas portas NAND e NOR. ente um circuito légico cuja expresso € x c wo ° 3 a a o : m 24 Exemplos $11 © 3-12. Solucao acy x= AB se Fig. 3-23 Exemplo 3-10, Solucdo ‘A forma de onda da saida pode ser determinada de vérias maneiras. Uma delas é desenbar a forma de onda da sat da para 0 caso de uma porta AND ¢ depois inverter 0 re- sultado. Uma outra utiliza o fato de que a saida da porta NAND estar. em BAIXO apenas quando todas as entra- das estiverem em ALTO. Entio, voce pode encontrar os intervalos de tempo durante os quais todas as entradas O temo (ZF) é a expresso para a saida ce uma porta NOR. Este termo, em conjunto com Ae B, é utilizado como entrada de uma operago AND cujo resultado final é inver- tido, Isto, obviamente, resulta em uma operaga0 NAND. Assim. 0 circuito implementado € aquele que pode ser vis- to na Fig. 3-24. Observe que a porta NAND primeiro realiza uma operacio AND sobre os termos 4, Be (C+D) e de. pois inverte o resultado inteivo EXEMPLO 3-12 Determine o nivel l6gico da saida na Fig. 3-24 quando A= B=C=1eD=0, Solugao Podems solucionar este problema de dois modos: no pri- meiro modo usamos a expressdo booleana para 2:No segundo método, escrevemos os niveis I6gicos de « trada no diagrama do circuito (mostrados entre parénteses, na Fig, 3-24) ¢ a partir desses niveis achamos os niveis logi- cos da sada de cada porta até encontrarmos o resultado final A porta NOR possui como entradas 0 ¢ 1, 0 que faz a saa ser igual « 0 (em uma porta OR a saida seria 1). A porta NAND entio tem como entradas os niveis lgicos 0, 1 e 1, ‘© que faz com que a saida seja igual a1 (em uma porta AND a saida seria igual a 0). Questées de Revisio 1. Qual €0 tinico conjunto de condigdes de entrada que Vai gerar um nivel ALTO na sida de uma porta NOR de és entradas? 2. Determine o nivel da saida do circuito da Fig 3-24 para o caso em que A= B= 1eC=D 3. Troque a porta NOR da Fig. 3-24 por uma porta NAND € troque tamhém a porta NAND por uma porta NOR, Qual € dio boolean para 2° 3-10 Vimos como a algebra booleana pode ser usida para nos ajudar a analisar um circuito légico e expressar stia operi- ‘clo matematicamente, Continuaremos nosso estudo da al- gebra booleana investigando seus varios teoremas (regras), Chamados teoremas booleanos, que podem nos ajudar simplificar expresses e circuitos logicos. O primeiro grupo de teoremas é mostrado na Fig. 3-25. Em cada um deles, «° uma varkivel logica que pode ser igual a 0 ou 1. Cada teorema esti acompanhado por um cifcuito légico que de- ‘monstra sua validade. © teorema (1) mostra que o resultado de uma operacio AND que tem como entradas uma varidvel qualquer 2°¢ 0 deve ser igual a 0. Isto € ficil de lembrar porque a opera- Ao AND € como multiplicaglo ordinaria, onde sabemos que © resultado de multiplicar qualquer coisa por 0 € 0, Sabemos também que a saida de uma porta AND sera 0 sempre que qualquer uma das entradas for 0, independen- temente do nivel logico da outra entrada. © teorema (2) € também Sbvio, se fizermos mais uma vez a comparagio da multiplicagao ordinaria com a opera ho AND. ‘© teorema (3) pode ser provado verificando o resultado para cada valor possivel de entrada, Se = 0, entao00= O;se x= 1, entio 1-1 = I, Ponanto, x- x= x (0 teorema (4) pode ser provade do mesmo modo, En- {retanto, podemos raciocinar que em qualquer instante ou sou seu inverso ¥ deve ser igual a 0 €, eno, uma oper (Ao AND de com seu inverso serd sempre igual a 0. (O teorema (5) € direto, uma vez que 0 adicionadoa qual- quer valor nao altera esse valor, seja na adig2o ordinaria ou na operacao OR EOREMAS DA ALGEBRA BOOLEANA Portas Légicas ¢ Algebra Booleana 43 — = = — <8 : | LL . : Fig. 3.25 Teoremas de uma variivel © teorema (6) afirma que © resultado de uma oper OR que possui como entradas uma varidvel qualquer x°¢ 1 serd sempre igual a 1. Podemos fazer a verificagao deste eorema para os dois valores possiveis de x 0+ 1= Le 1 + 1 = 1. De modo equivalente, podemos lembrar que a saida de uma porta OR de duas entradas sera igual a 1 quan- do qualquer uma das entradas for igual a 1, nao imporan- do 0 valor da outra entrada © teorema (7) pode ser verificado para ambos os valo- resdew0+0=0e1+1=1 © teorema (8) pode ser provado de modo similar, ou podlemos raciocinar que em qualquer instante «ou seu in- verso Testari em nivel l6gico 1, ento sempre teremos a operagio OR de 0 € 1, cujo sesuliado sera sempre 1 ‘Antes de introduzirmos mais teoremas, devemos enfai- zat que quando os teoremas de (1) a (8) sio aplicados, variivel x pode, na verdade, representar uma expresso que contenha mais de uma varkivel, Por exemplo, se tivermos a expressio 4B (4B ), pocemos aplicar 0 teorema (4) se f- AB. Entao podemos dizer que ABC AB) = 0 Este mesmo racioeinio pode ser aplicado para 0 uso de qualquer um destes teoremas,44 Sistemas Digitais Principios ¢ Aplicagdes ‘Teoremas com Mais de Uma Variavel (Os teoremas apresentaclos a seguir envolvem o uso de mais de uma variavel: o xtypayte 0) yey QD xtQ+D=4 pe za xt te 2) a2) = Gz (Ba at ay+ 3b) e+ WO + D = uy + yt wz t xz ao xtay=a G5) xt Ryaxty Os teoremas (9) € (10) so conhecidos como leis da comutatividade. Estas leis determinam que a ordem na qual realizamos as operagdes AND e OR nao € importante. O resultado é 0 mesmo. Os teoremas (11) € (12) sa conhecidos como leis da octatividadl, elas afirmam que podemos ageupar as va~ veis de expresses do tipo AND ou OR do modo que de- sejasmos, Oteoren fei da distributividade, que afirma que uma expressio pode ser expandickt multiplicando-se termo a termo, do mesmo modo que é feito na Algebra comum. Este teorema também afirma que podemos fatorar uma expresso. mos a soma de dois (ou mais) ter- mos, cada um contendo uma variavel comum, podemos fatorar essa varkivel como fazemos na dlgebra comum. Por exemplo, na express variavel B: ABC+ ABC, podemos fatorara ABC + ABC = Blac + AZ) Como um outro exemplo, considere a expressio ABC + ABD. Neste caso, estes dois termos tém as varidveis Ae B em comum, € portanto 4 + B pode ser fatorado, como ve- mos a seguir. ABC + ABD = AB(C + D) 0s teoremas (9) a (13) sio faceis de lembrar porque sto, idénticos aqueles utilizados na algebra comum. Os teorem G4) e (15), por outro lado, nao possuiem correspondentes ra Algebra comum. Cada um deles pode ser demonstrado substituindo xe y'na expressio por todos os diferentes casos possiveis, conforme demonstrado para_o teorema (14): Caso 1. Para x= 0, Y= 01 xtayex 0+0-0=0 o=0 Caso 2. Pasa x+ xy oto-d o+0=0 o=0 Caso 3. Para x xtayex 1+1-0=1 1+0=1 1=4 Caso 4, Para x= 1, xt yan 14.-1=1 1+1=1 1=1 © teorema (14) também pode ser demonstrado através de fatoragao e do uso dos teoremas (6) © (2). xtaxy= xt 9 = x + | {usando 0 tworema (6)] x [usando 0 teorema 2)) Todos esses teoremas da Algebra booleana podem ser ‘iteis na simplificagdo de uma expresso lOgica, isto €, na redugio do niimero de termos da expresso. Quando isto & feito, a expressio simplifcada di origem a um circuito que E menos complexo do que aquele que a expressio original produziria. Uma boa parte do proximo capitulo sera decli- aca 20 processo de simplificagio de circuitos. Por enquaanto, ‘os exemplos seguintes Servem para ilustrar como os teore- mas booleanos podem ser aplicados. EXEMPLO 3-13 Simplifique a expressio y = ABD + ABD. Solugao Fatore as varidveis comuns AB utilizando o teorema (13) y= AB(D + D) Pelo teorema ($), 0 termo entre parénteses € igual a 1 e portanto, y= ABs Sesto sr usando teoreum Q) ietieetien EXEMPLO 3 14 Simplifique z= (A + BA + B), Solucdo A expressiio pode ser expandida multiplicando-se os ter mos {teorema (13)} z=A-At+A- Bt B-AtB-B Pelo teorema (4), A - A= 0. Além disso, B- B= Bteore- ma (3)] O+F-B+B-AtB Fatorando a varidvel B [teorema (139), temos + ABY B BA AtD Finalmente, utilizando os teoremas (2) e (6), z=BEXEMPLO 3-15 Simplifique x = ACD + ABCD. Solucao Fatorando as varidveis comuns CD, temos x = CD(A + AB) Utilizando o teorema (15), podemos substituir A + AB por A+ B,eentio x= CDA + B ACD + BCD | Questoes de Revisio 1. Use 08 teoremas (13) e (14) para simplificar y + ABC 2. Use os teoremas (13) ¢ (8) para simplificar y ABCD + ABCD. 3-11 TEOREMAS DE DEMORGAN Dois dos mais importantes teoremas da algebra booleana o atribuidos a um grande matematico chamacdo DeMorgan. Os teoremas de DeMorgan sio exiremamente tteis para simplificar expressGes nas quais 0 produto (AND) ow a soma (OR) das variaveis é invertido, Os dois teoremas 0: a6 an O teorema (16) diz que quando uma soma OR esti inver- ‘ida, esta é igual ao produto AND das variaveis invertidas. O teorema (17) diz que quando um produto AND de duas vati Aveis esti invertido, este € igual a uma soma OR das vari invemtidas. Cada um dos teoremas de DeMorgan pode ser pron- tamente demonstrado verificando-o para todas as combina- bes possivels de valores para ae y. Esta demonstracio € deixada para ser feita como exercicio ao final do capitulo. Apesar de esses teoremas terem sido enunciados em termos de variaveis simples xe 3, eles s20 igualmente ilidos para situagdes nas quais x¢/ou y's expressoes que contenham mais de uma variavel. Por exemplo, a 0 (AB+C) pode aplicagao destes teoremas na expres: ser vista a seguir: GBT = GB. Note que aqui tratamos AB como xe Ccomo y. O re- sultado pode depois ser simplificado ja que temos uum pro- duto AB que é investido, Usando 0 teorema (17), expres sito se torna AB Observe que podemos substtuir Z por B, e entao finalmente + B-C=AC + BT Portas Légicas ¢ Algebra Booleana 45 Este resultado final possui sinais de inversdo apenas em variaveis simples. EXEMPLO Simplifique a expressio tra que contenha apenas variaveis simples invertidas. Solucao Utilizando 0 teorema (17), podemos reescrever a expres- so anterior como z-At+ + BD) Podemos pensar nesse procedimento como partir 0 si nal de invetsio a0 meio, e trocar sinais AND () por sinais OR (+), Agora o termo (A+ C) pode ser simplificado apli- cando-se 0 teorema (16). Do mesmo modo, (B+D) pode set simplifieado como se segue: + GED) G-t)+8-D Nesta simplificagao, partimos o sinal de inversto 20 meio € rocamos 0s sinais (+) por (-). A seguir, cancelamos as in- versoes duplas e temos finalmente AC + BD (© Exemplo 3-16 mostra que, quando se utiizam os teore- mas de DeMorgan para simplificar uma expressdo, 0 que fazemos € pant o sinal de inversio em qualquer ponto na lexpressao e entio mudar 0 sinal do operador que estiver neste ponto Cr € trocado por - € vice-versa). Este procedimento pode ser continuado até que a expressio seja reduzida a uma outa na qual apenas variivels simples encontram-se inverti- das. Outros dois exemplos podem ser vistos 2 seguir: Exemplo 1 Exemplo 2 17 BCy (D+ FY (AV BC) + DF EP) (AB) + D-F) ~(4- (B+ O14 D-E + Fi AB + AC + DE + DF Os teoremas de DeMorgan podem ser facilmente esten- didos para mais do que duas variaveis. Por exemplo, pode- se provar que! =Rt5 Aqui podemos ver que o grande sinal de inversto foi parti- do em dots pontos e, nesses pontos, 0 sinal do operador foi trocado por seu oposto, Esse raciocinio pode ser estendido para um niimero qualquer de variaveis, Mais uma vez, ob, serve que as variiveis podem ser expressdes em lugar de varidveis simples, Veja um outro exemple: AB +7 = AB+ CD+ EF46 Sistemas Digitals Principlos e Aplicagies ig. 3-26 (a) Circuitos equivalentes obtidos pela aplicacio Implicagdes dos Teoremas de DeMorgan Vamos examinar 0s teoremas (16) e (17) do ponto de vista de circuitos l6gicos. Primeiso considere 0 teorema (16) O lado esquerdo da equagio pode ser visto como a saida de uma porta NOR cujas entradas sao we y, O lado direito, dda equagao, por outro lado, pode ser visto como a saida de uma porta AND cujas entradas so as variiveis xe y’inver- lidas. Estas duas sepresentagdes stio equivalentes e esto ilustradas na Fig, 3-26(a), Isto significa que uma porta AND ‘com inversores em cada uma de suas entradas € equivallen- te a uma porta NOR. Na verdade, ambas as representacdes s para representar a funcdo NOR. Quando a porta n entradas invertidas € usada para representar & funcdo NOR, esta € geralmente desenhada como mostrada na Fig. 3-26(b), onde os pequenos circulos nas entradas representam a operagao de inversao, Agora considere 0 teorema (17): Noy <3 © lado esquerdo da equacao pode ser implementado atra vés de uma porta NAND com entradas are 3 O lado diteito, pode ser implementado por uma porta OR que tenha como entradas :v¢ yinvertidas. Estas duas representagdes equiva lentes sito mostradas na Fig.3-27(a), Uma porta OR com in- la uma de suas entracas ¢ equivalente a uma ©) Fig. 3-27 (a) Citcuitos equivalentes obsidos pela aplicagion do teorema (16); (b) simbolo alternative para a functo NOR. porta NAND. Na verdade, ambas as representagdes sito usa- das para representar a fungllo NAND. Quando a porta OR com entradas invertidas é usada para representar a funcio AND, esta é freqientemente desenhada como mostra a Fig, 3-27(b), onde os citculos mais uma vez representam inver- EXEMPLO 3-17 Determine expressio logica para a saida do circuito da Fig. 3-28 e simplifique-a usando os teoremas de DeMorgan, A 8 “BeC=A+B+e +Bso Fig. 3-28 Exemplo 317, Solucao A expressiio para z é z = ABC. Aplique 0 teorema de DeMorgan para partir o sinal de inversao como & mostrado a seguir =I +e do teorema (17), (b) simbolo alternative para a fungie NAND.Cancele a dupla inversio sobre C para obter z=A+B+¢ Portas Liglcas ¢ Algebra Booleana 47 figuracto, a porta NAND simplesmente age como um sim- ples INVERSOR, uma vez que sua siida x= AeA Na Fig. 3-29€b) temos dus portas NAND conectadas de tal modo que a operacao AND scj realizada. A porta NAND niémero 2'€ vsada como um INVERSOR para que 4 expres- Questées de Revisio 1. Use o teorema de DeMorgan pata converter a expres- so z= (A+B)-C para uma outra que possua ape- nas inversGes em varidveis simples. 2. Repita a questio 1 para a expressio y= RST+O. 3. Implemente um circuit cuja expresso para a sada € | z= ABCusando apenas uma porta NOR e um IN- | VERSOR. | 4. Use os teoremas de DeMorgan para converter y D para uma outra expressio que contenha inverses em variaveis simples, ‘apen: 3-12 UNIVERSALIDADE DAS PORTAS NAND E NOR ‘Todas as expressdes booleanas consistem em varias con binagdes das operagdes bxisicas OR, AND € NOT. Assim, qualquer expressio pode ser implementada usando com- binagdes das portas AND, OR e INVERSORes. E possivel, entretanto, implementar qualquer expressao logica usando~ se apenas portas NAND. Isto acontece porque portas NAND, em combinagoes apropriadas, podem ser usadas para re- presentar cada uma das operagdes logicas OR, AND e NOT, Isto pode ser visto na Fig, 3-29. Em. primeiro lugar, na Fig. 3-29(@), temos uma porta NAND de das entradas onde estas se encontram propos tadamente conectadas a uma mesma varkivel A, Nessa con- slo AB seja transformada em AB = AB, que é a funcio AND desejada A operacio OR pode ser implementada usando portas NAND como est mostrado na Fig. 3-290). Neste caso, as portas NAND ntimero 1 € 2 sio usadas como INVERSORes para inverter as entradas, cle modo que o resultado final seja x= 4-B, que pode ser simplificado para x= A+ Batra: vés do teorema de DeMorgan. De modo similar, pode ser mostrado que portas NOR podem ser combinadas para implementar qualquer uma das operagdes booleanas, Isto ¢ ihistrado na Fig. 3-30. item, (2) mostra que uma porta NOR com as entradas conectadas juntas comporta-se como um INVERSOR, uma vez que sta saida €x= AFA Na Fig. 3-30(b), duas portas NOR sto combinadas de modo a implementar a operacio OR. A porta NOR nme- 10 2 6 usacla como um INVERSOR para modificar a expres sio AFB em A+B = A+ B. que é a operacdo OR dese- jada A.openigio AND pode ser implementada com portas NOR como pode ser visto na Fig, 3-30(0). Neste caso, as portas NOR 1 e 2 so usadas como INVERSORes para inverter as , de modo que a said 2 sea ig a+ que pode ser simplificado para x= A+ B, pelo uso do teorema de DeMorgan. Uma vez que qualquer uma das operagdes booleanas pode ser implementada usando apenas portas NAND, qualquer Circuito légico pode ser construido usando apenas portas NAND. O mesmo ¢ valido para portas NOR. Essa caracteris- tica cas portas NAND ¢ NOR pode ser bastante titi no proje- (0 de eircutos logicos, como mostra 0 exemplo a seguir entrada — RheR a a4 o INVERSOR A AB x= AB aris : 2 > 8 eee wo AND TH py 1 xeABeA+B a a lL s—pf 8 8 2 (o) ‘OR Fig 3-29 Portas NAND poclem ser usadas pars implementar qualquer fungo booleana,48 Sistemas Digitals Principios Aplicagies A ©) EXEMPLO 3-18 Em um determinado processo de fabricacao, uma esteira de uansporte deve ser desligada sempre que determinadas condigées ocorrerem. Estas condiqe’s sto monitoradas € sto representadas pelo estado de quatro sinais logicos como se segue: 0 sinal A deve estar em nivel ALTO sempre que a cesieira de transporte estiver muito rida o sinal Bdeve estar ‘em nivel ALTO sempre que o recipiente localizado no final dda esteira estiver cheio; 0 sinal Cdeve estar em nivel ALTO sempre que a tensio na esteira estiver muito alta; 0 sinal D deve estar em nivel ALTO sempre que 0 comando manual estiver desabilitado, ‘Um circuito logico € necessirio para gerar um sinal que deve estar em ALTO sempre que as condicdes A € Bexi rem simultaneamente, ou sempre que as condigoes Ce D. existrem simultaneamente. Obviamente, a expressio l6g a para xdeve ser igual a.x= AB + CD.O circuito deve ser implementado com um niimero minimo de Cls. Os circui- tos integrados TTL mostrados na Fig, 3-31 estio disponiveis. Cada CI é qucidruplo, o que significa que ele contém qua- ‘ro portas idénticas em um chip. Solugao © método mais direto para se implementar a expresso dada usa duas potas AND e uma porta OR, como pode ser visto na Fig. 3-32(a). Esta implementacao utiliza duas portas do CI 741308 © uma tinica porta do CI 741832. Os rntimeros entre parénteses, em cada entrada e saida, s20 ‘0 ntimeros dos pinos dos respectivos Cis. Estes nimeros io sempre mostrados em qualquer diagrama de circuito logico. Para os nossos propésitos, a maioria dos diagra- mas l6gicos no mostrar o ntimero dos pinos, a nao ser que eles sejam necessirios para descrever a operagao do circuito. Tt = => aa >o INVERSOR => * 8 on ae con ano . 3-30 Portas NOR podem ser usadas para implementar qualquer funco booleana, Uma outra implementagio pode ser obtida a partir do circuito da Fig. 3-32(a), se trocarmos cada uma das portas AND e OR pelas Suas implementagdes com portas NAND equivalents. O resultado desta operagio & mostrado na Fig, 3-32(b), A primeira vista, esse novo circuito parece necessitar de sete portas NAND. Entretanto, as portas NAND de rntimero 3 e 5. estio conectadas como INVERSORES em série e podem ser eliminadas do circuito, uma vez que realizam uma dupla inversio da saida da porta NAND niimero 1, Do mesmo modo, as portas NAND 4 6 tam- bém podem ser eliminadas. O circuito final, apés a elimi- ago dos INVERSORes duplos, esti desenhado na Fig, 3-320) Esse circuito é mais eficiente do que o da Fig, 3-32(a) porque utiliza trés portas NAND de duas entradas que po- dem ser implementadas por um Cl, 0 74LS00. ‘Questées de Revisiio 1. Quantas maneiras diferentes temos agora para im- plementar a operagio de inversio em um citcuito logico? 2. Implemente a expressio x= (A + BXC+ D) usando portas AND ¢ OR. Agora implemente esta expresso utilizando apenas portas NOR. Para isso, converta cada porta AND e OR que seja necessiria pela sua imple~ mentacao em portas NOR, como visto na Fi ‘Qual circuito € mais eficiente? 3. Escreva a expressio para a saida do circuito da Fig, 3- 32(0) € use teorema de DeMorgan para mostrar que esta € equivalente & expressio dada para 0 circuito da Fig, 3320). 3-30.Portas Ligicas ¢ Algebra Booleana 49 nef sa] fe] Foal [eo] fo) e Vee a — = cc no Ce a Pee ee TRAPP Veo cc a zatsoe cS — no fae a se Es ea] as | oe J rasea 1 1 no Tee Ei en Fig, 3.31 Cs disponiveis para 0 Exemplo 3-18,50 Sistemas Digital Principios e Aplieagdes oy Ta908 — © @ @ (2) AB + CD ay TaL808 coy © oe Ayo o_o ae 1 opt] « oe ® 7 po co 2 + pt] « — eee aN on | | Apes tminato cas (herbs oe 7a.so0 im A (3) a ee (9) -74tS00 © (c) (10) * be (a 744800 — © 5 pe Fig. 3.32 Implementacdes possiveis para 0 Exemplo 5-18. 3-13 REPRESENTAGOES ALTERNATIVAS DAS PORTAS LOGICA’ Introduzimos as cinco portas légicas baisicas (AND, OR, NOT, NAND € NOR) e os simbolos padronizados usados para Fepresenta-las em diagramas de circuitos légicos. Embora vocé possi encontrar alguns diagramas de circuitos que ainda utilizam exclusivamente estes simbolos, & cada vez mais comum encontrarmos diagramas de citcuitos que uti lizam simbotos logicos alternativos em conjunto corti os simbolos padronizados, Antes de discutirmos as razoes para utilizar um simbo. lo alternativo para uma porta lgica, apresentaremos os sim- bolos alternativos para cada porta Iégica © mostraremos que eles sio equivalentes aos simbolos padronizados, Observe a Fig. 3-33. O lado esquerdo da figura mostra 0 simbolo padronizadlo para cada porta logica, e o lado di reilo mostra os simbolos altemativos. O simbolo altern: vo para cada porta é obtido a partir do simbolo original Fazendo-se o seguinte: 1. Inverta cada entrada e sida do simbolo padronizado. Isto ito adicionando bolhas (pequenos circulos) em en- tradas e safdas que nto possuem bolhas e removendo- as de onde elas ja existem, 2. Troque © simbolo da operago AND pelo simbolo da operacio OR ou troque de OR para AND (no caso ¢: pecial do INVERSOR, o simbolo da operacao nao € tro cade). Por exemplo, o simbolo padronizado NAND € 0 sim- bolo AND com uma bolha em sua saida, Seguindo os pas- sos descritos anteriormente, temos que remover a bolha da saida e adicionar uma bolha para cada entrada, Feito isto, podemos trocar 0 simbolo AND pelo simbolo OR. tesultado sera um simbolo OR com boll entradas.