Universitas Gadjah Mada

Fakultas Teknik Jurusan Teknik Fisika

Program Studi Teknik Nuklir

Laboratorium Sistem Sensor dan Telekontrol

Laporan Praktikum

Rangkaian Sekuensial: Flip Flop dan Latch

Ditulis oleh:

Hanna Yasmine

13/34217/TK/40828

Asisten Praktikum

M. Ikhsan Restiadi

12/333577/TK/39575

Yogyakarta

November

2014
NAND Latch

Tabel Hasil Simulasi

Masukan Keluaran
Step NAND-Latch
S R
Q1 Q2
1 0 0 1 1
2 0 1 1 0
3 1 1 1 0
4 1 0 0 1
5 0 0 1 1
6 1 1 0 1
7 0 1 1 0
8 0 0 1 1
9 1 0 0 1
10 1 1 0 1
NOR Latch

Tabel Hasil Simulasi

Masukan Keluaran
Step NOR-Latch
S R
Q1 Q2
1 0 0 Kondisi Tak Tentu Kondisi Tak Tentu
2 0 1 1 0
3 1 1 0 0
4 1 0 0 1
5 0 0 0 1
6 1 1 0 0
7 0 1 1 0
8 0 0 1 0
9 1 0 0 1
10 1 1 0 0
SRFF dengan Clock

Tabel Hasil Simulasi

Masukan Keluaran
No
Clock S R Q1 Q2
1 0 0 0 Kondisi Tak Tentu Kondisi Tak Tentu
2 1 0 1 0 1
3 0 1 1 0 1
4 1 1 1 1 1
5 0 1 0 Kondisi Tak Tentu Kondisi Tak Tentu
6 1 1 0 1 0
7 0 0 0 1 0
8 1 0 0 1 0
9 1 1 0 1 0
10 1 1 1 1 1
DFF dengan Clock

Tabel Hasil Simulasi

Masukan Keluaran
No
Set Reset Clock Data
1 0 1 0 1 1 0
2 0 1 1 0 1 0
3 0 1 0 1 1 0
4 1 0 0 0 0 1
5 1 0 0 0 0 1
6 1 0 0 1 0 1
7 0 0 0 1 0 1
8 0 0 1 0 0 1
9 0 0 1 1 0 1
10 1 1 0 0 0 1
11 1 1 1 0 0 1
12 1 1 1 1 0 1
13 1 1 0 1 0 1
14 1 1 0 1 0 1
15 1 1 0 0 0 1
 16 1 1 1 0 0 1

JKFF dengan Clock

Tabel Hasil Simulasi

Masukan Keluaran
No
Reset Clock J K
1 0 0 0 0 0 1
2 0 1 0 1 0 1
3 0 0 1 0 0 1
4 0 0 1 1 0 1
5 1 0 1 0 0 1
6 1 1 1 0 0 1
7 1 1 0 1 0 1
8 1 0 1 0 0 1
9 1 0 1 1 0 1
10 0 1 1 1 0 1
11 1 0 1 1 0 1
 12 1 1 1 1 0 1

Jawaban Kuis
1. Rangkaian flip flop adalah rangkaian utama dalam logika sekuensial (rangkaian yang keluarannya
tidak saja bergantung pada masukan saat itu saja tetapi juga bergantung pada keadaan keluaran
sebelumnya) yang mempunyai fungsi pengingat (memori); artinya rangkaian ini mampu
melakukan proses penyimpanan data sesuai dengan kombinasi masukan yang diberikan
kepadanya. Data yang tersimpan dapat dikeluarkan sesuai dengan kombinasi masukan yang
diberikan. Rangkaian flip-flop dapat menyimpan state biner (sepanjang masih terdapat power
pada rangkaian) sampai terjadi perubahan pada sinyal masukannya.
2. Kejadian tak tentu dan kondisi terlarang dalam rangkaian flip flop terjadi ketika:
a. Masukan masukan pada Set dan Reset bernilai sama (baik 0 maupun 1) karena akan
mengakibatkan keluaran dan sama; mengingat bahwa hasil dari dan selalu
berkebalikan pada rangkaian RSFF.
b. Perubahan clock dan masukan yang serempak. Misalkan ketika nilai S, R, dan clock
sama-sama berubah menjadi 1; ketika S, R bernilai 0 dan clock bertepi turun; ketika S, R
bernilai 0 dan clock tidak aktif (0).
3. Saran untuk praktikum ini adalah, diharapkan ada perbaikan kualitas pada alat dan bahan
praktikum yang akan digunakan. Baik itu LED, IC, project board, atau bahkan catu daya yang
seringkali membuat hasil praktikum tidak sesuai dengan hasil simulasi dan tabel kebenaran.
4. Aplikasi flip-flop dalam industri:
a. Penggunaan Flip-flop pada Register
i. Register Geser Serial In Serial Out (SISO)

Dasar register geser 4-bit dapat dirangkai dengan menggunakan empat D flip-
flop, seperti yang diperlihatkan di bawah. Pengoperasian rangkaian terlihat
seperti yang dijelaskan berikut. Pertama-tama register di-clear, memaksa
keempat keluaran bernilai nol. Masukan data kemudian diterapkan secara
sekuensial dengan D masukan dari flip-flop yang pertama di kiri (FF0). Selama
pulsa clock, satu bit ditransmisikan dari kiri ke kanan. Menerima suatu kata data
menjadi 1001. Least Significant Bit (LSB) data telah digeser lewat register dari
FF0 ke FF3.
 b. Register Geser Serial In Paralel Out (SIPO)

Dari jenis register ini, bit-bit data dimasukkan secara serial sama seperti yang
SISO. Perbadaannya adalah cara dimana bit-bit data dipindahkan dari register.
Sekali data disimpan, setiap bit muncul pada masing-masing beris keluarannya,
dan semua bit-bit mampu secara simultan.

c. Register Geser Parallel In Serial Out (PISO)

Suatu register geser PISO diperlihatkan di bawah. Rangkaian ini menggunakan D

flip-flop dan gerbang NAND untuk memasukkan data (dengan kata lain meulis)
pada register. D0, D1, D2 dan D3 adalah parallel masukan, dimana d0 adalah
Most Significant Bit (MSB) dan D3 adalah Least Significant Bit (LSB). Untuk
menulis data masuk, baris pengontrolan mode diambil pada rendah dan data di-
clock masuk. Data dapat digeser pada baris control mode tinggi bersamaan
SHIFT aktif tinggi.

5. Nama lengkap Beliau adalah Sunarno.

Pembahasan
Pada rangkaian NAND-latch dan NOR-latch, rangkaian flip-flop akan berubah keluarannya ketika nilai
dari reset diubah. Oleh karena itu, perubahan keluaran baru terjadi setelah nilai masukan dari reset
diubah. Dapat dilihat juga bahwa terjadi kondisi tak tentu dan terlarang pada rangkaian NOR-latch,
yang disebabkan oleh perubahan masukan R dan S yang bernilai sama yang mengakibatkan nilai
keluaran dari Q dan Q yang seharusnya sama tidak terjadi (karena pada dasarnya tidak boleh) yang
ditandai dengan LED Q1 dan Q2 berkedip dengan cepat pada simulasi. Pada RSFF, kondisi tak tentu
dan terlarang terjadi ketika perubahan clock dan masukan dilakukan secara serempak.

Pada rangkaian DFF dan JKFF, keduanya merupakan penyempurnaan dari rangkaian flip-flop NAND-
latch, NOR-latch, dan RSFF sehingga pada kedua rangkaian ini kondisi tak tentu dan terlarang tidak
akan dijumpai. Keluaran DFF sama dengan masukan yang diberikan, sedangkan JKFF merupakan
penyempurnaan dari RSFF untuk mengatasi masalah osilasi (dan tentunya juga pada kondisi
terlarang).