1

Amplicadores Multietapa
R. Carrillo, J.I. Huircan

Abstract Los amplicadores multieetapa son circuitos Vcc

electrnicos formados por varios transistores (BJT o FET), Vcc
que pueden ser acoplados en forma directa o mediante ca-
RC Vcc
pacitores. Las conguraciones clsicas son el par Darlington RC
R1
(alta impedancia de entrada e incremento de la gnancia de
corriente), el par diferencial (Relacin de rechazo en modo RB
comn elevada), el amplicador cascode (alta impedancia v Q1 Q2 Q1
i V Q2
BB
de salida). Todas estas etapas amplicadoras pueden ser vo
integradas y encapsuladas en un chip semiconductor lla- R2
RE RE RE RE
mado Circuito Integrado (CI). En el CI las polarizacin de 1 2 1 2
las etapas se hace usando fuentes de corriente, debido a la
mayor facilidad de construccin (a travs de transistores).
La combinacin de distintas tecnologas permitir mejorar
la prestacin de los sistemas diseados. (a) (b)

Index Terms Amplicadores, Multietapas, BiCmos

Fig. 2. Transistores acoplados directamente.

I. Introduction
Un amplicador se describe un circuito capaz de procesar
las seales de acuerdo a la naturaleza de su aplicacin. El
RC (IB2 + IC1 ) + VBE2 + IE2 RE2 = VCC (1)
amplicador sabr extraer la informacin de toda seal, de
tal manera que permita mantener o mejorar la prestacin IE2 = IB2 ( + 1) (2)
del sistema que genera la seal (sensor o transductor usado
As
para la aplicacin).
Se llama amplicador multietapa a los circuitos o sis- VCC VBE2 IC1 RC IC
temas que tienen mltiples transistores y adems pueden IB2 = = 2 (3)
( + 1) RE2
ser conectadas entre s para mejorar sus respuestas tanto
en ganancia, Zin , Zout o ancho de banda. La aplicaciones Dado que la malla de entrada ser
pueden ser tanto de cc como de ca. +1
VBB = IB1 RB + VBE1 + IC1 RE1 (4)
II. Tipos de acoplamiento
El acoplamiento establece la forma en la cual se conectan Entonces
las distintas etapas amplicadores, dependiendo de la nat- VBB
uraleza de la aplicacin y las caractersticas de respuesta IC1 = (5)
RB +1
que se desean. Existen distintos tipos de acoplamiento: + VBE1 + RE1
Acoplamiento directo, capacitivo y por transformador.
De esta forma se determinan VCEQ1 y VCEQ2 . Note que
al hacer anlisis en cc, los efectos de la polarizacin de una
Vcc etapa afectan a la otra.
Etapa Etapa Etapa Por otro lado, realizando el analisis en ca se tiene
v v
i 1 Acopl. 2 Acopl.
3 o

RL
vo = (1 + hf e ) ib2 RE2 (6)
(hf e ib1 + ib2 ) RC = ib2 hie + vo (7)
Fig. 1. Acoplamiento. vi = ib1 (hie + (1 + hf e ) RE1 ) (8)

De esta forma despejando ib2 de (7) y reemplazando en

(6)
A. Acoplamiento directo
Las etapas se conectan en forma directa, es permite una
hf e ib1 RC vo
amplicacin tanto de la componente de seal como de la vo = (1 + hf e ) RE2
componente continua del circuito. Se dice que los circuitos (hie + RC )
de cc se acoplan directamente. La Fig. 2 muestra una vo hf e RC RE2 (1 + hf e )
=
aplicacin de acoplamiento directo. vi (hie + RC ) 1 +
(1+hf e )
(hie +RC ) RE2 (hie + (1 + hf e ) RE1 )
En corriente continua se tiene
UFRO. DIE. Material preparado para la asignatura de Circuitos El efecto de los elementos de la primera y segunda etapa
Electrnicos I. Ver 3.5. estn presentes en la ganancia del sistema.
2

B. Acoplamiento capacitivo En ca alterna analizando cada etapa por separado se

El acoplamiento capacitivo o por condensador se usa tiene, para la etapa 1 se determina la ganancia de voltaje.
para interconectar distintas etapas, en las cuales slo se de- Planteando las ecuaciones en el circuito de la Fig. 5.
sea amplicar seal. La presencia del capacitor anula las
componentes de cc, permitiendo slo la amplicacin de h ie hfe i b
1
vo
seales en ca. Los amplicadores de ca usan acoplamiento 1
+ ib
capacitivo. Permite mayor libertad en el diseo, pues la v 1 RE RC
i
polarizacin de una etapa no afectar a la otra.

Etapa Etapa Etapa vo Fig. 5. Etapa emisor comun en ca.

v 1 2 3
i vo v v v
v i2 o2 i2 v
i1 1 o3
RL

vo1 = hf e ib1 RC
Fig. 3. Acoplamiento Capacitivo. ib1
vi =
hie + RE (1 + hf e )
Extendiendo el sistema de la Fig. 3 a n-etapas, con-
siderando la relacin de ganancia de cada una de llas se Luego se tiene que
tiene que la ganancia del sistema ser

vo von vo1 vi1 vo1 hf e R C

Av = = ::: (9) Av1 = =
vi vin vi1 vi vi hie + RE (1 + hf e )
= 2:415
Considere amplicador emisor comn (sin CE ), de dos
etapas de la Fig. 4, donde R1 = 3 [K ], R2 = 1 [K ], La cual ser la misma de la etapa 2, Av2 = vvo1o
= 2:4;
RE = 820 [ ], RC = 2 [K ] ; VCC = 10 [V ] : Por otro lado,
de acuerdo a (9) se tiene que la ganancia total del sistema
hf e = 100, hie pequeo.
ser

V
CC AvT = Av1 Av2 = 5:83
RC RC
R1 C R1
C Cc
h ie h fe i h ie h fe i b2
C i vo b1
v Q Q vo
i

vi
+ i i RC
b1 b2 RE
R2 R2 RE
RE RE

RC R1 R2

Fig. 4. Amplicador con etapas en cascada. Fig. 6. Amplicador en ca.

Note que en cc ambas etapas quedan separadas, for-

Sin embargo, si se toma el amplicador completo de
marn un circuito de polarizacin universal, de esta forma
acuerdo a la Fig. 6, se tiene
el punto de operacin para cada etapa ser

R2 1 [K ] vo = RC hf e ib2
VT H = VCC = 10 [V ] = 2:5 [V ]
R 1 + R2 3 [K ] + 1 [K ] 1
hie +RE (1+hf e )
RT H = R1 jjR2 = 3 [K ] jj1 [K ] = 750 [ ] ib2 = hf e ib1 1 1
hie +RE (1+hf e ) + R1 jjR2 jjRC
vi
ib1 =
VT H VBE 2:5 [V ] 0:7 [V ] hie + RE (1 + hf e )
iC = RT H +1
=
+ RE 7:5 + 1:01 820
De esta forma se tiene
= 2:15 [mA]
+1 0 1
vCE = VCC iC RC + RE = 1
vo hie +RE (1+hf e )
Av = = R C hf e hf e @ h +RE (1+hf e )
A
= 10 (200 + 1:01 820) (2:15 [mA]) = 7:78 [V ] vi 1 + ieR1 jjR2 jjRC
AMPLIFICADORES MULTIETAPA 3

Considerando los datos, con hie ! 0 V

CC

Av = 1:58 RL
R1

Por qu dieren los dos clculos realizados?

v Q1
Esto ocurre por el efecto de carga que representa la i

segunda etapa al ser conectada a la primera. Desde el R2

RE
punto de vista de seal, la primera etapa tiene una im- 1 CE

pedancia de salida Rsal = RC , dado que su ganancia ser

2:4, el amplicador visto desde la salida es una fuente
de voltaje controlado por voltaje. Por otro lado, la se- Fig. 8. Amplicador con carga acoplada por transformador.
gunda etapa desde el punto de vista de la entrada, tiene
una Rin = R1 jjR2 jj (hie + (1 + hf e ) RE ) :
III. Configuracion Darlington
RC vo1 h ie h fe i b2 Esta conguracin corresponde a dos etapas seguidores
+ vo de emisor, tiene una alta impedancia de entrada y adems
+
+ i produce un efecto multiplicativo sobre la corriente, se
vi Av 1 vi R1 R2 b2 RC
conoce adems como par Darlington.
_

Rin RE (1 + hfe ) Vcc

RB
Fig. 7. Amplicador completo en ca.
Ci
IC
1 v
IB i
1 IC Q
Note que sin conectar la segunda etapa, la salida de la 2 Co
vo
primera ser vo1 = Av1 vi : Al conectar la segunda etapa al I
B2 IE RE
amplicador, se produce un divisor de voltaje 2

R1 jjR2 jj (hie + (1 + hf e ) RE ) (a) (b)

vo1 = Av1 vi
R1 jjR2 jj (hie + (1 + hf e ) RE ) + RC
Fig. 9. (a) Conguracin Darlington. (b) Seguidor de emisor.
750 [ ] jj (101 820 [ ])
= 2:4 vi
750 [ ] jj (101 820 [ ]) + 2 [K ]
743 [ ] A. Anlisis en cc
= 2:415 = ( 2:415) 0:271vi
743 [ ] + 2 [K ] Sea el circuito de la Fig. 10, en cc.
Asi, la ganancia de la primera etapa considerando el
efecto de carga ser Av1 = vvo1i = ( 2:415) 0:271. Luego la Vcc
ganancia total del sistema IC
1
RB
Vcc IC
Q1 2
vo Q2
= Av1 Av2 IB
1
vi I
B2 IE
2
vo1 vo
= RE
vi vo1
= ( 2:415) 0:27 ( 2:415)
= 1:58
Fig. 10. Par Darlington en cc.
Por lo tanto, se debe considerar el efecto de carga que
representa la segunda etapa respecto de la primera.
Planteando la ecuacin en la malla de entrada
C. Acoplamiento por transfomador
VCC = IB1 RB + VBE1 + VBE2 + IE2 RE (10)
Este acoplamiento es muy popular en el dominio de la
radio frecuencia (RF). El transformador como carga per- Pero
mitir aislar las seales y adems, dependiendo de la razn
de transformacin incrementar el voltaje y corriente. IB1 + IC1 = IB2 = ( 1 + 1) IB1 (11)
En el circuito de la Fig. 8, la carga es alimentada a travs Adems, dado que IE2 = ( + 1) IB2 y considerando
2
de un transformador, la relacin de voltajes estar dada VBE1 = VBE2 = VBE
por vv12 = NN1 ; donde el segundo trmino es la relacin de
2

inversa de transformacin. Los transformadores permiten VCC 2VBE

aislar elctricamente las distintas etapas. IB1 = (12)
RB + ( 1 + 1) ( 2 + 1) RE2
4

Calculando la corriente de colector total, IC2 , se tiene

vi = ib1 hie1 + ib1 (hf e1 + 1) hie2 + vo (21)

IE2 = ( 2 + 1) ( 1 + 1) IB1 vo = ib1 (hf e1 + 1) (1 + hf e2 ) RE (22)
( + 1)
IC2 2 = ( 2 + 1) ( 1 + 1) IB1 (13) Luego
2

As
vi = ib1 fhie1 + (hf e1 + 1) hie2 + (hf e1 + 1) (1 + hf e2 ) RE g
IC2 = ( + 1) IB1 (14) (23)
2 1
Finalmente como Zin = ivbi
1
Lo que determina el efecto multiplicativo en la corriente.

B. Anlisis en ca Zin = hie1 + (hf e1 + 1) (hie2 + (1 + hf e2 ) RE ) (24)

El circuito en ca de la Fig. 11a, se usar para determinar
Resulta ser un valor bastante grande si hf e1 ; hf e2 >> 1.
las ganancias Av , Ai y la impedancia de entrada.
Clculo de Ai .
Dado que io = ib2 (1 + hf e2 ) e ib2 = ib1 (1 + hf e1 )

h fe i b
v Q1 1 h fe i b
i
ib ib
2 io ib (1 + hf e2 )
Q2 1 2 Ai = = 2
R v vo
ii ib1
B i
vo h ie h ie ib1 (1 + hf e1 ) (1 + hf e2 )
R
E R
=
E ib1
= (1 + hf e1 ) (1 + hf e2 ) (25)
(a) (b) Donde (20) es factor multiplicativo de la seal de corri-
Fig. 11. Amplicador Darlington en ca.
ente.

IV. Circuitos Cascode

Determinacin de Av . Consiste en un amplicador en emisor comn acoplado
Usando el equivalente a pequea seal de la Fig. 11b, se directamente con una conguracin en base comn. Dicho
plantean las ecuaciones de Kirccho circuito posee una impedancia de salida mayor y un ancho
de banda ms grande. El anlisis en ca, se realiza usando
el circuito equivalente de la Fig. 13.
vi = ib1 hie1 + ib2 hie2 + vo (15)
vo = ib2 (1 + hf e2 ) RE (16) Vcc

v
RC o
Pero ib2 = (hf e1 + 1) ib1 R3

RC
v
o
Q
vi = ib1 hie1 + ib1 (hf e1 + 1) hie2 + vo (17) CB
R1 v
i
vo = ib1 (hf e1 + 1) (1 + hf e2 ) RE (18)
v Q
i RB
Luego R2
RE CE

vi vo
vo = (hf e1 + 1) (1 + hf e2 ) RE (a) (b)
hie1 + (hf e1 + 1) hie2
Fig. 12. (a) Amplicador Cascode. (b) Equivalente en ca.

vo (hf e1 + 1) (1 + hf e2 ) RE
= Planteando la LVK en la salida
vi hie1 + (hf e1 + 1) hie2 + (hf e1 + 1) (1 + hf e2 ) RE
(19)
Si hf e1 ; hf e2 >> 1, se comporta como seguidor de emisor.
vo = RC (ib hf e ) (26)
vo RE hf e ib1 = ib (1 + hf e ) (27)
= hie1 +(hf e1 +1)hie2
=1 (20)
vi + RE vi = ib1 hie (28)
(hf e1 +1)(1+hf e2 )

Clculo de Zin . Finalmente se tiene

AMPLIFICADORES MULTIETAPA 5

ib v
A. Conguracin del Amplicador Diferencial
o

hfe i RC
El circuito de la Fig. 15 es un amplicador diferencial
b
hie transistorizado, tambin llamado par diferencial, donde la
hfe i variable vo es la salida y los terminales vi1 y vi2 son la
v b1
i entrada. Considerando que los parmetros de circuito y
RB
i b1 los transistores son idnticos, el voltaje aplicado a cada
hie
uno de los terminales de entrada es el mismo, vo ser nulo.
Esto se conoce como circuito balanceado.
Fig. 13. Modelo a pequea seal.
Vcc

RC RC

vo RC h2f e vo v
+ o _
vo
= (29) 1 2
vi (hf e + 1) hie Q1
v Q2
i1 v
i2
La resistencia de salida Rout , estar dada por RC .
RE
V. Amplificador diferencial
Se dene as al sistema indicado en la Fig. 14, el cual -VEE
es una conguracin cuya seal de salida corresponde a la
diferencia entre dos seales de entrada. Fig. 15. Amplicador diferencial con transistores.

v v
i1 o1
+
Amplificador v
o
+ A.1 Anlisis en corriente continua
v
i2 _ Diferencial _ v
o2 Planteando la LVK en la malla de entrada
Fig. 14. Amplicador diferencial.
VBE1 + IE RE VEE = 0
En un amplicador ideal se debe cumplir que VBE1 + (IE1 + IE2 ) RE VEE = 0 (34)

Como ambos transistores son iguales se tiene que

vo1 = Ad (vi1 vi2 ) (30) VBE1 + 2IE1 RE = VEE (35)

vo2 = Ad (vi1 vi2 ) (31)
Pero como IB1 + IC1 = IE1 = ( + 1) IB1 , se tiene que
Si la salida se considera como vo = vo1 vo2 , se dice VEE VBE1
que corresponde a la salida balanceada, en cambio si vo = IB1 = (36)
2RE ( + 1)
vo1 ( vo = vo2 ), sta ser la salida asimtrica. En un
amplicador diferencial real se tiene En la prctica IE debe ser independiente de los tran-
sistores y de valor constante, tambin se desear que RE
sea lo ms grande posible, de esta forma el RRMC tendr
vi2 + vi1
vo1 = Ad (vi2 vi1 ) + Ac (32) un valor alto y el amplicador tendr una respuesta ms
2 prxima a la ideal.
Donde Ad es la ganancia diferencial y Ac es la ganancia A.2 Anlisis en corriente alterna
en modo comn.
Determinacin de la ganancia diferencial
El amplicador slo responder a la entrada diferen-
Sea la salida vo2 , de acuerdo a la Fig. 16b, as
cial si Ad >> Ac . Se dene as la relacin de rechazo
en modo comn (RRMC CMRR- Common Mode Reject
vo2 = hf e ib2 Rc
Rate) dada por el cociente
Pero en la entrada
Ad
CM RR = (33)
Ac
vi1 = ib1 hie + iE RE (37)
Esta relacin mide la calidad del amplicador diferen- vi2 = ib2 hie + iE RE (38)
cial, debido a que permite saber en que factor se atenua la
seal en modo comn, respecto de la seal diferencial. Por otro lado
6

RC RC ib1 + hf e ib1 + ib2 + hf e ib2 = iE (44)

RC
vo
vo vo 2 (hf e + 1) (ib1 + ib2 ) = iE
1 2 h fe i b h fe i b
1 2
Q Q
v 1 2
v RC Considerando que ib1 = ib2 = ib , entonces
i 1 i2
v v
i1 hie hie i2
RE ib ib
1 2
R
E vi = ib hie + iE RE
(hf e + 1) 2ib = iE RE (45)
(a)
(b)
Finalmente
Fig. 16. (a) Amp. diferencial en ca. (a) Equivalente a pequea
seal. vo2 hf e R c
Ac = = (46)
vi hie + 2RE (hf e + 1)
Determinacin de la RRMC

Ad hie + 2RE (hf e + 1)

ib1 + hf e ib1 + ib2 + hf e ib2 = iE RRM C = = (47)
Ac 2hie
iE
ib1 = ib2 + (39) Se observa que si RE ! 1; el CMRR se hace muy
(1 + hf e )
grande por lo tanto la componente en modo comn se
Sea hf e >> 1, se despeja ib2 en funcin de ib1 , se tiene atenua, haciendo su comportamiento ideal.

VI. Amplificador diferencial con fuentes de

ib2 = ib1 (40)
corriente
Donde vi = vi2 vi1 , entonces Considerando que los transistores Q1 y Q2 del circuito
de la Fig. 10 deben estar polarizados en cc, el valor de RE
debe ser limitado. Si RE se incrementa, el valor de VEE ,
vi = (ib2 ib1 ) hie
tambin debe ser incrementado, para mantener la misma
= 2ib2 hie (41) corriente de polarizacin en los dos transistores.
Esto implica que el incremento de RE no es posible sin
Finalmente, la ganancia diferencial Ad ser un incremento en la tensin de polarizacin ( VEE ), luego,
vo2 hf e R c el circuito descrito se modica usando una fuente de corri-
Ad = = (42) ente constante ideal. Esto proveer una corriente de polar-
vi 2hie
izacin constante para Q1 y Q2 y una resistencia innita
Ganancia en modo comn entre los dos emisores y tierra.
Considerando el circuito de la Fig. 17b. En trminos prcticos, la implementacin tpica de la
fuente de corriente puede ser en base a un transistor como
RC se indica en la Fig. 18a.

RC
h fe i Vcc Vcc
vo ib b 1
2 2 hie
v Q Q vi vo
ic 1 2 2 RC RC RC RC
RC C
h fe i b
hie 2 vo
ib RC vo
1 2
R 2
E Q Q
RE v 1 2 v Q Q
i1 i2 1 2
v v
i1 i2
IE RB
3
(a) (b) IE

Fig. 17. (a) Amplicador en modo comn. (b) Circuito equivalente. RE -V EE

v
Sea vi = vi1 = vi2 , luego se tiene que Ac = voi2 -V EE

Dado que vo2 = hf e ib2 Rc ; planteando la LVK en la

Fig. 18. (a)Fuente de corriente prctica. (b) Esquema.
entrada

vi = ib1 hie + iE RE (43) Dado que IE = IC3 , se tiene que

AMPLIFICADORES MULTIETAPA 7

Analizando en ca, el circuito en pequea seal queda,

RB3 IB3 + VBE3 + IE3 RE = VEE (48) luego, se puede determinar la relacin vo =vi .
Como IE3 = ( + 1) IB3 se tiene
vi = ib (RB + hie1 ) + ib (1 + hf e1 ) RE + vo (54)
VEE VBE3
IB3 = (49) ic1 = ib2 hf e2 (55)
RB3 + ( + 1) RE 0
ib2 = ib2 hf e2 R1 jjR2 + RE (56)
Por lo tanto

VEE VBE3 Luego ib2 = 0, as ic1 = 0, ib = 0, entonces

IE3 = ( + 1) (50)
RB3 + ( + 1) RE
vo = vi (57)
Seleccionando un RB3 adecuado se tiene que
Dando el comportamiento como seguidor de emisor.
VEE VBE3
IE3 = (51) VIII. Amplificadores diferenciales Integrados
RE
A. Fuentes de corriente en la polarizacin de circuitos in-
Note que IE es constante y RE no necesariamente es tegrados
elevada.
Los circuitos de polarizacin analizados con 4 resistores,
VII. Circuitos desplazadores de nivel son adecuados para los circuitos discretos. Sin embargo,
en los circuitos integrados los resistores consumen un rea
Como los amplicadores producen tensiones de cc en
excesiva del chip, por lo que se deben usar otros mtodos
la salida, an si la entrada tiene valor medio cero, la sal-
para la polarizacin.
ida tiene una tensin distinta de cero, debido a efectos de
Usando transistores y pocos resistores es posible im-
polarizacin (son desplazamientos indeseados).
plementar fuentes de corriente para polarizar los ampli-
Los trasladores de nivel son amplicadores que suman o
cadores integrados.
restan de la entrada una tensin desconocida, para com-
Example 1: Sea el circuito de la Fig. 20, considerando
pensar la tensin de desplazamiento en la entrada. Este
Q1 y Q2 idnticos (no ocurre as para circuitos discretos)
circuito funciona como ganancia unitaria para ca y a la
vez proporciona una salida ajustable para cc. 15[V]
La Fig. 19a, muestra un circuito desplazador de nivel el
cual se encuentra polarizado por fuente de corriente. 5 [mA]
RC

Q3
Vcc Vcc
RB RB Q1 Q2
Q Q
+ +
v v
i i
+ 2[mA]
RE VBB RE
+
V
BB
vo vo
R1
Q Fig. 20. Amplicador diferencial polarizado por fuente de corriente.
-V
EE
R2
,
RE
IE1 + IE2 = 2 [mA]
(a)
-V
EE IE1 = IE2 = 1 [mA]
(b)

Fig. 19. (a) Desplazador de nivel. (b) Implementacin.

Luego
IE2
IB1 = IB2 = = 9:9 [ A]
En corriente contnua se tiene +1
IC1 = IC2 = 0:99 [mA]
VBB = IB RB + VBE + IE RE + Vo (52)
Si
Luego
IE3 = 5 [mA]
RB IC IE3
Vo = VBB IC RE VBE (53) IB3 = = 49:5 [ A]
+1
Seleccionando RE , Vo se puede colocar en cualquier nivel As la corriente por el resistor de 5 [K ] ser
de cc menor que VBB VBE .
Si se desea desplazamiento positivo, se puede usar un I = IC2 IB3
circuito similar con un transitor pnp. = 0:99 [mA] 49:5 [ A] = 0:94 [mA]
8

Planteando la ecuacin en la salida iC

2
1
m= r
15[V ] + VBE2 = VCE1 + I 5 [K ] o

VCE1 = 10:99 [V ]
M argen de trabajo

Por otro lado para Q3 se tiene v CE

2

I 5 [K ] 0:7 [V ] = 15 [V ] VE3 Fig. 22. Margen de trabajo.

VE3 = 10:99 [V ]
Vcc
Note que los transistores estn en zona activa.
Vcc Vcc
vi
B. Espejos de Corriente 10K vi
vo

Una forma simple de implementar fuentes de corriente vo

RL
para los circuitos integrados son los espejos de corriente, I BIAS RL
Q Q
1
los cuales permiten a partir de una corriente de referencia 2

(Iref ), generar mltiples fuentes de corriente. -VEE

-VEE

Vcc
Fig. 23. Seguidor de emisor polarizado por corriente.
I ref R
IC
2
I ref = I C 2
Example 2: Un circuito seguidor de emisor polarizado
Q1 Q2
por una fuente de corriente se muestra en la Fig. 23.
Para cc se tiene que

Fig. 21. Espejo de corriente. VCC VBE + VEE

IBIAS = IC2 = (61)
10 [K ]
El circuito bsico se muestra en la Fig. 21. Considerando
los transistores iguales, por ende las tensiones VBE iguales, Para ca se tendr que vi = vo , sin embargo, debido a que
se tiene que IB1 = IB2 : ; luego est acoplado directamente, puede considerarse la cada de
voltaje de 0:7 [V ] :
IC1 = IC2 = IB1 (58)
Como para el voltaje de entrada cero, la salida vo =
Como 0:7 [V ] ; se plantea la opcin de la Fig. 24.

Vcc
IC1 IC2 Vcc
Iref = IC1 + IB1 + IB2 = IC1 + + I2
Q vo
1
2 2 Q2
= IC1 + IC1 = IC1 1+ RL
I1

Finalmente -VEE

Iref Fig. 24. Modicacin de la polarizacin del seguido de emisor.

IC1 = IC2 = (59)
2
1+
En cc se tiene que
Para >> 1; se tiene que IC1 = IC2 = Iref :
Debido que IC1 = IC2 el circuito se llama espejo de cor-
VBE1 = VBE2 + VE2 (62)
riente e Iref es la corriente de referencia. Luego

VBEVcc Por lo tanto vo = VE2 = VBE1 VBE2 = 0

Iref = (60)
R
En ca
Esta fuente de corriente posee un margen de trabajo, el
cual est delimitado de acuerdo a la curva del transistor
vo = (1 + hf e2 ) ib2 RL (63)
que se muestra en la Fig. 22. Se observa qure la pendiente
de la curva est dada por el inverso ro (resistencia de salida ib2 = ib1 (1 + hf e1 ) (64)
del transistor). En condiciones ideales ro ! 1: vi = ib1 (hie1 + hie2 ) + vo (65)
AMPLIFICADORES MULTIETAPA 9

As
IC
vo vi VBE = VT ln (70)
vo = (1 + hf e2 ) (1 + hf e1 ) RL IS
(hie1 + hie2 )
0 1 IC
(1+hf e2 )(1+hf e1 )RL Entonces de (69) y (70), se tiene VT ln IC
1
= IE2 R2 ;
(hie1 +hie2 ) 2
= @ (1+hf e2 )(1+hf e1 )RL
A vi
luego
1 + (hie1 +hie2 )
! !
1 VT IC1
= vi R2 = ln (71)
1
+1 IE IC2
(1+hf e2 )(1+hf e1 )RL

= vi (66) Vcc VBE1

Iref = = IC1 (72)
R1
B.1 Espejo de corriente de Wilson
C. Polarizacin de Amplicadores mediante mltiples
El circuito de la Fig. 25 se conoce como fuente de corri- fuentes de corriente
ente Wilson.
Cuando se requiere polarizar varias etapas en un circuito
integrado, se puede reproducir el efecto de la corriente de
Vcc
referencia conectando un tercer transistor en el espejo de
Iref R IC corriente, en la base de Q2 , lo cual se podra extender a un
2

nmero limitado de transistores.

Q
2

Vcc
I ref = I C
2 I ref
R
Q Q IC IC
1 3 2 3

Q
2
Q Q
1 3

Fig. 25. Espejo de corriente de Wilson.

(a) (b)

Para esta fuente de corriente se tiene que Fig. 27. (a) Incremento de fuentes de corriente. (b) Duplicador de
corriente de referencia.
2
IC2 = 1 2 Iref (67)
+2 +2 Tambin es posible generar una corriente cuyo valor sea
Considerando >> 1, entonces, IC2 = Iref ; donde el doble o el triple de la corriente de referencia, lo cual se
logra duplicando (o triplicando) el rea de la juntura de
Vcc VBE2 VBE3 transistor y resulta equivalente a tener dos (o tres) tran-
Iref = (68)
R sitores conectados en paralelo. El circuito de la Fig. 28,
indica un esquema de polarizacin para mltiples etapas.
B.2 Espejo de corriente de Widlar
El circuito de la Fig. 26 se conoce como espejo de corri- Vcc

ente de Widlar.
Q
Q 2
Vcc 1
I1
I ref R1 IC
2 I3
I ref
R I4
I
2
Q Q
1 2 Q
1 Q
2

R2
-V
EE

Fig. 28. Polarizacin para mltiples etapas.

Fig. 26. Espejo de corriente de Widlar.

Para esto se tiene

Planteando la LVK, se tiene
VCC
VEB1 VBE2 VEE
Iref =
VBE1 = VBE2 + IE R2 (69) R
Para esta situacin se tiene que I1 = I2 = Iref , I3 =
Como 2Iref , I4 = 3Iref .
10

D. Amplicadores diferenciales con carga activa Finalmente

Cuando se requiere una mejora en la ganancia del ampli-
1 hf e
cador diferencial, se sustituyen las resistencias de colector Ad =
por una carga activa, como se muestra en la Fig. 29. hoe 2hie
Esto implica que si la resistencia de salida del transistor
Vcc Q4 es grande, se incrementa la ganancia.

Q3 Q 4
IX. Amplificador diferencial con FET
vo
2
El amplicador diferencial puede ser implementado con
Q Q
FET, en el circuito de la Fig.31, se han usado MOSFET
v 1 2 v
i1 i2 canal n (nMOS).

IE VDD

-V EE
RD RD

Fig. 29. Amplicador diferencial con carga Activa. vo

vi Q Q2 vi
1
1 2

Considerando que la ganancia diferencial dada por (42)

depende de RC , un incremento en dicha resistencia (como
sera sustituir RC por h1oe ) incrementara la ganancia. -VSS
Anlisis en ca
Fig. 31. Amplicador diferencial nMOS.
hfe i b3 ib3 i b4 hfe i b4
1 1
Q3 Q hie hie hoe
4 hoe Este conguracin mejora la impedancia de entrada, sto
debido a la resistencia de entrada del transistor nMOS.
vo vo
2 2 Anlisis en ca
Q Q hfe i b1 hfe i b2
v 1 2 v
i1 i2 hie hie

v v RD RD
i1 i b2 i2
i b1 RD RD
(a) (b) vo
vo
Q Q g v g v
1 m mgs2
v 2 gs1
v
Fig. 30. (a) En ca. (b) Circuito equivalente. i
1
v
i
v
i v+ +
v i
2 1 gs1 2
_ _gs2

Reemplazando los modelos de los transistores de acuerdo

a la Fig. 30b, sea la resistencia de salida h1oe , Q1 = Q2 y (a) (b)
Q3 = Q4 , se tiene que
Fig. 32. (a) Diferencial en ca. (b) Equivalente.
1
vo2 = (hf e ib4 hf e ib2 ) (73)
hoe
De la Fig. 32a, se tiene
Por LCK se tiene, ib4 + hf e ib3 + ib3 + ib3 hie hoe = hf e ib1 :
Como ib4 hie = ib3 hie , entonces, ib4 = ib3 : Dado que vo = RD gm vgs2
(1 + hf e ) ib1 + (1 + hf e ) ib2 = 0; entonces, ib1 = ib2 :
Planteando la LVK en la malla de entrada se tiene Planteando una LVK en la entrada

vi1 = vgs1 vgs2 + vi2

vi1 = ib1 hie ib2 hie + vi2 (74)
vi1 vi2 vi vi1 Luego por LCK se tiene que gm vgs1 + gm vgs2 = 0; lo que
ib2 = = 2 (75) implica que vgs1 = vgs2 ; as, vi1 vi2 = vgs1 vgs2 =
2hie 2hie
2vgs2 :Deniendo vi = vi2 vi1 ; se tiene
fe h
Pero se tiene que ib4 = ib2 2+hf e +h ie hoe
; as, reem-
plazando la corriente en (73) vo RD gm
=
vi 2
hf e ib2 A. Espejos de corriente con transistores nMOS
vo2 = hf e hf e
2 + hf e + hie hoe hoe Estos circuitos permiten polarizar las distintas etapas
2 + 2hf e + hie hoe hf e ib2 1 vi1 vi2 amplicadoras. Como se muestra en la Fig. 33a, se tiene
= ' hf e que para cada transistor nMOS
2 + hf e + hie hoe hoe hoe 2hie
AMPLIFICADORES MULTIETAPA 11

V V V
DD CC
VDD
I ref Q
Io vi 1
Io Q Q2
I ref 1
Q
VDD 2
IREF Io Q3 Q Q I
4 3 BIAS I vo
BIA S RL
Q1 Q2
Q Q Q Q
1 2 1 2

(a) (b)
-VSS
-VSS -VSS vi
(a) (b) +
Q
vi 1
Q
2 v gmv h ib
GS GS fe
Fig. 33. (a) Espejo de corriente nMOS. (b) Espejos alternativos. vo h
_ ie
vo
RL
ib
RL

(c) (d)
2
iD = K (vGS VT )
1 0W Fig. 34. (a) Amplicador Darlington BiCMOS. (b) Aplicacin. (c)
2
= k (vGS VT ) (76) En ca. (d) A pequea seal.
2 L
Para el circuito mostrado

VDD VGS
ID1 = Iref = (77)
R vo = RL (1 + hf e ) ib (80)
De acuerdo a la ecuacin (76), se determinan Io e ID1 . gm vgs = ib (81)
vi = vgs + ib hie + vo (82)

1 0 W 2 Reemplazando (81) en (82) se tiene que vi = vgs +

ID1 = k (vGS VT ) (78) vi vo
2 L 1 gm vgs hie + vo ; entonces vgs = 1+g m hie
, por lo tanto, reem-
1 0 W 2 plazando la corriente en (80) y luego vgs , se tiene
Io = k (vGS VT ) (79)
2 L 2
vi vo
Para nalmente tener vo = RL (1 + hf e ) gm vgs = RL (1 + hf e ) gm
1 + gm hie
W
L 1
Io = Iref W
vo (RL (1 + hf e ) gm )
=
L 2 vi RL (1+hf e )gm
1 + 1+gm hie (1 + gm hie )
La Fig. ??b, muestra distintas implementaciones de es-
pejos de corriente con transistores nMOS, las cuales per- Para determinar Rin se tiene que ii ! 0, luego Rin = 1.
mitirn polarizar el amplicador diferencial. Para calcular Rout , se anula la excitacin de acuerdo a la
Fig. 35, luego se plantean las ecuaciones.
X. Circuitos BiCMOS
Debido a que el BJT tiene mejor transconductancia que
gmv h ib
el MOSFET, para los mismos valores de corriente de po- GS
h
fe
ie ip
larizacin en cc, tendrn mejor ganancia. Por otro lado, v
_

GS ib +
el MOSFET tienen mejor impedancia de entrada, lo que + vp
vi =0
lo hace ideal para circuitos con entrada de voltaje. La
combinacin de ambas tecnologas con el n de mejorar
las prestaciones de amplicadores multietapas permite el Fig. 35. Clculo de Rout .
nacimiento de los circuitos BiCMOS, los cuales tiene mejo-
ras sustanciales en los circuitos para aplicacin digital y
anloga.

A. BiCMOS Darlington ip = ib (1 + hf e )
vp = ib hie vgs
Este amplicador se muestra en la Fig. 34a, posee una
alta impedancia de entrada y una gran capacidad de corri- gm vgs = ib
ente. Para la aplicacin tipo seguidor de emisor de la Fig. hie + g1m
vp
34b, se determina la ganancia de voltaje, as Asi resolviendo se tiene Rout = ip = (1+hf e ) :
12

B. BiCMOS Diferencial V
CC
El circuito de la Fig. 36 es un amplicador diferencial I
con nMOS con carga activa. Este ser un circuito con muy vo
V
alta impedancia de entrada y muy alta ganancia de voltaje. BIAS
Q2

v Q1
i
VDD

I
Fig. 38. Amplicador Cascode BiCMOS.

Q1 Q2
v v
i1 i2
vo conectada con otra etapa en base comn. Note que la base
2
es un terminal de polarizacin. Circuito de alta impedan-
Q3
cia de entrada y alta impedancia de salida.
Q4
Anlisis en ca

-Vss ii ip
v v
i o
+ ib h + ib
Fig. 36. Amplicador Diferencial BiCMOS. fe i b hfe i b +
v gs gm vg s RL vgs gm vg s hie vp
hie
_ _

Analizando en en ca
(a) (b)

vg s1 Fig. 39. (a) Cascode con carga RL . (b) Determinacin de Rout:

v _ + vg s2 _
i1 + v
i
2
gmv gmv
g s1 g s2
vo
De acuerdo al equivalente de la Fig. 39a, se tiene que
2 ii = 0, luego Rin = viii ! 1: Por otro lado, usando un
1 1 generador de prueba en la salida se tiene que ip = hf e ib ,
hfe ib3 hie hie hfe i b4
hoe hoe pero como vi = 0, esto implica que gm vgs = 0, as ib +
ib3 i b4 v
hf e ib = 0, luego, ib = 0, por lo tanto, Rout = ipp ! 1.
La ganancia de voltaje se determina de (86).
Fig. 37. Diferencial BiCMOS en ca.
gm vi
vo = hf e ib RL = hf e RL (86)
(1 + hf e )
1 XI. Conclusiones
vo2 = (gm vgs2 hf e ib4 ) (83)
hoe Los circuitos multietapa son sistemas construidos a par-
Considerando que Q3 = Q4 ; hie3 = hie4 = hie , tir de varios transistores, estos pueden estar acoplados en-
1 1 1 tre s, ya sea en forma directa o a travs de un capacitor.
hoe3 = hoe4 = hoe ; se tiene que ib4 = ib3 , entonces,
2ib4 + hf e ib4 + ib4 hie hoe = gm vgs1 . Despejando la corri- Cuando las etapas son acopladas por capacitor se habla de
g vgs1 circuitos de ca, si son acopladas en forma directa se habla
ente ib4 = 2+hfme +h ie hoe
:
Dado que vgs1 = vgs2 , y por la malla de entrada se de circuitos en cc y ca. Las conguraciones multietapa
tiene que vi1 vi2 = vgs2 vgs1 = 2vgs2 clsicas, el par darlington, el amplicador diferencial y el
cascode, presentan caractersticas propias, alta impedancia
de entrada e incremento de la corriente, alto RRMC y alta
gm vgs1 1 impedancia de salida respectivamente, las cuales pueden
vo2 = gm vgs2 hf e
2 + hf e + hie hoe hoe ser mejoradas combinando dichos circuitos con otros ele-
2 + 2hf e + hie hoe 1 mentos, ya sea para su polarizacin (fuentes de corriente
= vgs2 gm (84) activas) o como carga. La tecnologa BiCMOS aprovecha
2 + hf e + hie hoe hoe
lo mejor de ambas familias de transistores, de tal forma de
Si hf e >> 1, se puede aproximar a incrementar las prestaciones, en Rin , Av y Rout .

1 gm References
vo2 ' vgs2 gm 2 = vi (85) [1] Savant, C. Roden, M, Carpenter, G. 1992. Diseo electrnico.
hoe hoe
Adisson Wesley Iberoamericana.
[2] Sedra, A. Smith, K. 1998. Microelectronics Circuits. Oxford
C. BiCMOS Cascode Press.
El circuito de la Fig. 38 es un amplicador cascode BiC-
MOS, para este caso se tiene una etapa en fuente comn