REDES DE COMUNICAES EM FAIXA

LARGA

ENGENHARIA ELTRICA

Equipe 3: LUCAS GABRIEL LEON DE ALMEIDA

LUIZ ALEXANDRE DA SILVA
MADSON RODRIGO DE MOURA FERRAZ
MARCILIO LUCAS ROCHA DE AGUIAR
MARCIO JOS DE MORAIS REGES
MARCOS FELIX DE LIMA
NICHOLAS AMADEUS PEREIRA GUERRA
OTAVIO FERREIRA DA SILVA FILHO
PAULO CESAR LIMA DOS SANTOS
PAULO ROBERTO OLIVEIRA DOS SANTOS
PEDRO FALCO MARTINS
PEDRO HENRIQUE MEIRA DE ARAJO
RAPHAEL DE LIMA QUEIROZ RIBEIRO
RAYSA EMANUELLE DA SILVA COSTA

Disciplina: Redes de comunicao em faixa larga

Prof.: Pedro de Alcntara Neto
Turma: PX

Recife, 24 de Outubro de 2013

 QUESTES DA EQUIPE 3

41. Quesito: Qual mtodo de justificao utilizado para a transmisso de um sinal de 34 Mbit/s no
C-3?

R. o mtodo de justificao positiva/nula/negativa que utilizado para a transmisso de sinais

plesiocronos de 34 Mbit/s em um container C-3. Com este objetivo so fornecidos dois bits de oportunidade
de justificao dentro de trs linhas do container. Trs linhas do container C-3 fornecem 2016 bits para
transmisso. Estes bits compreendem 1431 bits I, 2 bits de oportunidade de justificao, 2x5 bits de controle
de justificao bem como bits de overhead e de enchimento fixo. Estes 1431 bits I no container so
utilizados pelo sinal de entrada na taxa de bit nominal. Um bit de oportunidade de justificao deve ser
utilizado permanentemente como um bit de informao I. O segundo bit de oportunidade de justificao
transmitido como um bit de justificao nula (sem informao).

Figura 1 - Sinal plesicrono de 34.368 kbit/s em um VC-3. Estrutura de bloco.

42. Quesito: Como e onde feita a justificao para um sinal de 34 Mbit/s cuja taxa de bit excede a
taxa de bit padronizada?

R. Caso a taxa de bit do sinal de entrada exceder o valor nominal, o segundo bit S (um bit de justificao no
caso de valor nominal) utilizado como um bit I se for preciso (justificao negativa).

A seta vermelha indica o segundo bit S.

I bit de informao.
R bit de enchimento fixo.
S1,S2 bit de oportunidade de justificao (justificao positiva/nula/negativa).
C1,C2 bit de controle de justificao.
Figura 2 - Sinal plesicrono de 34.368 kbit/s em VC-3. 3 linhas do VC-3.
43. Quesito: Quais os ponteiros que existem?

R. Os ponteiros so utilizados para sincronizao dos tributrios e quadros da mais alta ordem.
Empacotados dentro do virtual container, o sinal de tributrio pode ser transmitido com uma fase separada
daquela do quadro. A relao de fase entre o quadro e o virtual container registrada nos bytes do ponteiro.
Os bytes do ponteiro so embutidos no quadro em uma posio fixa e contm o endereo do primeiro byte
do VC (primeiro byte do POH) dentro do quadro.

Existem 3 tipos de ponteiros:

- Ponteiro AU (AU-4 e AU-3)

- Ponteiro TU-3
- Ponteiro TU-11 / TU-12 / TU-2

Ponteiro AU (AU-4 e AU-3) - Ponteiros AU-x (x= 3, 4) permitem que os VC-x em questo sejam alinhados
em fase e frequncia com um quadro AU-x em particular. Isto corresponde ao alinhamento direto do payload
(VC) ao overhead de seo (SOH).
Os seguintes containers podem ser diretamente transportados no quadro STM-1:
1 x VC-4 (1 x 140 Mbit/s) por meio de um ponteiro AU-4.
3 x VC-3 (3 x 45 Mbit/s ou 3 x 34 Mbit/s) por meio de 3 ponteiros AU-3.

Figura 3 - Ponteiro AU-4

Figura 4 - Ponteiro AU-3

Ponteiro TU-3 - Os containers VC-3 tambm podem ser transportados indiretamente atravs de um
container VC-4 no quadro STM-1. Para transmisso indireta os containers VC-3 so inicialmente alinhados
ao quadro VC-4 por meio dos ponteiros TU-3; o container VC-4 posteriormente alinhado ao quadro STM-1
com o ponteiro AU-4. 3 x VC-3 podem ser transportados no VC-4 com trs ponteiros TU-3.
Figura 5 - Ponteiro TU-3

Ponteiro TU-11 / TU-12 / TU-2 - Os ponteiros TU-1x e TU-2 permitem que os VC-1x e VC-2 sejam
alinhados em fase e frequncia com o quadro de mais alta ordem (VC-3 ou VC-4).
O VC-1x ou VC-2 transportado em um multiquadro, com apenas um byte de ponteiro TU-1x ou TU-2
sendo transmitido por sub-quadro de 125 micros segundos. Aps 3 sub-quadros de 125 MICROS
SEGUNDOS a transmisso dos trs bytes de ponteiro est completo e o quarto sub-quadro transporta um
byte reserva de ponteiro.
Para transmisso do TU-1x ou TU-2 vrios TUs so combinados em um grupo (unidade tributrio de grupo
TUG) e os respectivos TUGs so posteriormente transferidos para um container VC-4 ou VC-3.

Figura 6 - Ponteiro TU-1 x/TU-2.

44. Quesito: Qual a faixa de valor do ponteiro que existe para o ponteiro AU-4 e quais os bytes que
permitem serem endereados dentro do payload?

R. Quanto ao endereamento dos bytes da AU-4, sabemos que o quadro do VC-4 tem 261 x 9 = 2349 bytes,
porm vimos que o ponteiro tem 10 bits disponveis para endereamento e que possibilita identificar no
mximo 1024 endereos diferentes (210 = 1024).
Para adequao a essa condio, o endereamento dos bytes do VC-4 feito repetindo-se o mesmo
endereo para casa 3 bytes, portanto 2349 : 3 = 783. Assim:
Faixa de valores do ponteiro: 0 782, logo 783 endereos diferentes.
Esse valor fica no bits 7 16 de H1 e H2 (10 bits).
Figura 7 Localizao e faixa de valor do Ponteiro AU-4.

45. Quesito: Como aplicada a justificao positiva/nula/negativa se a taxa de bit a ser transmitida
1) - idntica capacidade de transmisso? 2) - mais alta que a capacidade de transmisso? e 3) -
mais baixa que a capacidade de transmisso?

R. 1 caso, Justificao Nula (Quando a taxa de bit a ser transmitida idntica capacidade de
transmisso): No necessrio justificao. A diferena de fase entre o quadro e o incio do VC permanece
inalterada. Isso chamado de justificao nula.

2 caso, (Quando a taxa de bit a ser transmitida mais alta que capacidade de transmisso): Aplica-se
a Justificao Positiva, onde 3 bytes de justificao so, se necessrios, transmitidos no lugar dos 3 bytes
de informao do VC em uma posio definida no quadro de modo a alinhar as taxas de bit.

3 caso, (Quando a taxa de bit a ser transmitida mais baixa que capacidade de transmisso) : Aplica-
se a Justificao Negativa, onde a capacidade suplementar pode ser fornecida no quadro pela transferncia
de 3 bytes do contedo do VC aos bytes de ao do ponteiro. A diferena de fase entre o quadro e o VC
ento decrementada de 3 bytes e consequentemente o valor do ponteiro deve ser decrementado de 1.
Figura 8 - Justificao positiva do ponteiro AU-4. Figura 9 - Justificao negativa do ponteiro AU-4.
46. Quesito: Para qual novo valor deve ser levado o ponteiro AU-4 originalmente ajustado para 782
aps uma justificao positiva?

R. Como a AU-4 formada por trs AU-3 multiplexados, existe uma repetio de posio a cada 3 bytes,
por isso na AU-4 cada justificao movimenta 3 bytes e na AU-3, 1 byte. A figura 10 mostra com mais
detalhes o que foi dito (cada posio na AU-4 repetida 3 vezes).
Figura 10 - Numerao do offset de ponteiro AU-4.

Durante a justificao os bits I do ponteiro so invertidos e os trs octetos a seguir a H3 no so usados

para transportar informao. Depois da justificao (trama seguinte) o ponteiro incrementado de uma
unidade (n+1). Como a ultima posio do ponteiro 782 ento a prxima posio (3 bytes) ser 0.

Figura 11 - Justificao positiva do ponteiro AU-4.

47. Quesito: Entre quais pontos na rota de transmisso carregado o POH?

R. O POH a informao adicionada ao payload para criar um VC. A informao do POH prov a
integridade da comunicao no caminho percorrido dentro da camada de via, ou seja, entre os pontos onde
so montados e desmontados os VCs. Em outras palavras:
Um overhead de via (POH) adicionado a cada container C. Juntamente com seu POH associado, o
container C definido, ento como um virtual container VC e roteado como uma entidade no modificada
atravs de um caminho conectado diretamente dentro da rede.
O POH carrega informao suplementar assegurando a confiana no transporte do container da origem
at o destino do sinal. Ele adicionado no incio do caminho quando o VC configurado e interpretado no
final do caminho quando o container aberto. O POH inclui informao de superviso e manuteno de um
caminho roteado na rede.

48. Quesito: Qual o significado do cdigo BIP-N e qual a sua utilizao?

R. O cdigo BIP-N fornecido para monitorao de erro de bit na hierarquia sncrona. BIP-N: Paridade de
Bit Intercalado. Aqui a sequncia de bits da unidade multiplex sob teste (por ex. STM-N, VC) deve ser
considerada como dividida em sequncias de comprimento de n bits. A paridade agora gerada sobre o
primeiro bit de cada sequencia respectiva e, produzida a paridade par no final da unidade multiplex que
est sendo testada. A paridade par de bits corresponde ao primeiro bit da sequencia da palavra de
cdigo de n bits. O mesmo procedimento aplicado ao segundo bit de cada sequencia e o resultado gera o
segundo bit da palavra de cdigo. Isto continua do mesmo modo at que todos os n bits sejam gerados. A
palavra de cdigo de n bits assim gerada ento inserida e transportada no overhead apropriado.

Figura 12 - Cdigo BIP-N

49. Quesito: Qual o cdigo BIP-N a ser utilizado, para qual seo de transmisso ele serve e em qual
byte ele transmitido para os sinais VC-1x, VC-2, VC-3, VC-4 e STM-N?

R. - Servio de segurana: B1 no RSOH.

- Seo multiplex: B2 no MSOH
- VC-1x e VC-2: V5 no POH
- VC 3 e VC4: B3 no POH

Servio de segurana: B1 no RSOH - Uma palavra de cdigo BIP-8 (1 byte) fornecida para monitorao
de erro de bit. Esta palavra de cdigo gerada sobre todos os bits no quadro STM-N aps o
embaralhamento. O byte BIP-8 posteriormente inserido na posio reservada B1 do RSOH do quadro
seguinte antes do embaralhamento. Este byte avaliado e regenerado em cada multiplex e regenerador.

Seo Multiplex: B2 no MSOH - Uma palavra de cdigo BIP-N x24 (N x 3 bytes) fornecida para
monitorao de erro de sees multiplex isoladas. Esta palavra de cdigo BIP-Nx24 gerada antes do
embaralhamento sobre todo o quadro STM-N exceto pelas trs primeiras linhas do SOH. A palavra de
cdigo BIP-Nx24 (N x 3 bytes) inserida antes do embaralhamento nos N x 3 bytes B2 fornecidos para este
fim no MSOH do quadro seguinte. Estes bytes B2 no so abordados no regenerador.

VC-1x e VC-2: V5 no POH - Os primeiros 2 bits no byte V5 do POH dos respectivos VCs so fornecidos
para monitorao de erro de bit dos caminhos de transmisso individuais VC-1x e VC-2. Uma palavra de
cdigo BIP-2 (2 bits) gerada sobre o bloco inteiro VC no multiquadro de 500(xs e inserido nas duas
primeiras posies de bit do POH (V5) do VC a seguir.

VC3 e VC4: B3 no POH - Um byte B3 fornecido para monitorao de erro dos caminhos de
transmisso individuais do VC3 e VC-4. Uma palavra de cdigo BIP-8 (1 byte) gerada sobre a
sequncia inteira de bits do virtual container e inserida no byte B3 apropriado do POH do virtual
container seguinte. A palavra de cdigo B3 gerada sobre a sequncia completa de bits do VC
incluindo o POH, mas sem ponteiros. No caso de justificao negativa deve ser observado que o
byte de ao de ponteiro contm informao til do VC e ento incorporado na gerao do B3.
 Figura 13.2 - Sees de monitorao

Figura 13.1 Sees de monitorao

50. Quesito: O que so RDI e REI e para que eles servem?

R. RDI Remote Defect Indication (indicao de falha remota) (FERF)

Se o multiplexador STM-N recebe um sinal de SIA ou que no seja vlido, ele insere
na direo oposta. O cdigo RDI (FERF) (110) inserido no byte K2 nas posies dos bits 6 a 8. Se
nenhum sinal vlido ou um SIA est presente quando os VCs individuais so recebidos, a ponta distante
notificada atravs de um alarme remoto. Este alarme remoto configurado para 1 na ocorrncia de uma
falha; em operao normal seu valor "0". O alarme remoto transportado no byte G1 (bit 5) do POH pelo
VC-3 e VC-4. Para VC-1x e VC-2, o alarme remoto transportado no byte V5 (bit 8).

REI Remote Error Indication (indicao de erro moto) (FEBE)

O POH dos virtuais containers individuais contm um byte (VC-3 e VC-4) ou 2 bits (VC-1x e VC-2) para
monitorao de erro de bit. Como mencionado previamente so utilizados os cdigos BIP-8 ou BIP-2
respectivamente. Se forem detectados erros de bit no final do caminho quando as palavras de cdigo BIP
so avaliadas, um cdigo REI (FEBE) inserido na direo oposta (para o incio do caminho) de modo a
informar a fonte sobre a falha detectada. Os bits 1 a 4 no byte G1 do POH so utilizados para transmisso
de REI (FEBE) pelos VC-3 e VC-4. A paridade das sequncias de 8 bits verificada com o cdigo BIP-8
empregado. Podem ser detectadas um mximo de 8 violaes de paridade. O cdigo REI (FEBE) contm o
nmero total de violaes de paridade, com os valores de 0 a 8 sendo permitidos. Pode ocorrer de aparecer
um valor diferente no cdigo REI (FEBE), todavia, ele deve ser interpretado como 0 (sem erro). O bit 3 no
byte V5 do POH utilizado para transmisso de REI pelo VC-1x e VC-2. O bit configurado para 0 se
nenhuma violao de paridade detectada com o BIP-2. Um erro de paridade indicado pelo valor "1" ere
o cdigo RDI (FERF)

51. Quesito: Quando transmitido um SIA em SDH e como so configurados os bits neste
procedimento?

R. SIA = Sinal de Indicao de Alarme.

Se um equipamento detecta uma condio de falha, por exemplo, ausncia de um sinal vlido ou perda
de alinhamento de quadro, ele gera e envia um sinal de indicao de alarme (SIA) na direo de sada do
sinal. O objetivo deste sinal, que enviado adiante da mesma maneira que um sinal normal, prevenir a
ativao dos alarmes nos equipamentos de mais baixa ordem. A recepo de um sinal de SIA desencadeia
apenas funes diretas (como bloqueio dos canais) em um equipamento terminal especfico. O sinal de SIA
um sinal de "1s" permanente na hierarquia plesicrona. O sinal de alinhamento de quadro e a palavra de
servio so do mesmo modo configurados para "1" com o resultado de que o sinal de alinhamento de
quadro no detectado como tal por muito mais tempo.
No caso da hierarquia sncrona, o quadro STM 1 completamente mantido, mesmo no caso de um
SIA. H uma diferena entre SIA de seo e o SIA de caminho.
Um SIA de seo configurado se o sinal STM 1 ou STM N tiver falhado. Ele indicado no byte K2,
no qual os bits 6,7 e 8 so configurados para 1.
Um SIA de caminho configurado se um virtual container falha. O TU- n (n = 1x , 2 , 3) completo,
incluindo o ponteiro, configurado para 1 no caso de um SIA de caminho de TU.
O AU n (n = 3 , 4) completo, incluindo o ponteiro, configurado para 1 no caso de um SIA de caminho
de AU

52. Quesito: No contexto de Redes de Telecomunicaes o que significa sincronizao de rede?

R. Conceito genrico que descreve a forma de distribuio de um sinal de sincronizao comum para todos
os elementos de rede. Sincronismo assunto de interesse para o projetista de redes de telecomunicaes.
Quanto estratgia usada para se obter a sincronizao, as redes de telecomunicaes podem ser
divididas em duas categorias. Nas redes plesicronas, so utilizados relgios independentes, extremamente
precisos, com desvios de frequncia muito pequenos. A vantagem dessa estratgia a robustez a falhas, j
que a falha de um n no acarreta a falha de outros ns. A desvantagem est no alto custo e na
necessidade de se realizarem ajustes peridicos. Nas redes sncronas, o sincronismo estabelecido e
mantido atravs da troca de sinais de controle entre os relgios que compem a rede. A vantagem dessa
estratgia est no custo menor, se comparado com o custo de uma rede plesicrona. A desvantagem est
no fato de que a falha de um relgio pode comprometer o funcionamento de outros (Lindsey et alli, 1985).
As redes sncronas podem ser divididas em duas categorias, quanto natureza do sinal de controle. Nas
redes mutuamente sincronizadas, cada n recebe um sinal de outros ns da rede, sendo o sincronismo
atingido a partir de uma mdia ponderada desses sinais. Eventuais reconfiguraes da rede podem tornar
instvel a soluo sncrona original. Nas redes do tipo mestre-escravo, o sinal de sincronismo gerado a
partir do relgio mestre, normalmente caro e preciso, e distribudo para os demais ns da rede. claro que,
quando h falha no mestre, compromete-se a gerao do sinal de sincronismo. Perda de sincronismo leva
perda, parcial ou total, da informao transmitida. No caso de transmisso de informao criptografada,
normalmente a perda total.
Redes mestre-escravo so as mais utilizadas na prtica (Lindsey et alli, 1985). Os primrdios dos problemas
de sincronismo em redes mestre-escravo datam de meados da dcada de 60 do sculo passado (Gersho e
Karafin, 1966; Karnaugh, 1966), quando as comunicaes digitais comearam a adquirir importncia e
quando a comutao e a transmisso, digitais e integradas, foram associadas com efetividade, requerendo
recuperao precisa de sinais digitais de relgio obtida a partir do sinal de linha, analgico por natureza. Na
dcada de 80, as propostas de redes sncronas, como SDH (''synchronous digital hierarchy'') e SONET
(''synchronous optical network'') (Sexton e Reid, 1992), tornaram inevitvel o estudo detalhado do problema,
considerando possveis no-linearidades e atrasos.

A sincronizao distribuda mediante os relgios dos elementos de rede, como mostra a figura 14.

Figura 14 - A sincronizao atual das redes.

Fonte: Road show Sincronismo (2001)
53. Quesito: Relacione as 2 colunas de acordo com a natureza das medidas:

R. Sabemos que:

Caractersticas especficas do elemento de rede Caracterstica do sinal de relgio

Jitter intrnseco MTIE mximo erro de intervalo de tempo.

Mximo jitter tolervel Transferncia de jitter
TDEV medida de desvio de um sinal digital
como funo do tempo de integrao

Jitter intrnseco - Jitter na sada de um dispositivo de rede que alimentado por um sinal sem jitter.

Mximo jitter tolervel - o mximo Jitter que um determinado elemento de rede pode trabalhar sem causar
perda de dados

MTIE mximo erro de intervalo de tempo - a medida da pior variao de fase de um sinal em comparao
com um sinal em um determinado perodo de tempo. usado para especificar os requisitos de estabilidade
do relgio. Pode ser usado para detectar instabilidades do relgio que pode causar perda de dados em um
canal.

TDEV uma medida do desvio de um sinal digital como funo do tempo de integrao e prov o
contedo espectral de Wander.

Logo a correspondncia correta :

(1) Mximo jitter tolervel

(2) MTIE mximo erro de intervalo de tempo
(2) Transferncia de jitter
(1) Jitter Intrnseco
(2) TDEV medida de desvio de um sinal digital como funo do tempo de integrao

54. Quesito: Qual a estabilidade exigida para o sinal de sincronismo em enlaces internacionais?

R. O controle de deslizamentos no quadro primrio e dos ajustes de ponteiros na SDH exige que todos os
relgios da SDH e dos quadros primrios operem mesma frequncia, dentro dos limites realizveis.
11
A estabilidade de um relgio de referncia primaria definida por uma assntota de 1 10 . A assntota
11
designada de 10 refere-se instabilidade de frequncia a longo prazo.
Uma observao importante sobre os relgios de referncia primaria que, por definio, um relgio de
11
estrato 1 deve possuir uma preciso uma preciso a longo prazo melhor que 10 de maneira totalmente
autnoma em relao a outras referncias.
A exigncia essencial (com respeito sincronizao de rede) para uma rede de transporte a capacidade
de transportar sinais de referncia para sincronizao.

55. Quesito: Assinale " v " verdadeiro ou " f" falso:

(V).
(V).
(V).
(F). Os sinais de transporte de ordem superior (8448 Kbits/s, 34368 Kbits/s, 139264 Kbits/s) so gerados
atravs da multiplexao de sinais do nvel inferior. A sincronizao deste quadro no derivada do nvel de
2048 Kbits/s, gerado localmente a partir da frequncia do oscilador interno do comutador de alta ordem.
(V).
(V). Se for usado um tributrio PDH, o sinal dever preencher os requisitos para o jitter de entrada e
tolerncia wander especificada em [G.813], que so mais rigorosos que os requisitos para os sinais PDH
no utilizados para fins de sincronizao. Geralmente os sinais PDH de sada no so sincronizados pelo
TG (exceo: nova sincronizao).
(V).
(V).
56. Quesito: Quais so os tipos de fonte de Relgio utilizados nas redes SDH?

R. Relgio o gerador de frequncias que ser usado para sincronizar a rede. Os tipos so:

. PRC (clock de referncia primria): determina a fonte de relgio primria, possui o melhor nvel de
estabilidade;

. SSU (unidade de distribuio de sincronizao): gera o sinal de clock depois de passar por uma cadeia
de SECs e serve como referncia temporria para partes da rede, quando a conexo para o PRC estiver
sido perdida em situaes de falha. Geralmente a SSU est localizada nos ns da rede, onde distribuem um
sinal de sincronismo para todos os elementos de rede no n;

. SEC (clock do equipamento SDH): o clock incorporado aos elementos de rede SDH. O SEC oferece
grande flexibilidade na seleo de referncias e mecanismos de reconfigurao automtica de suporte nos
anis ou cadeias dos elementos de rede SDH;

.RTG (gerador de sincronismo do regenerador): no aparece na cadeia de referncia, porque, devido

sua arquitetura simples e suas propriedades intrnsecas, sua influncia na cadeia de sincronizao no
significativa.

Figura 15 - Cadeia de referncia de sincronismo.

57. Quesito: Marque verdadeiro ou falso:

(V).
(F). A SSU gera o sinal de clock depois de passar por uma cadeia de SECs e serve como referncia
temporria para partes da rede, quando a conexo para o PRC estiver sido perdida em situaes de falha.
(V).
(V).

58. Quesito: Com relao a figura abaixo: Qual o modo de temporizao usado em cada um dos
elementos de rede?
R.
A) Temporizao Externa
B) Temporizao de Linha
C) Temporizao de Linha
D) Temporizao Externa
E) Temporizao Tributria

59 Quesito: Qual a funo do sinal TO gerado pelo SETs?

R. Fonte de temporizao do equipamento sncrono (SETS): prov os sinais internos de sincronismo do

equipamento da SDH baseados em uma entrada externa, em um oscilador interno, ou em relgio
recuperado.
A aplicao principal dos sinais de 2048 kbit/s com SSM a troca de informaes sobre o estado de
sincronizao entre uma SSU e elementos de rede.
T0: sinais de sincronizao para o processamento de sinais internos do equipamento e para gerar sinais
de linha SDH de sada: as frequncias so especficas da implementao.
Propriedades bsicas:
Preciso de Freerun: (4.6x10-6)
Holdover por dia: (5x10-8) offset inicial + (2x10-6)/(temperatura) + (1x10-8)/dia (envelhecimento)

Figura 16 Ambiente de SETS.

60 Quesito: Qual a contribuio de wander e jitter devido ao RTG?

R. RTG consiste em uma fonte de sincronizao separada para cada sentido de um sinal bidirecional, de tal
forma que cada sinal mantm a sua sincronizao. Em condies normais de trabalho, um RTG recebe um
sinal de referncia extrado do sinal STM-N de entrada e distribui um sinal de sincronizao para as funes
de processamento de sinais e para interface de sada. Se um dos sinais STM-N de entrada for perdido, o
RTG fornece a sincronizao para a gerao de um SIA no sentido do fluxo (sinal de indicao de alarme).
Devido grande largura da banda, a contribuio wander dos RTGs insignificante. Alguns jitter so
adicionados ao sinal que filtrado no prximo SETS.
Apenas em cadeias de regeneradores muito grandes (ordem de magnitude: 50) o jitter acumulado
significativamente. Consequentemente, os RTGs podem ser considerados como totalmente transparentes
ao clock e podem ser omitidos quando a quantidade de elementos de rede for contabilizada em uma cadeia
mestre-escravo.

Figura 17 Posio do RTG no circuito em blocos de um regenerador.