DIRECCIONAMIENTO EN

EQUIPOS SIMATIC S7 – 300

Ing. Julio Martin Romero Morante

 ARQUITECTURA FÍSICA
Los equipos SIMATIC S7 – 300 pueden trabajar bajo una
arquitectura modular o una compacta, sin embargo, el
modo de procesamiento de datos y memorización es similar
para ambas arquitecturas.

S7 – 300 Modular S7 – 300 Compacto

Ing. Julio Martin Romero Morante
 ÁREAS DE MEMORIA
La memoria en los equipos SIMATIC S7 – 300 está dividida
en tres áreas:

MEMORIA DE CARGA

MEMORIA DE SISTEMA

MEMORIA DE TRABAJO

Ing. Julio Martin Romero Morante

 ÁREAS DE MEMORIA
Memoria de carga:
Este espacio de memoria pertenece a la MMC.

En esta memoria se almacena:

• Códigos de programación.
• Bloques de datos.
• Datos del sistema (configuración de hardware,
configuración de redes, parámetros del módulo, etc.).
Ing. Julio Martin Romero Morante
 ÁREAS DE MEMORIA
Memoria del sistema:
Este es un espacio de memoria RAM que está integrado al
CPU, por lo que no es expandible.
En esta memoria se almacena:
• Imagen de entradas.
• Imagen de salidas.
• Áreas de memoria (marcas).
• Temporizadores.
• Contadores.
• Datos locales.

Ing. Julio Martin Romero Morante

 ÁREAS DE MEMORIA
Memoria de trabajo:
Este es un espacio de memoria RAM que está integrado al
CPU, por lo que no es expandible.
El propósito de esta memoria es el procesamiento de
código y de los datos de programa de usuario.

A pesar de ser una memoria volátil, es posible que un

espacio de esta memoria sea retentiva para los CPU 31xC,
CPU 312, CPU 314 y CPU 315.

Para los CPU 317 – 2DP, se puede usar hasta 256 Kbytes
de memoria retentiva.
Ing. Julio Martin Romero Morante
ARQUITECTURA INTERNA DEL PLC

OTROS
MÓDULOS
CPU
PERIFERIA
Ing. Julio Martin Romero Morante
ARQUITECTURA INTERNA DEL PLC

OTROS
MICRO MEMORY CARD

UNIDAD DE
CONTROL MÓDULOS
PUERTO DE COMUNICACIÓN
RAM CPU
MEMORIA

BUS DE DATOS DE LA PERIFERIA

ALU
PERIFERIA
Ing. Julio Martin Romero Morante
ARQUITECTURA INTERNA DEL PLC
IMAGEN DE ENTRADAS
IMAGEN DE SALIDAS

MARCAS
OTROS
CÓDIGOS
MICRO
DE PROG.
DATOS DEL
MEMORY
SISTEMA
BLOQUES
CARD
DE DATOS

TEMPORIZADORES

CONTADORES
UNIDAD DE
CONTROL MÓDULOS
PUERTO DE COMUNICACIÓN
MEMORIA
RAM CPU BUS DE DATOS DE LA PERIFERIA
MEMORIA DE
TRABAJO

ALU
MÓDULO DE
ENTRADAS
PERIFERIA
MÓDULO DE
SALIDAS
MÓDULOS
FUNCIONALES

Ing. Julio Martin Romero Morante

 DIRECCIONAMIENTO
Entradas: Salidas:
bit Byte Word Dword bit Byte Word Dword
I0.0 Q0.0
I0.1 Q0.1
I0.2 Q0.2
I0.3 Q0.3
I0.4
IB0 Q0.4
QB0
I0.5 Q0.5
I0.6 Q0.6
I0.7
IW0 Q0.7
QW0
I1.0
. Q1.0
.
.. IB1 .. QB1
I1.7 Q1.7
I2.0
.
.. IB2 ID0 Q2.0
.
.. QB2 QD0
I2.7 Q2.7
I3.0
. IW2 Q3.0
. QW2
.. IB3 .. QB3
I3.7 Q3.7
I4.0
. Q4.0
.
.. IB4 .. QB4
I4.7 Q4.7
I5.0
. IW4 Q5.0
. QW4
.. IB5 .. QB5
I5.7
I6.0
ID4 Q5.7
Q6.0
QD4
.
.. .
..
IB6 QB6
I6.7 Q6.7
I7.0
.
IW6 Q7.0
.
QW6
.. IB7 .. QB7
I7.7 Q7.7
Ing. Julio Martin Romero Morante
 DIRECCIONAMIENTO
Memoria (Marcas):
bit Byte Word Dword
M0.0
M0.1
M0.2
M0.3
M0.4 MB0
M0.5
M0.6
M0.7 MW0
M1.0
.
.. MB1
M1.7
M2.0
.
.. MB2 MD0
M2.7
M3.0
.
..
MW2
MB3
M3.7
M4.0
.
.. MB4
M4.7
M5.0
.
..
MW4
MB5
M5.7
M6.0
MD4
.
..
M6.7
MB6
M7.0
.
..
MW6
MB7
M7.7
Ing. Julio Martin Romero Morante
 DIRECCIONAMIENTO
Configuración de hardware:

Ing. Julio Martin Romero Morante

 DIRECCIONAMIENTO
Configuración de hardware:

Byte de entradas 6 (IB6)

Byte de entradas 4 (IB4)

Byte de salidas 4 (QB4)

Byte de salidas 5 (QB5)

Byte de entradas 5 (IB5)

Ing. Julio Martin Romero Morante

ARQUITECTURA INTERNA DEL PLC
Imagen de entradas:
Bit 7 6 5 4 3 2 1 0
Byte 0
Byte 1
Byte 2
Byte 3
Byte 4
Byte 5
Byte 6
Byte 7
Byte 8
Byte 9
Byte 10
Byte 11

Byte n-4
Byte n-3
Byte n-2
Byte n-1
Byte n
Ing. Julio Martin Romero Morante
ARQUITECTURA INTERNA DEL PLC
Imagen de entradas:
Bit 7 6 5 4 3 2 1 0
Byte 0
Byte 1
Byte 2
Byte 3
1 0 0 0 0 0 0 0 Byte 4
I4.4 0 0 0 1 0 0 1 0 Byte 5
Byte 6
Byte 7
Byte 8
Byte 9
Byte 10
Byte 11

I5.4 Byte n-4

Byte n-3
Byte n-2
Byte n-1
Byte n
Ing. Julio Martin Romero Morante
ARQUITECTURA INTERNA DEL PLC
Imagen de entradas:
Bit 7 6 5 4 3 2 1 0
Byte 0
Byte 1
Byte 2
Byte 3
1 0 0 1 0 0 0 0 Byte 4
I4.4 0 0 0 0 0 0 1 0 Byte 5
Byte 6
Byte 7
Byte 8
Byte 9
Byte 10
Byte 11

I5.4 Byte n-4

Byte n-3
Byte n-2
Byte n-1
Byte n
Ing. Julio Martin Romero Morante
ARQUITECTURA INTERNA DEL PLC
Imagen de entradas:
Bit 7 6 5 4 3 2 1 0
Byte 0
Byte 1
Byte 2
Byte 3
1 0 0 0 0 0 0 0 Byte 4
0 0 0 1 0 0 1 0 Byte 5
Byte 6
I4.7 Byte 7
Byte 8
Byte 9
Byte 10
Byte 11

Byte n-4
Byte n-3
Byte n-2
I5.7 Byte n-1
Byte n
Ing. Julio Martin Romero Morante
ARQUITECTURA INTERNA DEL PLC
Imagen de entradas:
Bit 7 6 5 4 3 2 1 0
Byte 0
Byte 1
Byte 2
Byte 3
0 0 0 0 0 0 0 0 Byte 4
1 0 0 1 0 0 1 0 Byte 5
Byte 6
I4.7 Byte 7
Byte 8
Byte 9
Byte 10
Byte 11

Byte n-4
Byte n-3
Byte n-2
I5.7 Byte n-1
Byte n
Ing. Julio Martin Romero Morante
 ARQUITECTURA INTERNA DEL PLC
Imagen de salidas:
Bit 7 6 5 4 3 2 1 0
Byte 0
Byte 1
Byte 2
Byte 3
Byte 4
Byte 5
Byte 6
Byte 7
Byte 8
Byte 9
Byte 10
Byte 11

Byte n-4
Byte n-3
Byte n-2
Byte n-1
Byte n
Ing. Julio Martin Romero Morante
 ARQUITECTURA INTERNA DEL PLC
Imagen de salidas:
Bit 7 6 5 4 3 2 1 0
Byte 0
Byte 1
Byte 2
Byte 3
Q4.3 Byte 4 0 0 1 0 1 0 0 1
Byte 5 1 0 1 0 0 1 0 0
Byte 6
Q4.7 Byte 7
Byte 8
Byte 9
Byte 10
Byte 11

Q5.3 Byte n-4

Byte n-3
Byte n-2
Q5.7 Byte n-1
Byte n
Ing. Julio Martin Romero Morante
 ARQUITECTURA INTERNA DEL PLC
Imagen de salidas:
Bit 7 6 5 4 3 2 1 0
Byte 0
Byte 1
Byte 2
Byte 3
Q4.3 Byte 4 1 0 1 0 0 0 0 1
Byte 5 0 0 1 0 1 1 0 0
Byte 6
Q4.7 Byte 7
Byte 8
Byte 9
Byte 10
Byte 11

Q5.3 Byte n-4

Byte n-3
Byte n-2
Q5.7 Byte n-1
Byte n
Ing. Julio Martin Romero Morante
 ARQUITECTURA INTERNA DEL PLC
Imagen de salidas:
Bit 7 6 5 4 3 2 1 0
Byte 0
Byte 1
Byte 2
Byte 3
Byte 4 0 0 1 0 1 0 0 1
Q4.5 Byte 5 1 0 1 0 0 1 0 0
Byte 6
Q4.7 Byte 7
Byte 8
Byte 9
Byte 10
Q5.0 Byte 11
Q5.2
Byte n-4
Byte n-3
Byte n-2
Byte n-1
Byte n
Ing. Julio Martin Romero Morante
 ARQUITECTURA INTERNA DEL PLC
Imagen de salidas:
Bit 7 6 5 4 3 2 1 0
Byte 0
Byte 1
Byte 2
Byte 3
Byte 4 1 0 0 0 1 0 0 1
Q4.5 Byte 5 1 0 1 0 0 0 0 1
Byte 6
Q4.7 Byte 7
Byte 8
Byte 9
Byte 10
Q5.0 Byte 11
Q5.2
Byte n-4
Byte n-3
Byte n-2
Byte n-1
Byte n
Ing. Julio Martin Romero Morante