Professional Documents
Culture Documents
ECE 302 ElectronicCircuitLAB 2015 11 30
ECE 302 ElectronicCircuitLAB 2015 11 30
Mục lục.
1. Bài thí nghiệm số 1. Phân tích đáp ứng tần số mạch khuếch đại dùng BJT............2
2. Bài thí nghiệm số 2. Phân tích đáp ứng tần số mạch khuếch đại dùng FET............4
3. Bài thí nghiệm số 3. Phân tích mạch khuếch đại công suất đối xứng bổ phụ dùng BJT 6
4. Bài thí nghiệm số 4. Phân tích mạch khuếch đại hồi tiếp.......................................9
5. Bài thí nghiệm số 5. Mạch dao động....................................................................11
6. Bài thí nghiệm số 6. Ứng dụng OPAMP trong mạch ADC, DAC........................13
7. Bài thí nghiệm số 7. Thiết kế mạch lọc tích cực...................................................16
8. Bài thí nghiệm số 8. Báo cáo Project...................................................................20
1
2 Tài liệu thí nghiệm Mạch điện tử II
R 2 R 1
100k 1 .5 k
1 1 C o
1 2
22u
Q 1
C i V2
1 2 10Vdc
22u
Q 2SC 1815 2
R 5
2 2 2
1k
V4
0 .1 V a c R 3 R 4 C e 1
0Vdc 68k 470 22u
1
1 1
0 0 0 0 0 0
2
3 Tài liệu thí nghiệm Mạch điện tử II
2 2
R 2 R 1
100k 1 .5 k
1 1
C o
1 2
C cb
22u
1 2
V2
Q 1
C i 10Vdc
1 2 2
22u
Q 2SC 1815 C ce
C be 1
1 2 2
R 5
2 2 2
1k
V4
0 .1 V a c R 3 R 4 C e 1
0Vdc 68k 470 22u
1
1 1
0 0 0 0 0 0
3
4 Tài liệu thí nghiệm Mạch điện tử II
V1
12Vdc
1
0 R D
2 .7 k C o
2 1 2
C i J1
2 1
2
J2SK300
R L
V3 2
VO FF = 0 1k
2 1
V A M P L = 0 .1 V C s 1
F R EQ = 1Khz R 3 R S
1
100K 470
1 2
0 0 0 0 0
4
5 Tài liệu thí nghiệm Mạch điện tử II
V1
12Vdc
1
0 R 1
C dg 1 .5 K C 1
1 2 2 1 2
C 3 100n 100u
J1 2
2 1
C ds
100u J2SK300
C gs 1 100n
1 2
100n 2
R 5
V6 2
1Vac 1k
2 1
C 2 1
0Vdc
R 3 R 2 22u
1
100K 560
1 2
0 0 0 0 0
5
6 Tài liệu thí nghiệm Mạch điện tử II
R 1 V4
+12Vdc
1 Q 1
C 2
1 2
10uF
Q 2SC 2383
2 2
R 2 R 5
1 1
2 2 2 0
V6
VO FF = 0 R 3 R 6 R L
VAMPL =
F R EQ = 1Khz 10
1 1 1 V5
C 3 Q 2 +12Vdc
1 2
Q 2SA1013
0 10uF 0
2
R 4
6
7 Tài liệu thí nghiệm Mạch điện tử II
R 1 V4
+12Vdc
2k2
1 Q 1
C 2
1 2
10uF
Q 2SC 2383
2 2
R 2 R 5
1k 4 .7
1 1
2 2 2 0
V6
VO FF = 0 R 3 R 6 R L
VAMPL =
FR EQ = 1Khz 1k 4 .7 10
1 1 1 V5
C 3 Q 2 +12Vdc
1 2
Q 2SA1013
0 10uF 0
2
R 4
2k2
1
R 1
2 .2 k
C 2 1 V1
1 2 Q 1 12V
10u
Q 2SC 2383
2
D 1
R 3
D 1N 4148
4 .7
1
V3 2 2
VO FF = 0 0
V A M P L = 0 .1 V R 4 R L
F R EQ = 1Khz D 2
4 .7 10
D 1 N 4 1 41 8 1
0 C 3 Q 2 V2
1 2
Q 2SA1013 0
10u
2 12Vdc
R 2
2 .2 k
1
Hình 3.3 Phân cực mạch khuếch đại công suất lớp AB với các diode ổn định phân cực.
7
8 Tài liệu thí nghiệm Mạch điện tử II
8
9 Tài liệu thí nghiệm Mạch điện tử II
Hình 4.1 Mạch khuếch đại hồi tiếp điện áp song song.
- Ráp mạch như hình 4.1, với thông số đã thiết kế. Cấp tín hiệu hình sin có biên độ 1Vpp, tần
số 1Khz vào ngõ vào Vs. Đo tín hiệu ngõ ra, xác định độ lợi áp của mạch. So sánh giá trị đo
được với lý thuyết và mô phỏng. Giải thích.
- Điều chỉnh tần số tín hiệu ngõ vào để xác định băng thông của mạch.
- Đo trở kháng ngõ vào và ngõ ra của mạch.
- So sánh các giá trị đo được với giá trị lý thuyết và mô phỏng. Giải thích.
3.2 Mạch khuếch đại điện áp nối tiếp.
9
10 Tài liệu thí nghiệm Mạch điện tử II
10
11 Tài liệu thí nghiệm Mạch điện tử II
11
12 Tài liệu thí nghiệm Mạch điện tử II
10K 470
10uF 10K
C
C1815 C1815
S W IT C H 10K
12
13 Tài liệu thí nghiệm Mạch điện tử II
+12V
HI
1k 1k
10uF 10uF
C2 5k6 5k6 C1
C 1815 C1815
D 7 D 8
LED LE D
S W IT C H
100
C2 C1
10uF 10uF
C1815 C 1815
LE D LE D
0 0
Hình 5.5 Mạch dao động đa hài.
- Mắc mạch như hình 6.6.
- Tác động nút nhấn SWITCH.
- Quan sát trạng thái các led.
- Dùng máy phát sóng đo và vẽ dạng sóng tại điểm C1 và C2.
- Ghi nhận tần số và biên độ của mạch dao động.
13
14 Tài liệu thí nghiệm Mạch điện tử II
14
15 Tài liệu thí nghiệm Mạch điện tử II
V1
+5Vdc
2 1 1 1 1
R 1 R 5 R 7 R 9 R 11
1k 0 1k 1k 1k 1k
1 U 1 2 2 2 2
3
+
6
O U T V04
2
-
2
AD 741
R 2
1k
1 U 2
3
+
R 15
6
10K O U T V03
2
-
Vin 2
AD 741
R 3
1k
1 U 3
3
0 +
6
O U T V02
2
-
2
AD 741
R 4
1k
1 U 4
3
+
6
O U T
1
V01 1 1 1
2
- R 6 R 8 R 10 R 12
2
AD 741
R 13 1k 1k 1k 1k
2 2 2 2
1k
1 D 1 D 2 D 3 D 4
LED LED LED LED
0
0 0 0 0
15
16 Tài liệu thí nghiệm Mạch điện tử II
D0
Resistor 8 to 3
Analog Ladder Comparators Priority D1
-signal
Kết nối ngõ vào với
Network một biến trở 10KΩ, nguồn cung cấp 5VDC.
EncoderVref của ADC
là +5V. Kết nối các ngõ ra từ D0, D1, D2 đến các Led đơn. D2
16
17 Tài liệu thí nghiệm Mạch điện tử II
R 1
V1 10K
5Vdc ADC
- Đặt giá trị điện áp ngõ vào ban đầu 0V. Điều chỉnh biến trở để điều chỉnh mức
điện áp vào tăng dần. Tại các trạng thái thay đổi của các Led ngõ ra hãy ghi
nhận: giá trị điện áp ngõ vào, ngõ ra nào của bộ so sánh chuyển sang mức cao?
Xác định độ phân giải của bộ chuyển đổi ADC này.
3.2 Mạch DAC.
- Ráp mạch DAC 4bit sử dụng mạng điện trở R-2R như hình 5.3.
R f
1 2
R
SW 1 U 1
1 R 2 VT
7
AD 741 V2
2 1 2 2 1
- O S1
V+
3 2 12Vdc
2R
D 3 6
R 6 O U T
0
SW 2 R
3
+ O S2
5
VDAC
V-
V1 1 R 3 1
5Vdc 2 1 2
0 0
4
3 2 V3
2R
D 2 12Vdc
R 7
0 SW 3
1 R 4 R
0 2 1 2 1
3 2
2R
D 1
R 8
0 SW 4
1 R 5 R
2 1 2 1
3 2
2R
D 0
R 9
0
R
1
Hình 6.3 Bộ chuyển đổi DAC dùng mạng điện trở R-2R
- Xác định công thức tính ngõ ra VDAC. Tính toán và đo giá trị điện áp tại VT và
VDAC tương ứng với những thay đổi nhị phân của D0 -> D3. Lập bảng ghi nhận
các giá trị đó.
- Kết nối các ngõ D0 -> D3 của mạch DAC với IC 7493. Cấp xung clock 1Khz
cho IC đếm. Dùng kênh 1 máy dao động ký đo tín hiệu ra tại VDAC. Đo và vẽ
dạng sóng tại VDAC.
17
18 Tài liệu thí nghiệm Mạch điện tử II
4.1 So sánh nhận xét độ phân giải của mạch ADC 2 bit ở phần chuẩn bị thí nghiệm
và ADC 3 bit ở phần thực nghiệm.
4.2 Nhận xét dạng sóng do được trong phần thí nghiệm 3.2 (DAC). Nhận xét về độ
tuyến tính của dạng sóng. Yếu tố nào ảnh hưởng đến độ tuyến tính đó?
C 1
1 2
V in R 1 U 1
4
1 2 2 O P -0 7
-
V-
Vout
6
O U T
3
+
V+
0
7
Hình 7.1 Mạch lọc tích cực thông thấp bậc 1
- Hãy tính toán các giá trị điện trở, tụ điện để có được độ lợi của mạch là 10 ở
tần số thấp, tần số góc của mạch là 159Hz.
- Sử dụng PSPICE kiểm chứng độ lợi và tần số cắt của mạch đã thiết kế.
2.2 Mạch lọc tích cực thông cao bậc 1.
- Cho mạch lọc tích cực thông thấp như hình sau:
R 2
1 2
V1
10Vdc
U 1A
11
R 1 C 1 LM 324
1 2 1 2 2
-
V-
1
O U T
3
+
V+
V3 0 V2
4
1Vac 10Vdc
0Vdc
0 0
19
20 Tài liệu thí nghiệm Mạch điện tử II
- Sử dụng một nguồn tín hiệu có biên độ 1Vpp, tần số nằm trong khoảng băng
thông của mạch đã thiết kê. Cấp nguồn tín hiệu vào ngõ vào mạch lọc.
- Sử dụng máy dao động ký đo tín hiệu ngõ và ngõ ra. Tính độ lợi áp của mạch.
- Tăng chậm tần số tín hiệu ngõ vào cho đến khi biên độ điện áp ngõ ra giảm đi
3dB. Ghi nhận giá trị tần số đó.
3.2 Mạch lọc thông cao.
- Ráp mạch lọc thông cao với thông số đã thiết kế.
- Sử dụng một nguồn tín hiệu có biên độ 1Vpp, tần số nằm trong khoảng băng
thông của mạch đã thiết kê. Cấp nguồn tín hiệu vào ngõ vào mạch lọc.
- Sử dụng máy dao động ký đo tín hiệu ngõ và ngõ ra. Tính độ lợi áp của mạch.
- Giảm chậm tần số tín hiệu ngõ vào cho đến khi biên độ điện áp ngõ ra giảm đi
3dB. Ghi nhận giá trị tần số đó.
3.3 Mạch lọc băng thông.
- Kết nối cascading mạch lọc thông thấp và mạch lọc thông cao như đã thiết kế ở
trên để có mạch lọc băng thông.
- Đặt một tín hiệu sin với biên độ 1Vpp, tần số nằm trong khoảng băng thông của
mạch lọc thông thấp và thông cao. Dùng máy dao động ký đo tín hiệu ngõ vào
và ngõ ra của mạch. Xác định độ lợi của mạch. Xác định lại tần số cutoff của
mạch thông thấp, tần số cutoff của mạch thông cao. Từ đó xác định băng thông
của mạch, hệ số Q, và hệ số suy giảm.
4. Câu hỏi ôn tập.
4.1 So sánh tần số cutoff của mạch lọc thông thấp trong 2 trường hợp thiết kế và
thực nghiệm.
4.2 So sánh tần số cutoff của mạch lọc thông cao trong 2 trường hợp thiết kế và
thực nghiệm.
4.3 * Kết hợp với mạch khuếch đại instrumentation, thiết kế mạch lọc băng thông
với khoảng tần số từ 0.5 đến 100Hz.
20
21 Tài liệu thí nghiệm Mạch điện tử II
C 1
R1 R12
220uF R2 R13
560K 1K5 Q 4 Q 5
2K7 22
0 C 2383 2N1069
C 11 C 3 R25
Q 3 R20
2N1069 3 .3
3 .3 R17
33 C 6 D 1
10 uF 4 .7
Q 1 47 uF R27 R22
1N4148
C 1815 0 .5 /3 w
500 R14
D 2 R18
470
C 5 150 C 8
C 2
1N4148 LS1
1uF
C 4 10uF
R5 R7 2200uF
D 3 Q 6 SPEAKER
220uF 2k2 10K R26 R15
R6 C 2383
200K 1N4148 33
1K
R24
D 4
22
C 10
1N4148 Q 8 R21
R10
IN A1013 Q 7
47K 200
2N1069
3 .3
Q 2
C 2383
R16 R19 R23
C 9
R3 R4 R8 R9 R11 470 150 0 .5 /3 w 333
220k 220 10K 220 C 7
10K
22 0uF
21
22 Tài liệu thí nghiệm Mạch điện tử II
- Khi cân chỉnh mức điện áp tại vị trí trung điểm và xác định dòng tại các tầng
transistor thì cắt mạch điện, gắn transistor công suất lên mạch. Chú ý các transistor
phải có tản nhiệt.
- Cấp điện cho mạch, kiểm tra lại điện áp trung điểm. Chú ý đến nhiệt độ trên các
transistor công suất.
- Khi mạch khuếch đại quá lớn, tiếng ra loa bị ồ, ta có thể giảm các dòng tĩnh của các
tầng khuếch đại để có được mạch khuếch đại có tín hiệu ra ấm hơn.
Bố trí các ngõ vào ra, nút điều chỉnh hợp lý. 5
22
23 Tài liệu thí nghiệm Mạch điện tử II
23
24 Tài liệu thí nghiệm Mạch điện tử II
24