数字逻辑设计

实验报告

学号： 姓名：
时间： 地点：

实验二：组合逻辑电路

1、74 系列芯片逻辑门及其管脚图

图一: 7404 六路反相器（标号 HD74LS04P）

，即一块集成 IC 里包含 6 个非门

图二：7048（标号 HD74LS08P）4 路双输入与门

图三：7400（标号 HD74LS00P）4 路双输入与非门

图四：7432 标号（HD74LS32P）四路双输入或门

图五：7402（标号 HD74LS02P）四路双输入或非门
2、半加法器的实现
图 6 的第一部分为半加法器。A 和 B 是一位输入，输出是和位（S）和进位
（C）。例如，1+0 结果是 S=1，没有进位（即 C=0），1+1 结果是 S=0，进位为 1
（C）。

1)

2)

图 6：半加法器和 NAND 实现

使用 7400 芯片中的与非门实现半加法器。
画出电路管脚及连线图，并通过真值表验证电路的逻辑功能。

管脚及连线图
 真值表

3、全加法器
半加法器的名字由来是因为它不能接受来自前一阶段的“进位”输入。半加
法器对于多位数字的 1 位或最低有效位级的计算是相当令人满意的。然而，为了
构建多位加法器，我们需要扩展半加法器以接受 LSD 以外的所有数字的进位输
入。
图 7 的第 1 部分中显示了一个完整的加法器。如图 7 的第 2 部分所示，它可
以由两个半加法器构建，具有 C'输出的半加法器。
 图 7：两个半加法器组成的全加法器

利用第 2 部分的方法，构建两个独立的半加法器。再利用这两个半加法器和或门
实现一个全加法器。
画出电路管脚及连线图，并通过真值表验证电路的逻辑功能。

管脚及连线图
 真值表

附录：